JP2022119655A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2022119655A
JP2022119655A JP2021016927A JP2021016927A JP2022119655A JP 2022119655 A JP2022119655 A JP 2022119655A JP 2021016927 A JP2021016927 A JP 2021016927A JP 2021016927 A JP2021016927 A JP 2021016927A JP 2022119655 A JP2022119655 A JP 2022119655A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
conductor
wiring board
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021016927A
Other languages
English (en)
Inventor
要二 森
Yoji Mori
守 福永
Mamoru Fukunaga
翔太 立花
Shota Tachibana
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2021016927A priority Critical patent/JP2022119655A/ja
Priority to US17/580,141 priority patent/US20220248530A1/en
Publication of JP2022119655A publication Critical patent/JP2022119655A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties

Abstract

【課題】品質の高い配線基板の提供。【解決手段】実施形態の配線基板は、絶縁層と導体層とを交互に積層し、第1絶縁層11と第1導体層12で構成される第1面10Fおよび第2絶縁層21と第2導体層22で構成される第2面10Bを有するビルドアップ層10を含み、コア基板を有さず、ビルドアップ層10が、第1絶縁層11における第1導体層12と反対側に形成されていて少なくとも部分的に第1絶縁層11と接する第3絶縁層31と、第2絶縁層21における第2導体層22と反対側に形成されていて少なくとも部分的に第2絶縁層21と接する第4絶縁層41とを含み、第1および第2絶縁層11、21が芯材を含まず、第3および第4絶縁層31、41が芯材を含む。【選択図】図1

Description

本発明は配線基板に関する。
特許文献1には、絶縁層および配線層を含むビルドアップ層の強度を補強するための板状基材が用意され、その表面側および裏面側にビルドアップ層がそれぞれ形成される多層配線基板の製造方法が開示されている。ビルドアップ層の形成後に、板状基材の表面側および裏面側のビルドアップ層がそれぞれ板状基材から分離されている。
特開2004-186265号公報
特許文献1の多層配線基板の製造方法では、板状基材によって形成途中のビルドアップ層の強度が維持されている。板状基材を分離した後のビルドアップ層の強度が十分でなく、部品実装時に不具合が生じるおそれがあると考えられる。
本発明の配線基板は、絶縁層と導体層とを交互に積層し、第1絶縁層と第1導体層とにより構成される第1面および第2絶縁層と第2導体層とにより構成される、前記第1面と反対側の第2面を有するビルドアップ層を含み、コア基板を有さない配線基板である。そして、前記ビルドアップ層が、前記第1絶縁層における前記第1導体層と反対側に形成されていて少なくとも部分的に前記第1絶縁層と接する第3絶縁層と、前記第2絶縁層における前記第2導体層と反対側に形成されていて少なくとも部分的に前記第2絶縁層と接する第4絶縁層とをさらに含み、前記第1絶縁層および前記第2絶縁層が、芯材を含まず、前記第3絶縁層および前記第4絶縁層が、芯材を含んでいる。
本発明の実施形態の配線基板によれば、配線板の剛性が向上され、反りなどの不具合の発生が生じ難いと考えられる。実装信頼性の高い配線基板を提供することができる。
本発明の一実施形態の配線基板の一例を示す断面図。 本発明の一実施形態の配線基板の製造方法の一例を示す図。 本発明の一実施形態の配線基板の製造方法の一例を示す図。 本発明の一実施形態の配線基板の製造方法の一例を示す図。 本発明の一実施形態の配線基板の製造方法の一例を示す図。 本発明の一実施形態の配線基板の製造方法の一例を示す図。
本発明の一実施形態の配線基板が図面を参照しながら説明される。図1は一実施形態の配線基板の一例である配線基板1を示す断面図である。
図1に示されるように、配線基板1は、複数の絶縁層11、21、31、41、51と複数の導体層12、22、32、42、52、62とを交互に積層し、その厚さ方向において対向する2つの主面(第1面10Fおよび第1面10Fと反対側の第2面10B)を有するビルドアップ層10を有している。ビルドアップ層10の第1面10Fは、ビルドアップ層10の積層方向の一方側に露出する第1絶縁層11および第1導体層12の面から構成されている。また、ビルドアップ層10の第2面10Bは、ビルドアップ層10の積層方向の他方側に露出する第2絶縁層21および第2導体層22の面から構成されている。第1絶縁層11および第1導体層12上にはソルダーレジスト層17が形成されている。配線基板1は、コア基板を有さない。
図1の例では、ビルドアップ層10の第2面10B側から第1面10F側に向って、順に、第2導体層22、第2絶縁層21、第4導体層42、第4絶縁層41、第6導体層62、第5絶縁層51、第5導体層52、第3絶縁層31、第3導体層32、第1絶縁層11、第1導体層12が積層されている。
第2導体層22は、第2絶縁層21内に埋め込まれて一面をビルドアップ層10の第2面10Bに露出している。このように、第2導体層22が第2絶縁層21内に埋め込まれることは、配線基板1の薄型化に寄与する。第2導体層22は、少なくとも一つの導体パッド22eを含んでいる。導体パッド22eの一面22Bは、ビルドアップ層10の第2面10Bよりも凹んでいる。導体パッド22eの側面は第2絶縁層21に被覆されている。したがって、隣接する各導体パッド間での、はんだなどの接合材の接触が生じ難いと考えられる。短絡不良が生じ難いと考えられる。
実施形態の配線基板1において、第1絶縁層11、第1導体層12、およびソルダーレジスト層17は、配線基板1の第1面1F側の表層部を形成している。第1面1Fは、第1絶縁層11、第1導体層12、およびソルダーレジスト層17それぞれの露出面によって構成されている。また、第2絶縁層21および第2導体層22は、配線基板1の第2面1B側の表層部を形成している。第2面1Bは、第2絶縁層21および第2導体層22それぞれの露出面によって構成されている。
図1の配線基板1では、ビルドアップ層10は、交互に積層された5つの絶縁層11、21、31、41、51と6つの導体層12、22、32、42、52、62とで構成されている。すなわち、図1には、いわゆる6層構造のビルドアップ層10の例が示されている。しかし、絶縁層および導体層の積層数は、この例に限定されるものではなく、所望の回路構成により適宜選択され得る。ビルドアップ層10は、任意の数の、例えば6またはそれ以上の数の絶縁層および7またはそれ以上の数の導体層で構成されていてもよい。
導体層12、22、32、42、52、62は、任意の金属を用いて形成される。例えば、導体層12、22、32、42、52、62は、銅箔などの金属箔や、めっきまたはスパッタリングなどで形成される金属膜によって形成され得る。図1に示される例では、導体層12、32、42、52、62は単層で示されているが、導体層12、32、42、52、62は、多層構造で構成されていてもよい。例えば、導体層12、32、42、52、62は、金属箔層、無電解めっき膜層、および、電解めっき膜層を有する3層構造で構成され得る。また、導体層12、22、32、42、52、62は、無電解めっき膜層および電解めっき膜層を有する2層構造で構成されていてもよい。導体層12、22、32、42、52、62は、例えば、銅、ニッケルなどの任意の金属を単独でまたは組み合わせて用いて形成され得る。例えば、導体層12、22、32、42、52、62は、電解めっきによる形成が容易で、導電性に優れていることから銅で形成され得る。
導体層12、22、32、42、52、62には、それぞれ、配線パターンおよび/または導体パッドを含む所望の導体パターンが形成されている。図1に示される例の配線基板1では、第1導体層12は、部品実装パッド12eを有している。すなわち配線基板1は、第1面1Fに部品実装パッド12eを含んでいる。図1に示されるように、部品実装パッド12eは第1絶縁層11上に形成されている。
図1の例では、配線基板1は、第1絶縁層11および第1導体層12の表面上に形成されたソルダーレジスト層17を備えている。ソルダーレジスト層17は、例えば、感光性のポリイミド樹脂やエポキシ樹脂を用いて形成されている。ソルダーレジスト層17は、部品実装パッド12eを画定する開口17aを有している。ソルダーレジスト層17の開口17aに部品実装パッド12eが露出している。部品実装パッド12eの形状は、任意の形状とされてよく、例えばソルダーレジスト層17の開口17aにより画定され得る。
各部品実装パッド12eは、配線基板1の使用時に配線基板1に実装される電子部品(図示せず)と接続され得る導体パッドである。部品実装パッド12eは、例えばはんだなどの接合材(図示せず)を介して、配線基板1の第1面1Fに実装される電子部品の電極と電気的および機械的に接続されてよい。部品実装パッド12eは、配線基板1に実装される電子部品の配線パターンなどに応じて任意の位置に、任意の数で形成され得る。
電子部品としては、半導体装置などの能動部品や、抵抗体のような受動部品が例示される。電子部品は、半導体基板上に形成された微細配線を含む配線材であってもよい。しかし、電子部品はこれらに限定されない。
実施形態の配線基板1の第2面1Bは、外部の配線基板、例えば任意の電気機器のマザーボードなど(図示せず)に接続され得る。導体パッド22eは、マザーボード上の接続パッドなどと接続される接続パッドである。実施形態の配線基板1の第2面1Bには、半導体素子などの電子部品(図示せず)が実装されてもよい。その場合、導体パッド22eは、第2面1Bに実装される電子部品の電極と接続されてよい。導体パッド22eは、配線基板1の第2面1Bに接続されるマザーボードや、配線基板1の第2面1Bに実装される電子部品の配線パターンなどに応じて任意の位置に、任意の数で形成され得る。
絶縁層11、21、31、41、51それぞれには、各絶縁層を貫通し、絶縁層11、21、31、41、51それぞれを挟む導体層同士を接続するビア導体15が形成されている。ビア導体15は、各絶縁層11、21、31、41、51それぞれを貫く、貫通孔を導電体で埋めることによって形成される所謂フィルドビアである。ビア導体15は、それぞれの上側の導体層と一体的に形成されている。したがって、例えば、ビア導体15と導体層12、32、42、52、62とは、同一の、例えば銅またはニッケルなどからなるめっき膜(無電解めっき膜および電解めっき膜)によって形成されている。ビア導体15形成用の貫通孔は、例えば、各絶縁層の一方の表面へのレーザー光の照射により形成され得る。貫通孔の径は、レーザー光の照射側で大きく、レーザー光の照射側と反対側(奥側)では小さくなる。図1に示される例では、図の上側からレーザー光が照射されるため、貫通孔の上側の径(幅)が大きく、下側の径(幅)が小さい。そのため、その貫通孔内に形成される各ビア導体も上側の幅(径)が大きく、下側の幅(径)が小さい。図1に示される例では、各ビア導体は、いずれも、ビルドアップ層10の第1面10Fから第2面10Bに向かって縮径するテーパー形状に形成されている。なお、便宜上、「縮径」という文言が用いられているが、ビア導体15の形状は、必ずしも円形に限定されない。「縮径」は、単に、ビア導体15の水平断面における外周上の最長の2点間の距離が小さくなることを意味している。
絶縁層11、21、31、41、51は、任意の絶縁性樹脂によって形成される。絶縁性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)またはフェノール樹脂などが例示される。絶縁層11、21、31、41、51は、無機フィラーを含んでいてもよい。各絶縁層に含まれる無機フィラーとしては、シリカ(SiO2)、アルミナ、またはムライトなどからなる微粒子が例示される。
図1に示されるように、実施形態の配線基板1では、配線基板1の第1面1F側の最外層の絶縁層(すなわち、ビルドアップ層10の第1面10Fを構成する最外層の絶縁層、第1絶縁層11)は、芯材(補強材)を含まない。第2面1B側の最外層の絶縁層(すなわち、ビルドアップ層10の第2面10Bを構成する最外層の絶縁層、第2絶縁層21)も、芯材を含まない。これに対し、第3絶縁層31と第4絶縁層41の2つの絶縁層は絶縁性樹脂を含浸された芯材(図1の例ではそれぞれ、31cおよび41c)を含んでいる。第3絶縁層31は、第1絶縁層11における第1導体層12と反対側に形成されていて少なくとも部分的に第1絶縁層11と接している。第4絶縁層41は、第2絶縁層21における第2導体層22と反対側に形成されていて少なくとも部分的に第2絶縁層21と接している。
例えば、芯材としてはガラス繊維やアラミド繊維などが例示されるがこれらに限定されるわけではない。第3絶縁層31および第4絶縁層41は、例えば、ガラス繊維などの芯材にエポキシ樹脂などの樹脂材料を含浸してなるプリプレグの硬化物で形成され得る。しかし、第3絶縁層31および第4絶縁層41の材料は、これに限定される訳ではなく、例えば、ガラス繊維入りのビルドアップ樹脂フィルムでもよい。
配線基板1の第1面1Fおよび第2面1Bの両側において、ビルドアップ層10の表面に露出する最外層を形成する絶縁層が芯材を含まないことにより、高密度の配線を形成することができる。一方、ビルドアップ層10内の絶縁層であって、第1面10側および第2面10B側の両方において、最外層の絶縁層に接して内側に形成されている2つの絶縁層(図1の例における、第3絶縁層31および第4絶縁層41)は芯材(図1の31cおよび41c)を含んでいる。このように最外層の絶縁層に隣接していて芯材を含む絶縁層をビルドアップ層10内に含むことにより、最外層の絶縁層が芯材を含んでいなくても、配線基板1の剛性が維持され、機械的強度が維持又は向上し得る。本実施形態では、配線基板1の第1面1Fおよび第2面1Bの両側において、芯材を含む絶縁層の上に芯材を含まない最外層の絶縁層が形成されているというこのような構成により、配線基板1の高密度化およびファインピッチ化を達成しつつ、配線基板1における反りの発生が抑制され得る。
図1に示されている例では、さらに、ビルドアップ層10内で、芯材31cを含む第3絶縁層31および芯材41cを含む第4絶縁層41のあいだに挟まれて積層されている絶縁層(第5絶縁層51)が、芯材を含まない絶縁性樹脂で形成されている。なお、図1では、第3絶縁層31および第4絶縁層41のあいだに挟まれて形成されている絶縁層が一層である例が示されているが、第3絶縁層31および第4絶縁層41のあいだに挟まれて形成される絶縁層は、一層だけでなく、複数層であってもよい。所望の回路構成に応じて、第3絶縁層31および第4絶縁層41のあいだに形成される絶縁層の層数は適宜選択され得る。好ましくは、第3絶縁層31および第4絶縁層41のあいだには少なくとも一層の絶縁層が形成される。より好ましくは、第3絶縁層31および第4絶縁層41のあいだには、芯材を含まない少なくとも一層の絶縁層が形成される。すなわち、第3絶縁層31および第4絶縁層41のあいだに複数の絶縁層が形成される場合、好ましくは、該複数の絶縁層のうち、少なくとも一層の絶縁層が、芯材を含まない。ビルドアップ層10がこのような絶縁層の構成を有することにより、配線基板1における反りの発生がさらに良好に抑制されることがある。
図示されていないが、ソルダーレジスト層17の開口17aにより画定されている部品実装パッド12e、および導体パッド22eの露出面には、保護膜が形成されていてもよい。このような保護膜は、金属皮膜または有機被膜であり得る。例えば、Ni/Au、Ni/Pd/Au、またはSnなどの複数または単一の金属めっき膜であってよく、また、イミダゾール系OSP(Organic Solderability Preservative)膜であってもよい。
次に、図1に示される配線基板1の製造方法の一実施形態が、図2A~2Eを参照して説明される。
まず、図2Aおよび図2Bに示されるように、ベース板90上に導体パッド22eを含む第2導体層22が形成される。図2Aに示されるように、コア材93およびその表面に金属箔91を有するベース板90が用意される。金属箔91は一面に接着されたキャリア金属箔92を備えており、キャリア金属箔92とコア材93とが熱圧着などにより接合されている。金属箔91とキャリア金属箔92とは、例えば、熱可塑性接着剤などの分離可能な接着剤で接着されるか、縁部だけで固着されている。コア材93には、例えばガラスエポキシ基板が用いられる。両面銅張積層板が、キャリア金属箔92を備えたコア材90として用いられてもよい。金属箔91およびキャリア金属箔92は好ましくは銅箔である。
なお、図2A~2Dには、ベース板90の両側の面に第2導体層22などが形成される実施形態の製造方法の一例が示されている。このような製造方法の例では、第2導体層22などが2つ同時に形成される。しかし、ベース板90の一方の面だけに第2導体層22などが形成されてもよい。以下の説明では、ベース板90の一方の面について実施形態の製造方法が説明され、他方の面についての各図面中の符号の表示や説明は適宜省略されている。また、図2A~2Eにおいて各構成要素の厚さの正確な比率を示すことは意図されていない。
図2Bに示されるように、ベース板90上に第2導体層22が形成される。例えば、図示されないめっきレジストが金属箔91上に形成される。めっきレジストには、第2導体層22が有するべき導体パッド22eなどの導体パターンに応じた開口が設けられる。そして、めっきレジストの開口部に、金属箔91をシード層とする電解めっきにより電解銅めっき膜が形成され、その後、めっきレジストが除去される。それにより、導体パッド22eなどの所望の導体パターンを含む第2導体層22が形成される。エッチングを用いないので、ファインピッチで導体パッド22eなどの導体パターンを形成することができる。第2導体層22は、無電解めっきなどの他の方法で形成されてもよい。
図2C~2Dに示されるように、ベース板90上および第2導体層22上に絶縁層および導体層が積層され、それにより第2導体層22を覆う絶縁層(第2絶縁層21)を含むビルドアップ層10(図1参照)が形成される。その後、ベース板90が除去される。一般的なビルドアップ配線板の製造方法が用いられ得る。
例えば、絶縁性樹脂によって主に構成されるフィルム状の絶縁材が第2導体層22および金属箔91の露出部分上に積層され、加圧されると共に加熱される。その硬化物として、図2Cに示されるように、第2絶縁層21が形成される。第2絶縁層21の材料は、芯材を含まない、例えばエポキシ樹脂が例示される。
第2絶縁層21は、導体パッド22eを含む第2導体層22を、金属箔91側の一面を除いて被覆するように形成される。その後、ビア導体15の形成場所に対応する位置の第2絶縁層21に、例えばCO2レーザー光の照射によってビア導体15形成用の貫通孔が形成される。そして、ビア導体15形成用の貫通孔内および第2絶縁層21の表面上に、無電解銅めっきなどによって金属膜が形成される。さらに、この金属膜をシード層として用いて、パターンめっき法を用いて銅などからなる電解めっき膜が形成される。その後、パターンめっきに用いられたレジストが除去され、その除去により露出する金属膜が除去される。その結果、所望の導体パターンを含む第4導体層42およびビア導体15が形成される。
図2Dに示されるように、第2絶縁層21、第4導体層42およびビア導体15の形成方法と同様の方法で、第2絶縁層21および第4導体層42上に、順に、第4絶縁層41、第6導体層62、第5絶縁層51、第5導体層52、第3絶縁層31、第3導体層32、第1絶縁層11、および第1導体層12が、ならびに、各絶縁層を貫通するビア導体15が、形成される。第5絶縁層51および第1絶縁層11の材料である絶縁材は、芯材を含まない。第4絶縁層41および第3絶縁層31の材料である絶縁材は、芯材41c、31cをそれぞれ含んでいる。ビルドアップ層10が、ベース板90上に形成される。
次いで、ソルダーレジスト層17が、第1絶縁層11および第1導体層12の表面上への感光性のエポキシ樹脂やポリイミド樹脂層の形成によって形成される。そして、フォトリソグラフィ技術により、部品実装パッド12eを画定する開口17aがそれぞれ形成される。
その後、ベース板90が除去される。具体的には、キャリア金属箔92と金属箔91とが分離され、それにより露出する金属箔91が、例えばエッチングによって除去される。金属箔91とキャリア金属箔92との分離は、例えば、両者を接着している熱可塑性接着剤を加熱により軟化させることや、両者を縁部において固着している接合部の切除によって行われ得る。ベース板90の除去によって、第2導体層22および第2絶縁層21が露出する。エッチングにより金属箔91が除去されるが、このエッチングは、第2導体層22内の個々の導体パターン同士が確実に分離されるように、金属箔91の消失後も継続され得る。
その結果、図2Eに示されるように、金属箔91の消失後に露出する第2導体層22の表面は、エッチングされることによって第2絶縁層21の表面よりも凹む。したがって、第2導体層22に含まれる導体パッド22eの一面22Bも第2絶縁層21の表面(すなわちビルドアップ層10の第2面10B)よりも凹んでいる。このように、導体パッド22eの一面22Bが、その周囲の第2絶縁層21の表面よりも凹んでいると、導体パッド22e上に供されるはんだなどの接合材の濡れ広がりが抑制される。例えば、導体パッド22eの一面22Bは、第2絶縁層21の表面から、1μm以上、6μm以下の深さで凹んでいる。このような深さで凹んでいると、導体パッド22eがファインピッチで形成されている場合であっても、近接する導体パッド22e同士でのショート不良の効果的な抑制作用が得られると考えられる。図1に示される配線基板1が完成する。
実施形態の配線基板は、各図面に例示される構造、ならびに、本明細書において例示される構造、形状、および材料を備えるものに限定されない。実施形態の配線基板は、上述のように、例えば、7層以上の層構造を有するビルドアップ層10を含んでいてもよい。また、実施形態の配線基板の製造方法は、図2A~2Eを参照して説明された方法に限定されず、その条件や順序などは任意に変更され得る。また、特定の工程が省略されてもよく、別の工程が追加されてもよい。例えば、部品実装パッド12eおよび導体パッド22eに、保護膜が形成されてもよい。例えば、Ni/Au、Ni/Pd/Au、またはSnなどからなる保護膜がめっきにより形成され得る。液状の有機材内への浸漬や有機材の吹付けなどによりOSPが形成されてもよい。
1 配線基板
1F 配線基板の第1面
1B 配線基板の第2面
10 ビルドアップ層
10F ビルドアップ層の第1面
10B ビルドアップ層の第2面
11、21、31、41、51 絶縁層
12、22、32、42、52、62 導体層
12e 部品実装パッド
22e 導体パッド
15 ビア導体
17 ソルダーレジスト層
31c、41c 芯材

Claims (7)

  1. 絶縁層と導体層とを交互に積層し、第1絶縁層と第1導体層とにより構成される第1面および第2絶縁層と第2導体層とにより構成される、前記第1面と反対側の第2面を有するビルドアップ層を含み、コア基板を有さない配線基板であって、
    前記ビルドアップ層が、前記第1絶縁層における前記第1導体層と反対側に形成されていて少なくとも部分的に前記第1絶縁層と接する第3絶縁層と、前記第2絶縁層における前記第2導体層と反対側に形成されていて少なくとも部分的に前記第2絶縁層と接する第4絶縁層とをさらに含み、
    前記第1絶縁層および前記第2絶縁層が、芯材を含まず、
    前記第3絶縁層および前記第4絶縁層が、芯材を含む。
  2. 請求項1記載の配線基板であって、
    前記ビルドアップ層内の、前記第3絶縁層および前記第4絶縁層のあいだに、少なくとも一つの絶縁層が積層されており、前記少なくとも一つの絶縁層が芯材を含まない。
  3. 請求項1記載の配線基板であって、前記芯材が、ガラス繊維である。
  4. 請求項1記載の配線基板であって、
    前記第1絶縁層および前記第1導体層上に形成されているソルダーレジスト層をさらに含む。
  5. 請求項1記載の配線基板であって、
    前記ビルドアップ層は、前記第2面を構成する第2絶縁層内に埋め込まれて一面を前記第2面に露出する導体パッドを含んでいる。
  6. 請求項1記載の配線基板であって、
    各前記絶縁層内に形成されていて前記第1面から前記第2面に向かって縮径している複数のビア導体を備えている。
  7. 請求項1記載の配線基板であって、
    各前記導体層は、無電解めっき膜層および電解めっき膜層を有する2層構造で構成されている。
JP2021016927A 2021-02-04 2021-02-04 配線基板 Pending JP2022119655A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021016927A JP2022119655A (ja) 2021-02-04 2021-02-04 配線基板
US17/580,141 US20220248530A1 (en) 2021-02-04 2022-01-20 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021016927A JP2022119655A (ja) 2021-02-04 2021-02-04 配線基板

Publications (1)

Publication Number Publication Date
JP2022119655A true JP2022119655A (ja) 2022-08-17

Family

ID=82611836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021016927A Pending JP2022119655A (ja) 2021-02-04 2021-02-04 配線基板

Country Status (2)

Country Link
US (1) US20220248530A1 (ja)
JP (1) JP2022119655A (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
KR100968278B1 (ko) * 2008-03-28 2010-07-06 삼성전기주식회사 절연시트 및 그 제조방법과 이를 이용한 인쇄회로기판 및그 제조방법
KR101022873B1 (ko) * 2009-09-14 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
WO2013012053A1 (ja) * 2011-07-20 2013-01-24 パナソニック株式会社 プリント配線板
JPWO2015141004A1 (ja) * 2014-03-20 2017-04-06 富士通株式会社 多層回路基板、半導体装置、及びその多層回路基板の製造方法
SG11201608264YA (en) * 2014-05-06 2016-10-28 Intel Corp Multi-layer package with integrated antenna
JP2016063130A (ja) * 2014-09-19 2016-04-25 イビデン株式会社 プリント配線板および半導体パッケージ
US10123412B2 (en) * 2016-01-28 2018-11-06 Rogers Corporation Thermosetting polymer formulations, circuit materials, and methods of use thereof
JP2018018936A (ja) * 2016-07-27 2018-02-01 イビデン株式会社 配線基板
JP2018032657A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2018073890A (ja) * 2016-10-25 2018-05-10 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
US10506712B1 (en) * 2018-07-31 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
US20220248530A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
US9040837B2 (en) Wiring board and method for manufacturing the same
JP5272090B2 (ja) 配線板とその製造方法
JP4767269B2 (ja) 印刷回路基板の製造方法
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
US10477682B2 (en) Printed wiring board and method for manufacturing the same
JP2016063130A (ja) プリント配線板および半導体パッケージ
US8040685B2 (en) Stacked wiring board and method of manufacturing stacked wiring board
US10945334B2 (en) Wiring substrate
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
JP2005079402A (ja) 回路基板およびその製造方法
CN107770946B (zh) 印刷布线板及其制造方法
KR20120040892A (ko) 인쇄회로기판 및 그의 제조 방법
JP2019047063A (ja) プリント配線板およびその製造方法
JP3856743B2 (ja) 多層配線基板
JP2019121766A (ja) プリント配線板およびその製造方法
US11363719B2 (en) Wiring substrate and component built-in wiring substrate
JP4082995B2 (ja) 配線基板の製造方法
JP2022119655A (ja) 配線基板
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2020004930A (ja) プリント配線板
JP3955799B2 (ja) 配線基板の製造方法
US11792937B2 (en) Component built-in wiring substrate
JP2005072064A (ja) 配線基板およびその製造方法
JP2018152512A (ja) プリント配線板の製造方法
WO2023176063A1 (ja) 多層基板、多層基板の製造方法及び電子機器