JP4199198B2 - 多層配線基板およびその製造方法 - Google Patents

多層配線基板およびその製造方法 Download PDF

Info

Publication number
JP4199198B2
JP4199198B2 JP2004566274A JP2004566274A JP4199198B2 JP 4199198 B2 JP4199198 B2 JP 4199198B2 JP 2004566274 A JP2004566274 A JP 2004566274A JP 2004566274 A JP2004566274 A JP 2004566274A JP 4199198 B2 JP4199198 B2 JP 4199198B2
Authority
JP
Japan
Prior art keywords
portion
wiring
carbon fiber
core
fiber material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004566274A
Other languages
English (en)
Other versions
JPWO2004064467A1 (ja
Inventor
伸之 林
元昭 谷
知行 阿部
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to PCT/JP2003/000325 priority Critical patent/WO2004064467A1/ja
Publication of JPWO2004064467A1 publication Critical patent/JPWO2004064467A1/ja
Application granted granted Critical
Publication of JP4199198B2 publication Critical patent/JP4199198B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Description

【0001】
【技術分野】
本発明は、半導体チップ実装基板、マザーボード、プローブカード用基板などに適用することのできる多層配線基板およびその製造方法、並びに、多層配線基板の製造に用いることのできるファイバ強化樹脂基板の製造方法に関する。
【0002】
【背景技術】
近年、電子機器に対する高性能化および小型化などの要求に伴い、電子機器に組み込まれる電子部品の高密度実装化が急速に進んでいる。そのような高密度実装化に対応すべく、半導体チップについては、ベアチップの状態で配線基板に面実装される即ちフリップチップ実装される場合が多い。
【0003】
半導体チップを搭載するための配線基板については、半導体チップの多ピン化に伴って、配線の高密度化を達成するうえで好適な多層配線基板が採用される傾向にある。このような半導体チップおよび多層配線基板による実装構造を有する半導体パッケージは、所定の電子回路の一部を構成すべく、更にマザーボードに実装される。マザーボードについても、配線の高密度化を達成するうえで好適な多層配線基板が採用される場合がある。一方、複数の半導体素子が造り込まれた半導体ウエハや単一の半導体チップを検査する際に当該ウエハやチップが搭載されるプローブカードの基板においても、素子やチップの多ピン化に応じて多層配線基板が採用されている。
【0004】
フリップチップ実装においては、一般に、配線基板とこれに搭載された半導体チップの間の隙間に対してアンダーフィル剤が充填される。アンダーフィル剤が充填されない状態では、配線基板および半導体チップにおける面内方向の熱膨張率の差に起因して、配線基板および半導体チップの間の電気的接続の信頼性は低い場合が多い。一般的な半導体材料による半導体チップにおける面内方向の熱膨張率は約3.5ppm/℃であって、コア基板としてガラスエポキシ基板を採用する一般的な配線基板における面内方向の熱膨張率は12〜20ppm/℃であり、両者の熱膨張率の差は比較的大きい。そのため、環境温度の変化により、或は、環境温度の変化を経ることにより、配線基板とこれに搭載されている半導体チップとの間における電気的接続部には応力が発生しやすい。電気的接続部にて所定以上の応力が発生すると、当該接続部における半導体チップのバンプと配線基板の電極パッドとの界面などにて、クラックや剥がれが生じやすくなる。フリップチップ実装における半導体チップと配線基板の間に充填されるアンダーフィル剤は、電気的接続部に発生するこのような応力を緩和する機能を有する。この応力緩和機能により、電気的接続部におけるクラックや剥れが抑制され、フリップチップ実装における接続信頼性の確保が図られる。
【0005】
しかしながら、大型の半導体チップを配線基板に実装する場合には、アンダーフィル剤の応力緩和機能のみでは、充分な接続信頼性を確保できない場合が多い。配線基板および半導体チップの熱膨張率の差に起因する両者の熱膨張差の絶対量は、チップが大型であるほど大きくなるためである。熱膨張差が大きいほど、電気的接続部にて発生する応力も大きくなる。
【0006】
また、半導体ウエハや比較的大型の半導体チップをプローブカードに搭載し、これらの機能をプロービングしながら検査する際には、ウエハまたはチップとプローブカードとの間で熱膨張率差が大きいと、当該ウエハまたはチップの電極とプローブカードのプローブピンとの位置ずれが大きくなる。その結果、適切なテストを実行できない事態を招く場合がある。
【0007】
配線基板および半導体チップにおける面内方向の熱膨張率差に起因する上述の不具合を解消ないし軽減するための手法の一つとして、熱膨張率の小さな配線基板を採用することが考えられる。熱膨張率の小さな配線基板としては、従来より、低熱膨張率の金属材料をコア基板として採用する配線基板が知られている。金属コア基板を構成する金属材料としては、一般に、アルミニウム、銅、ケイ素鋼、ニッケル−鉄合金、CIC(銅/インバー/銅の積層構造を有するクラッド材)などが採用される。しかしながら、金属材料は比重が相当程度に大きいので、得られる配線基板の重量が大きくなり、金属コア基板を採用するのは好ましくない場合がある。また、金属コア基板は、微細なプロセスによる加工性に乏しく、例えば、穴開けや薄板化が困難な場合が多い。
【0008】
一方、配線基板の熱膨張率を低減する手法として、炭素繊維材料を利用する技術が知られている。そのような技術は、例えば、特開昭60−140898号公報、特開平11−40902号公報、および特開2001−332828号公報に開示されている。
【0009】
特開昭60−140898号公報には、炭素繊維シートを含有する絶縁層であるグラファイト層と銅配線とが交互に積層された多層配線構造を有する多層配線基板が開示されている。炭素繊維の熱膨張率は、一般に、−1〜1ppm/℃(25℃)程度であり、このように熱膨張率の小さい炭素繊維シートを含有するグラファイト層を備えるため、当該多層配線基板の熱膨張率は小さい。しかしながら、特開昭60−140898号公報によると、このような配線基板の多層配線構造は、いわゆる一括積層法により形成される。一括積層法では、微細な多層配線構造ひいては微細なピッチの外部接続用電極を形成することが困難であることが知られている。そのため、特開昭60−140898号公報に開示されている配線基板は、外部接続用の電極が微細なピッチで形成された半導体チップを搭載するのには適していない。
【0010】
特開平11−40902号公報には、基材として炭素繊維シートを含有するコア基板の両面に、ガラス繊維を含有するプリプレグによる絶縁層と銅配線とが積層された多層配線構造を有する多層配線基板が開示されている。コア基板が炭素繊維シートを含有するため、当該配線基板の熱膨張率は小さい。しかしながら、特開平11−40902号公報によると、このような配線基板の多層配線構造は、一括積層法により形成される。そのため、特開平11−40902号公報に開示されている配線基板は、外部接続用の電極が微細なピッチで形成された半導体チップを搭載するのには適していない。
【0011】
特開2001−332828号公報には、炭素繊維を含有する絶縁層からなるコア基板の両面に、ガラス繊維を含有しないプリプレグによる絶縁層と銅配線の積層構造を有する配線基板が開示されている。しかしながら、炭素繊維を含有する絶縁層からなるコア基板と、ガラス繊維を含有しないプリプレグとの熱膨張率の差は、相当程度に大きい。熱膨張率差が大きいと、コア基板と絶縁層とは剥離しやすい。コア基板から絶縁層が剥離すると、絶縁層上に形成されている配線に対して不当な応力が作用して当該配線が断線してしまう場合がある。したがって、特開2001−332828号公報に開示されている技術によると、全体の熱膨張率が小さな配線基板を適切に作製することが困難な場合がある。
【0012】
【発明の開示】
本発明は、このような事情のもとで考え出されたものであって、微細な配線構造を具備することができ且つ適切に低熱膨張率化を図ることのできる多層配線基板およびその製造方法、並びに、多層配線基板の製造に用いることのできるファイバ強化樹脂基板の製造方法を、提供することを目的とする。
【0013】
本発明の第1の側面によると多層配線基板が提供される。この多層配線基板は、カーボンファイバ材および樹脂組成物からなるカーボンファイバ強化部、並びに、ガラスファイバ材を含有する少なくとも1つの絶縁層と10〜40GPaの弾性率を有する導体よりなる配線パターンとによる積層構造を有し且つカーボンファイバ強化部に接合しているコア内配線部、を含むコア部と、少なくとも1つの絶縁層および配線パターンによる積層構造を有し且つコア内配線部にてコア部に接合しているコア外配線部と、による積層構造を備える。
【0014】
このような構成の多層配線基板においては、微細な配線構造を具備することができる。本発明の第1の側面に係る多層配線基板におけるコア外配線部は、絶縁層と配線パターンとの積層構造を有する。当該絶縁層は、カーボンファイバ材やガラスファイバ材などの繊維部材を含有しない。そのため、コア外配線部は、いわゆるビルドアップ法により形成することが可能である。ビルドアップ法による多層配線構造などの積層配線構造の形成においては、微細な配線パターンを高密度で形成できることが知られている。したがって、本発明におけるコア外配線部については、ビルドアップ法により微細配線を高密度で形成することができる。
【0015】
コア外配線部にて微細配線を具備することができるため、コア外配線部の最上位ないし最外の配線パターンにおいて、外部接続用の電極部を微細なピッチで設けることができる。この場合、本発明の第1の側面に係る多層配線基板に対しては、外部接続用の電極が微細なピッチで形成された半導体チップを実装ないし搭載することが可能となる。このように、本発明の第1の側面に係る多層配線基板は、微細な配線を具備することができるので、半導体チップの多ピン化、すなわち高密度実装に適切に対応することが可能なのである。
【0016】
本発明の第1の側面に係る多層配線基板においては、適切に低熱膨張率化を図ることができる。具体的には、第1の側面の多層配線基板によると、カーボンファイバ強化部とコア内配線部の間、および、コア内配線部とコア外配線部の間において、良好な接合状態を達成しつつ、多層配線基板全体の正味の熱膨張率を適切に低減することができる。
【0017】
カーボンファイバ強化部は、カーボンファイバ材を基材として含有する。カーボンファイバ材としては、例えば、カーボンファイバメッシュ、カーボンファイバクロス、カーボンファイバ不織布、チョップドファイバの形態のカーボンファイバが挙げられる。或は、カーボンファイバ材としては、一方向性カーボンファイバシート交差積層構造を有するカーボンファイバが挙げられる。カーボンファイバ材は、一般に、−1〜1ppm/℃(25℃)程度の小さな熱膨張率を示す。カーボンファイバ強化部の内部においては、このように熱膨張率の小さなカーボンファイバ材が、当該樹脂部の面内方向に展延している。そのため、カーボンファイバ強化部の面内方向における熱膨張率については、カーボンファイバ材の形態の選択、および、カーボンファイバ強化部におけるカーボンファイバ材の含有率の調節により、相当程度に小さく設定することができる。多層配線基板全体における面内方向の熱膨張率は、カーボンファイバ強化部の熱膨張率に強く依存するため、例えばカーボンファイバ強化部におけるカーボンファイバ材の含有率を調節することによって、多層配線基板における面内方向の熱膨張率を半導体チップのそれに近似する値に設定することも可能である。
【0018】
一方、コア内配線部においては、絶縁層はガラスファイバ材を含有し、且つ、導体パターンは、10〜40GPaの弾性率を有する導体よりなる。当該弾性率は、いわゆる縦弾性率(ヤング率)である。このような構成によると、コア内配線部の熱膨張率について、上述のカーボンファイバ強化部の熱膨張率と上述のコア外配線部の熱膨張率の間に適切に調節することが可能である。
【0019】
ガラスファイバ材は、カーボンファイバ材よりも大きな熱膨張率を有し、且つ、樹脂材料よりも小さな熱膨張率を有する。また、当該ガラスファイバ材は、コア内配線部における絶縁層の内部にて当該絶縁層の面広がり方向に展延している。したがって、コア内配線部の絶縁層自体の熱膨張率は、カーボンファイバ強化部の熱膨張率と、基材を含有しない樹脂材料よりなる絶縁層が有意な体積を占めるコア外配線部の熱膨張率との間の値をとる。
【0020】
また、コア内配線部における配線パターンは、10〜40GPaの低い弾性率を有する導体よりなる。このような低弾性率の配線パターンはコア内配線部における絶縁層の熱膨張に適切に追随するほどに軟質であり、従って、コア内配線部全体の熱膨張率においては絶縁層の熱膨張率が支配的となる。具体的には、コア内配線部において配線パターンが接合している絶縁層が当該配線パターンよりも小さな熱膨張率を有する場合、加熱時における当該配線パターンの膨張は、絶縁層の熱膨張と同程度に小さく、絶縁層の熱膨張を不当に助長しない。配線パターンが充分に軟質(低弾性)であるため、加熱時において、配線パターンの膨張は、より小さな熱膨張率を有する絶縁層により抑制されるのである。配線パターンが接合している絶縁層が当該配線パターンよりも大きな熱膨張率を有する場合、加熱時における当該配線パターンの膨張は、絶縁層熱膨張と同程度に大きく、絶縁層の熱膨張を不当に阻まない。配線パターンが充分に軟質(低弾性)であるため、加熱時において、配線パターンは、より大きく膨張する絶縁層に追随するのである。このように、10〜40GPaの低い弾性率を有する導体よりなる配線パターンは、コア内配線部において有意な体積を占める絶縁層の熱膨張を阻害しない。したがって、コア内配線部の正味の熱膨張率については、配線パターンの熱膨張率に不当に左右されずに、カーボンファイバ強化部の熱膨張率およびコア外配線部の熱膨張率の間において、高い自由度で適切に設定することができる。
【0021】
本発明の第1の側面に係る多層配線基板は、上述のように、基板全体の熱膨張率を充分に低下せしめる低熱膨張率のカーボンファイバ強化部と、微細配線を形成することは可能であるがカーボンファイバ強化部との熱膨張率差が比較的大きなコア外配線部と、配線パターンからの不当な影響を受けずにカーボンファイバ強化部の熱膨張率とコア外配線部の熱膨張率の中間の熱膨張率を有するように適切に熱膨張率を設定することのできるコア内配線部と、を備える。したがって、第1の側面に係る多層配線基板によると、カーボンファイバ強化部とコア内配線部との間における接合状態、および、コア内配線部とコア外配線部との間における接合状態は良好を維持しつつ、多層配線基板全体の正味の熱膨張率を低減することができる。
【0022】
このように、本発明の第1の側面によると、多層配線基板において、微細な配線構造を具備することができ、且つ、適切に低熱膨張率化を図ることができるのである。このような多層配線基板は、外部接続用の電極部が微細なピッチで設けられ且つ本来的に低熱膨張率の半導体チップを搭載するうえで好適である。
【0023】
本発明の第2の側面によると他の多層配線基板が提供される。この多層配線基板は、ガラスファイバ材を含有する少なくとも1つの絶縁層と10〜40GPaの弾性率を有する導体よりなる配線パターンとによる積層構造を各々が有する第1および第2のコア内配線部、並びに、カーボンファイバ材および樹脂組成物からなり且つ第1のコア内配線部と第2のコア内配線部の間に介在するカーボンファイバ強化部、を含むコア部と、少なくとも1つの絶縁層および配線パターンによる積層構造を有し且つ第1のコア内配線部にてコア部に接合している第1のコア外配線部と、少なくとも1つの絶縁層および配線パターンによる積層構造を有し且つ第2のコア内配線部にてコア部に接合している第2のコア外配線部と、による積層構造を備える。
【0024】
このような構成の多層配線基板は、本発明の第1の側面に係る多層配線基板の構成を含んでいる。したがって、本発明の第2の側面によっても、第1の側面に関して上述したのと同様の効果が奏される。加えて、第2の側面に係る多層配線基板は対称的な積層構造を有する。具体的には、2つのコア内配線部がカーボンファイバ強化部の両側に配設されており、且つ、2つのコア外配線部がカーボンファイバ強化部の両側に配設されている。したがって、第2の側面に係る構成は、多層配線基板の反り量を低減するうえで好適である。
【0025】
本発明の第3の側面によると他の多層配線基板が提供される。この多層配線基板は、各々がカーボンファイバ材および樹脂組成物からなる第1および第2のカーボンファイバ強化部、ガラスファイバ材および樹脂組成物からなり第1のカーボンファイバ強化部と第2のカーボンファイバ強化部の間に介在するガラスファイバ強化部、ガラスファイバ材を含有する少なくとも1つの絶縁層と10〜40GPaの弾性率を有する導体よりなる配線パターンとによる積層構造を有し且つガラスファイバ強化部とは反対の側にて第1のカーボンファイバ強化部に接合している第1のコア内配線部、並びに、ガラスファイバ材を含有する少なくとも1つの絶縁層と10〜40GPaの弾性率を有する導体よりなる配線パターンとによる積層構造を有し且つガラスファイバ強化部とは反対の側にて第2のカーボンファイバ強化部に接合している第2のコア内配線部、を含むコア部と、少なくとも1つの絶縁層および配線パターンによる積層構造を有し且つ第1のコア内配線部にてコア部に接合している第1のコア外配線部と、少なくとも1つの絶縁層および配線パターンによる積層構造を有し且つ第2のコア内配線部にてコア部に接合している第2のコア外配線部と、による積層構造を備える。
【0026】
このような配線基板は、本発明の第1の側面に係る配線基板の構成を含んでいる。したがって、本発明の第3の側面によっても、第1の側面に関して上述したのと同様の効果が奏される。加えて、第3の側面に係る構成は、対称的な積層構造を有するため、配線基板の反り量を低減するうえで好適である。
【0027】
好ましくは、カーボンファイバ強化部は、当該カーボンファイバ強化部の厚み方向に延び且つ絶縁材料で被覆されているスルーホールビアを有する。このような構成によると、コア外配線部の配線パターンは、スルーホールビアを介して、カーボンファイバ強化部の反対側に電気的に引き出すことが可能である。また、スルーホールビアが絶縁材料により被覆されているので、カーボンファイバ強化部内において、カーボンファイバ材とスルーホールビアとの絶縁状態を適切に確保することができる。
【0028】
好ましくは、配線パターンを構成する導体は、電解銅箔または圧延銅箔である。電解銅箔や圧延銅箔は、絶縁層と積層構造を成す配線パターンを形成する材料として好適に用いることができる。
【0029】
好ましくは、カーボンファイバ強化部の樹脂組成物はフィラーを含有する。この場合、樹脂組成物におけるフィラーの含有率は、5〜30vol%であるのが好ましい。また、フィラーは、例えば、SiO2、Si34、Al23、AlN、ZrO2、ムライト、ホウケイ酸ガラス、アルミノケイ酸ガラス、アルミノホウケイ酸ガラス、石英ガラス、またはカーボンブラックよりなる。カーボンファイバ強化部の樹脂組成物がフィラーを含有する場合、当該樹脂組成物において等方的に熱膨張率が低下する。したがって、樹脂組成物へのフィラーの添加は、カーボンファイバ強化部の熱膨張率を低下せしめるうえで好ましい場合が多い。
【0030】
好ましくは、カーボンファイバ材は、メッシュ、織布、不織布、またはチョップドファイバ布の形態、若しくは、一方向性カーボンファイバシート交差積層構造を有する。一方向性カーボンファイバシート交差積層構造においては、複数のカーボンファイバが一方向に並列した複数のシートが、隣接シート間で並列方向が交差するように積層している。好ましくは、カーボンファイバ強化部におけるカーボンファイバ材の含有率は、30〜80vol%である。カーボンファイバ材の形態の選択、および、カーボンファイバ強化部におけるカーボンファイバ材の含有率の調節により、カーボンファイバ強化部の熱膨張率を調節することができる。
【0031】
本発明の第4の側面によると多層配線基板の製造方法が提供される。この製造方法は、第1配線パターン形成用の導体箔を、当該導体箔の弾性率が10〜40GPaとなるようにアニールするための、アニール工程と、ガラスファイバ材を含有する少なくとも1つの絶縁層と導体箔から形成された第1配線パターンとによる積層構造を有する第1配線部を、カーボンファイバ材および樹脂組成物からなるカーボンファイバ強化部の上に形成するための工程と、少なくとも1つの絶縁層および第2配線パターンによる積層構造を有する第2配線部を、第1配線部の上に形成するための工程と、を含む。
【0032】
このような方法によると、第1の側面に係る多層配線基板を適切に製造することができる。したがって、本発明の第4の側面によると、製造される多層配線基板において、第1の側面に関して上述したのと同様の効果が奏される。
【0033】
本発明の第4の側面において、好ましくは、導体箔は電解銅箔であり、アニール工程では、電解銅箔は200〜300℃でアニールされる。アニール工程におけるこのような加熱温度範囲は、電解銅箔の弾性率を10〜40GPaにまで低下せしめるうえで好適である。導体箔としては、電解銅箔に代えて圧延銅箔を用いることができる。この場合、アニール工程では、圧延銅箔は150〜250℃でアニールされる。アニール工程におけるこのような加熱温度範囲は、圧延銅箔の弾性率を、配線形成前に10〜40GPaにまで低下せしめるうえで好適である。
【0034】
本発明の第5の側面においては多層配線基板の他の製造方法が提供される。この製造方法は、ガラスファイバ材を含有する少なくとも1つの絶縁層と圧延銅箔から形成された第1配線パターンとによる積層構造を有する第1配線部を、カーボンファイバ材および樹脂組成物からなるカーボンファイバ強化部の上に形成するための、150℃以上の加熱処理を含む工程と、少なくとも1つの絶縁層および第2配線パターンによる積層構造を有する第2配線部を、前記第1配線部の上に形成するための工程と、を含む。
【0035】
圧延銅箔は、150℃以上の加熱温度で弾性率が有意に低下し得る。また、第1配線部ないしコア内配線部を形成する際のいわゆる一括積層法におけるプレス時の加熱温度は、150℃を越える場合が多い。したがって、本発明の第5の側面によると、第1配線部の第1配線パターンを形成するための導体箔として圧延銅箔を用いる場合には、当該導体箔に対して事前にアニール処理を施さずとも、第1配線部において、10〜40GPaの低弾性率の配線パターンを形成することができる。
【0036】
本発明の第6の側面によるとファイバ強化樹脂基板の製造方法が提供される。この製造方法は、カーボンファイバ材および樹脂組成物からなり且つ第1貫通孔を有する第1のカーボンファイバ強化板と、カーボンファイバ材および樹脂組成物からなり且つ第1貫通孔に対応する第2貫通孔を有する第2のカーボンファイバ強化板との間に、樹脂組成物を含む樹脂材を介在させるための、レイアップ工程と、第1のカーボンファイバ強化板および第2のカーボンファイバ強化板を、樹脂材における樹脂組成物が第1貫通孔および第2貫通孔を填塞するように、樹脂材を介して圧着するための工程と、を含む。
【0037】
このような方法によると、カーボンファイバ強化部を含むコア部ないしコア基板を製造するのに用いることができるファイバ強化樹脂基板を適切に製造することができる。本発明の第6の側面においては、2枚のカーボンファイバ強化板に設けられている、スルーホールビア形成用の各貫通孔には、樹脂組成物が、積層構造体の厚み方向の内側から気泡を押し出しつつ進入する。したがって、本発明の第6の側面によると、カーボンファイバ強化部における貫通孔への気泡の混入を抑制しつつ、当該貫通孔を適切に填塞することができるのである。
【0038】
本発明の第6の側面において、好ましくは、樹脂材は、ガラスファイバおよび樹脂組成物からなるガラスファイバ強化板である。このような構成によると、カーボンファイバ強化部およびガラスファイバ強化部よりなる積層構造を有する基板を製造することができる。当該基板は、本発明の第3の側面におけるコア部を形成するのに好適に用いることができる。
【0039】
【発明を実施するための最良の形態】
図1は、本発明の第1の実施形態に係る多層配線基板X1の部分断面図である。多層配線基板X1は、カーボンファイバ強化(CFR)部10および2つのコア内配線部20による積層構造を有するコア基板100と、当該コア基板100の両面に積層形成された2つのビルドアップ部30とを備える。コア基板100には、その厚み方向に延びるスルーホールビア40が設けられている。
【0040】
CFR部10は、カーボンファイバ強化プラスチック(CFRP)の板材から加工されたものであり、カーボンファイバ材11と、これを包容して硬化している樹脂材料12と、絶縁樹脂部13とからなる。
【0041】
カーボンファイバ材11は、本実施形態では、カーボンファイバを束ねたカーボンファイバ糸により織られたカーボンファイバクロスであり、CFR部10の面広がり方向に展延するように配されている。本実施形態では、5枚のカーボンファイバ材11が、厚み方向に積層して樹脂材料12に埋設されている。カーボンファイバ材11としては、カーボンファイバクロスに代えて、カーボンファイバメッシュ、カーボンファイバ不織布、または、チョップドファイバの形態のカーボンファイバを使用してもよい。或は、カーボンファイバ材としては、一方向性カーボンファイバシート交差積層構造を有するカーボンファイバを使用してもよい。CFR部10におけるカーボンファイバ材11の含有率は、30〜80vol%である。本実施形態では、これらの構成によって、CFR部10の面広がり方向における25℃から150℃までの平均熱膨張率は−1ppm/℃以上であって10ppm/℃未満とされている。
【0042】
カーボンファイバ材11を包容する樹脂材料12としては、例えば、ポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール、ポリイミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリフェニレンオキサイド、ポリブチレンテレフタレート、ポリアクリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、テトラフルオロエチレン、エポキシ、シアネートエステル、ビスマレイミドなどが挙げられる。
【0043】
絶縁樹脂部13は、CFR部10のカーボンファイバ材11とスルーホールビア40との間の電気的絶縁を確保するためのものである。絶縁樹脂部13を構成するための材料としては、樹脂材料12に関して上掲した樹脂を採用することができる。
【0044】
コア内配線部20は、いわゆる一括積層法により配線が多層化された部位であり、絶縁層21および配線パターン22による積層構造を有する。
【0045】
絶縁層21は、ガラスクロス21aに樹脂材料21bを含浸させてなるプリプレグを用いて形成されたものであって、当該樹脂は硬化されている。図の簡潔化の観点より、図1において、ガラスクロス21aは、CFR部10の側から3段目の絶縁層21についてのみ表し、他の絶縁層21については省略する。絶縁層21を構成するための樹脂材料21bとしては、例えば、樹脂材料12に関して上掲した樹脂を採用することができる。本実施形態では、絶縁層21の面広がり方向における25℃から150℃までの平均熱膨張率は、10ppm/℃以上であって20ppm/℃未満とされている。
【0046】
配線パターン22は、弾性率10〜40GPa(250℃)の導体より、各々所望の形状を有している。当該導体は、例えば、電解銅箔や圧延銅箔を所定の条件下でアニールすることによって得ることができる。各層の配線パターン22は、スルーホールビア40によって相互に電気的に接続している。
【0047】
ビルドアップ部30は、いわゆるビルドアップ法により配線が多層化された部位であり、絶縁層31および配線パターン32による積層構造を有する。
【0048】
絶縁層31は、例えば、樹脂材料12に関して上掲した樹脂により構成することができる。本実施形態では、絶縁層31の面広がり方向における25℃から150℃までの平均熱膨張率は、20ppm/℃以上であって100ppm/℃未満とされている。
【0049】
配線パターン32は、本実施形態では銅めっきにより構成されており、各々、所望の形状を有している。隣接する層に形成されている配線パターン32は、ビア33により相互に電気的に接続している。最上位ないし最外の配線パターン32には、外部接続用の電極パッド32aが形成されている。ビルドアップ部30の最上表面には、電極パッド32aに対応して開口しているオーバーコート層34が設けられている。
【0050】
スルーホールビア40は、コア基板100の両側に設けられている配線構造、即ち、コア内配線部20の配線パターン22およびビルドアップ部30の配線パターン32による配線構造を、電気的に接続するためのものである。スルーホールビア40は、コア基板100を貫通するように形成されたスルーホール100aにおいて、例えば銅めっきにより形成されている。本発明では、銅めっきに代えて、或は銅めっきに加えて、銀粉末や銅粉末を含有する導電ペーストをスルーホール100aに対して充填することによってスルーホールビアを形成してもよい。
【0051】
図2A〜図7Dは、多層配線基板X1の製造方法を表す。図2A〜図7Dにおいては、多層配線基板X1の製造過程を部分断面図により表す。
【0052】
多層配線基板X1の製造においては、まず、図2Aに示すようなCFRP板10’を用意する。CFRP板10’は、本実施形態においては、5枚のカーボンファイバ材11と、これを包容して硬化している樹脂材料12とからなる。CFRP板10’の作製においては、例えば、まず、1枚のカーボンファイバ材11に対して液状の樹脂材料12を含浸させる。次に、未硬化状態を維持しつつ樹脂材料12を乾燥させることによって、カーボンファイバ強化プリプレグを作製する。次に、このようにして作製したプリプレグを5枚積層し、加熱下で積層方向に加圧することによって、5枚のプリプレグを一体化させる。このようにして、CFRP板10’を作製することができる。図の簡潔化の観点より、多層配線基板X1の製造方法に関する以降の工程図においては、カーボンファイバ材11を省略する。
【0053】
次に、図2Bに示すように、CFRP板10’における所定の箇所に貫通孔10aを形成する。貫通孔10aは、上述のスルーホールビア40の横断面の直径よりも大きな開口径で形成される。具体的には、貫通孔10aの開口径は、スルーホールビア40の直径よりも0.2〜1.0mmの範囲で大きい。貫通孔10aを形成する手法としては、ドリルによる切削加工、パンチング金型による打ち抜き加工、或は、レーザによるアブレーション加工を採用することができる。
【0054】
次に、このようにして加工されたCFRP板10’と、プリプレグ21’と、銅箔22’とを、図3Aに示す順序でレイアップする。
【0055】
プリプレグ21’は、ガラスクロス21aと、これを包容する未硬化の樹脂材料21bとからなる。プリプレグ21’は、例えば、ガラスクロス21aに対して液状の樹脂材料21bを含浸させた後、未硬化状態を維持しつつ樹脂材料21bを乾燥させることによって、作製することができる。図の簡潔化の観点より、多層配線基板X1の製造に関する図3Aから後の図においては、ガラスクロス21aを省略する。
【0056】
銅箔22’は、電解銅箔または圧延銅箔であり、10〜40GPaの弾性率(ヤング率)を有する。銅箔22’の厚みは例えば18μmである。本実施形態では、銅箔22’には、図3Aに示すレイアップ工程の前に、その弾性率が10〜40GPaとなるように、アニール処理が施される。電解銅箔の場合、アニール処理において加熱温度を200〜300℃とし、加熱時間を0.5〜2時間とするのが好ましい。また、圧延銅箔の場合、加熱温度を150〜250℃とし、加熱時間を0.5〜2時間とするのが好ましい。図8は、各種銅箔の物理的諸性質の一例を示す。図8に示されているように、電解銅箔および圧延銅箔は、アニール処理により、10〜40GPaの範囲の弾性率を示し得る。これに対し、アニール処理を経ていない市販の電解銅箔および圧延銅箔は、60GPa以上の高弾性率ないし高剛性を示す。
【0057】
銅塊の弾性率は一般に130GPa程度であり、一般的に市販されている電解銅箔および圧延銅箔の弾性率は、この値に準じて60GPa以上の高弾性率を示す。本実施形態では、このように高弾性率ないし高剛性の銅箔を、一旦アニール処理することにより、当該銅箔の弾性率を低下せしめる。アニール処理により銅の再結晶化が進み、その結果、当該銅の結晶性が向上して弾性率が低下することが、知られている。
【0058】
本発明においては、銅箔22’として圧延銅箔を用いる場合には、アニール処理を別途行なわなくてもよい場合がある。圧延銅箔は、150℃以上の加熱温度で弾性率が有意に低下し得るので、例えばコア内配線部20の形成過程において、150℃以上にて充分な時間、銅箔22’が加熱される場合には、事前にアニール処理を施さずとも、銅箔22’において10〜40GPaの低弾性率を達成することができる。
【0059】
多層配線基板X1の製造においては、次に、図3Aに示す順序でレイアップされた積層構造体を加熱下にて厚み方向にプレスする。これにより、図3Bに示すように、プリプレグ21’の樹脂材料21bが熱硬化することによってCFRP板10’と銅箔22’とが一体化される。このとき、CFRP板10’の貫通孔10aは、プリプレグ21’に由来する樹脂材料21bにより填塞される。貫通孔10aの填塞については、このような一括積層前に、プリプレグ21’由来の樹脂材料21bとは別の樹脂材料を穴埋め樹脂として用いて予め行っておいてもよい。このようにして、CFR部10と、コア内配線部20における最下位ないし最内の絶縁層21とが形成される。
【0060】
次に、銅箔22’をパターニングすることにより、図3Cに示すように、コア内配線部20における最下位ないし最内の配線パターン22を形成する。配線パターン22の形成においては、まず、銅箔22’の上にレジストパターンを形成する。当該レジストパターンは、配線パターン22に対応する所定のマスクパターン形状を有する。次に、当該レジストパターンをマスクとして銅箔22’に対してエッチング処理を施すことにより、配線パターン22を形成する。エッチング液としては、塩化第二銅水溶液を使用することができる。以降の銅エッチングについても、このエッチング液を使用することができる。この後、レジストパターンを剥離する。
【0061】
次に、このようにして形成された積層構造体と、プリプレグ21’と、積層板20’と、銅箔32’とを、図4Aに示す順序でレイアップする。
【0062】
各積層板20’は、両面銅張板から加工されたものであって、ガラスクロス21aと、これを包容して硬化している樹脂材料21bと、所定の配線パターン22とからなる。積層板20’の作製においては、例えば、まず、ガラスクロス21aに対して液状の樹脂材料21bを含浸させる。次に、未硬化状態を維持しつつ樹脂材料21bを乾燥させることによって、ガラスクロス強化プリプレグを作製する。次に、このようにして得られたプリプレグを加圧して加熱することによって熱硬化させつつ、両面に銅箔を圧着させる。本実施形態では、当該銅箔は、その弾性率が10〜40GPaとなるように、予めアニール処理が施されたものである。次に、配線形成を目的とする銅箔の上にレジストパターンを形成した後、当該レジストパターンをマスクとして銅箔に対してエッチング処理を施すことによって、配線パターン22を形成する。この後、レジストパターンを剥離する。このようにして、各々が所定の配線パターン22を有する積層板20’が作製される。
【0063】
プリプレグ21’は、最内の絶縁層21を形成する際に使用したものと同様にして、作製される。また、銅箔32’は、例えば5μmの厚みを有する。銅箔32’は、ビルドアップ部30における最下位の配線パターン32を形成する際に利用されることとなる。
【0064】
多層配線基板X1の製造においては、次に、図4Aに示す順序でレイアップされた積層構造体を加熱下にて厚み方向にプレスする。これにより、図4Bに示すように、プリプレグ21’の樹脂材料21bが熱硬化することによってCFR部10と、積層板20’と、銅箔32’とが一体化される。このようにして、コア内配線部20を有するコア基板100が形成される。
【0065】
コア内配線部20の多層配線構造の形成においては、本実施形態の工法に代えて、全ての配線パターン22について、図3A〜図3Cを参照して上述したように一層ごとに形成してもよい。或は、全ての配線パターン22について、図4Aおよび図4Bを参照して上述したように、既に配線パターン22が形成された積層板20’を利用して一括で形成してもよい。
【0066】
多層配線基板X1の製造においては、次に、図5Aに示すように、コア基板100に対して、スルーホール100aを形成する。スルーホール100aは、貫通孔10aを通過するように形成される。スルーホール100aの形成手法については、貫通孔10aに関して上述したのと同様の加工手法を採用することができる。
【0067】
次に、図5Bに示すように、コア基板100の両面において、ビルドアップ部30の最内の配線パターン32を形成するとともに、スルーホール100aにてスルーホールビア40を形成する。具体的には、例えば、まず、必要に応じてスルーホール内壁のデスミア処理を行なった後、無電解めっき法により、スルーホール内壁に無電解銅めっき膜を形成する。このとき、銅箔32’上にも薄い無電解銅めっき膜が形成される。次に、銅箔32’の上に配線パターン32に対応する所定のレジストパターンを形成する。次に、当該レジストパターンをマスクとして、電気めっき法により、無電解銅めっき膜をシード層として利用して、当該無電解銅めっき膜上に電気銅めっき膜を成長させる。これにより、スルーホール100aにてスルーホールビア40が形成される。次に、レジストパターンを除去した後、電気銅めっき膜により覆われていない銅箔32’とこの上の無電解銅めっき膜とをエッチング除去する。これにより、配線パターン32が形成される。
【0068】
次に、図6に示すように、コア基板100の両面において、ビルドアップ部30の最内の絶縁層31を形成する。具体的には、コア基板100の表面に所定の樹脂材料を成膜する。このとき、例えばスルーホールビア40が形成されたスルーホール100a内を減圧することによって、当該樹脂材料をスルーホール100a内に引込み、当該樹脂材料によりスルーホール100aを填塞する。スルーホール100aの填塞については、ビルドアップ部30の形成の前に、ビルドアップ部30における最の絶縁層31を形成するための樹脂材料とは別の樹脂材料を穴埋め樹脂として用いて行ってもよい。
【0069】
次に、図7Aに示すように、絶縁層31に対してビアホール31aを形成する。ビアホール31aは、UV−YAGレーザ、炭酸ガスレーザ、エキシマレーザ、プラズマを利用するドライエッチング法などにより形成することができる。或は、ビアホール31aは、絶縁層31が感光性樹脂により形成されている場合にはフォトリソグラフィにより形成することができる。図7A以降においては、片方のビルドアップ部30の形成過程を表す。
【0070】
次に、図7Bに示すように、セミアディティブ法により、絶縁層31の上に配線パターン32を形成するとともに、ビアホール31aにてビア33を形成する。具体的には、まず、必要に応じてデスミア処理を行って絶縁層31およびビアホール31aの表面を粗化した後、無電解めっき法により、絶縁層31およびビアホール31aの表面に無電解銅めっき膜を形成する。次に、無電解銅めっき膜上にフォトレジストを成膜した後、これを露光および現像することによって、レジストパターンを形成する。当該レジストパターンは、形成を目的とする配線パターン32に対応する非マスク領域を絶縁層31上に残して形成される。次に、電気めっき法により、当該非マスク領域に対して、無電解銅めっき膜をシード層として利用して電気銅めっきを堆積させる。次に、レジストパターンをエッチング除去した後、それまでレジストパターンで被覆されていた無電解銅めっき膜をエッチング除去する。このようにして、配線パターン32およびビア33を形成することができる。
【0071】
多層配線基板X1の製造においては、このようなビルドアップ法による、絶縁層31の形成、並びに、配線パターン32およびビア33の形成を所定の回数繰り返すことにより、図7Cに示すようなビルドアップ多層配線構造を形成する。本実施形態では、配線パターン32の積層数は6であり、最外の配線パターン32には、外部接続用の電極パッド32aが形成されている。
【0072】
次に、図7Dに示すように、ビルドアップ多層配線構造の表面にオーバーコート層34を形成する。オーバーコート層34は、電極パッド32aに対応して開口している。オーバーコート層34の形成においては、まず、印刷技術により、オーバーコート層用の樹脂材料をビルドアップ多層配線構造の上に成膜する。次に、フォトリソグラフィにより、所定の開口部を形成する。このようにして、ビルドアップ多層配線構造を有して表面がオーバーコート層34により被覆されたビルドアップ部30が形成される。図7A〜図7Dを参照して上述した工程は、コア基板100の両側において並行して行われる。
【0073】
このようにして、CFR部10およびコア内配線部20による積層構造を有するコア基板100と、当該コア基板100の両面に積層形成されたビルドアップ部30とを備える、多層配線基板X1が製造される。
【0074】
多層配線基板X1は、ビルドアップ部30において微細かつ高密度な配線構造を有しており、ビルドアップ部30における最外の配線パターン32においては、外部接続用の電極パッド32aを微細なピッチで設けることが可能である。したがって、多層配線基板X1は、外部接続用の電極が微細なピッチで形成された半導体チップを実装ないし搭載するうえで好適である。
【0075】
多層配線基板X1のCFR部10は、熱膨張率の極めて小さなカーボンファイバ材11を含んで構成されている。このようなCFR部10を有する多層配線基板X1の全体の、25℃から150℃までの平均熱膨張率は、本実施形態では3〜5ppm/℃である。このような低熱膨張率の多層配線基板X1は、半導体チップとの間で熱膨張率の差が小さいので、半導体チップを搭載した状態において、熱膨張率差に起因する接続信頼性の低下を抑制することができる。
【0076】
多層配線基板X1においては、CFR部10とコア内配線部20との間、および、コア内配線部20とビルドアップ部30との間において、良好な接合状態が達成されている。多層配線基板X1は、基板全体の熱膨張率を充分に低下せしめる低熱膨張率を有するCFR部10と、ビルドアップ法により微細配線が形成されて且つ熱膨張率の比較的大きなビルドアップ部30とを備える。仮に、CFR部10とビルドアップ部30とを直接的に接合すると、両者の熱膨張率の差が比較的大きいため、両者の間で剥離が生じやすい。多層配線基板X1では、熱膨張率についてCFR部10とビルドアップ部30の中間の値を示すコア内配線部20が、CFR部10とビルドアップ部30の間に介在している。
【0077】
多層配線基板X1においては、配線パターン22が10〜40GPaの弾性率を有して軟質であるので、コア内配線部20の正味の熱膨張率は、配線パターン22の熱膨張率に不当に左右されずに、CFR部10の熱膨張率およびビルドアップ部30の熱膨張率の間に適切に設定されている。コア内配線部20のように、いわゆる一括積層法により形成される多層配線構造においては、熱膨張率については、一般に、配線パターンを構成する導体よりも絶縁層の方が大きく、弾性率については、絶縁層よりも当該導体の方が大きい。配線パターンを構成する導体が例えば60GPa以上の過大な弾性率を有する場合、高弾性率の配線パターンは熱膨張の際に比較的に大きな応力を発生させるので、当該多層配線構造の正味の熱膨張率においては配線パターンの熱膨張率が支配的となる。その結果、当該多層配線構造の正味の熱膨張率を所望に調節するのが困難となる場合がある。これに対し、本発明では、コア内配線部20における配線パターン22は、10〜40GPaの低い弾性率を有する導体よりなる。このような低弾性率の配線パターン22はコア内配線部20における絶縁層21の熱膨張に適切に追随するほどに軟質であり、その結果、コア内配線部20の全体の熱膨張率においては絶縁層21の熱膨張率が支配的となる。したがって、コア内配線部20の正味の熱膨張率は、配線パターン22の熱膨張率に不当に左右されずに、CFR部10の熱膨張率およびビルドアップ部30の熱膨張率の間に高い自由度で適切に設定され得るのである。熱膨張率を高い自由度で適切に設定されたコア内配線部20を備える多層配線基板X1においては、環境温度が変化しても、或は、環境温度の変化を経ても、CFR部10とコア内配線部20との間における接合状態、および、コア内配線部20とビルドアップ部30との間における接合状態は良好に維持され得る。
【0078】
図9は、本発明の第2の実施形態に係る多層配線基板X2の部分断面図である。多層配線基板X2は、ガラスファイバ強化(GFR)部50、2つのCFR部10、および2つのコア内配線部20による積層構造を有するコア基板200と、当該コア基板200の両面に積層形成された2つのビルドアップ部30とを備える。コア基板200には、その厚み方向に延びるスルーホールビア40が設けられている。
【0079】
GFR部50は、ガラスファイバ強化プラスチック(GFRP)の板材から加工されたものであり、ガラスファイバ材51と、これを包容して硬化している樹脂材料52とからなる。
【0080】
ガラスファイバ材51は、例えばガラスクロスであり、GFR部50の面広がり方向に展延するように配されている。本実施形態では、3枚のガラスファイバ材51が、厚み方向に積層して樹脂材料52に埋設されている。GFR部50におけるガラスファイバ材51の含有率は、20〜50vol%である。
【0081】
ガラスファイバ材51を包容する樹脂材料52としては、例えば、上述の樹脂材料12に関して上掲した材料を採用することができる。
【0082】
CFR部10は、カーボンファイバ強化プラスチック(CFRP)の板材から加工されたものであり、カーボンファイバ材11と、これを包容して硬化している樹脂材料12と、絶縁樹脂部13とからなる。本実施形態における各CFR部10は、カーボンファイバ材11の積層数が3であるという点を除いては、第1の実施形態におけるCFR部10と同様の構成を有する。
【0083】
コア内配線部20は、いわゆる一括積層法により配線が多層化された部位であり、絶縁層21および配線パターン22による積層構造を有する。ビルドアップ部30は、いわゆるビルドアップ法により配線が多層化された部位であり、絶縁層31および配線パターン32による積層構造を有する。ビルドアップ部30の最上表面には、オーバーコート層34が設けられている。スルーホールビア40は、コア基板200の両側に設けられている配線構造、即ち、コア内配線部20の配線パターン22およびビルドアップ部30の配線パターン32による配線構造を、相互に電気的に接続するためのものである。スルーホールビア40は、コア基板200を貫通するように形成されたスルーホール200aにおいて、例えば銅めっきにより形成されている。
【0084】
コア内配線部20、ビルドアップ部30、および、スルーホールビア40の他の構成については、第1の実施形態に関して上述したのと同様である。図の簡潔化の観点より、図9において、コア内配線部20における絶縁層21に含まれるガラスクロス21aは、CFR部10の側から3段目の絶縁層21についてのみ表し、他の絶縁層21については省略する。
【0085】
図10は、多層配線基板X2の製造工程の一部を表す。図10においては、多層配線基板X2の製造過程を部分断面図により表す。
【0086】
多層配線基板X2の製造においては、まず、図10Aに示すようなCFRP板10’を用意する。CFRP板10’は、本実施形態においては3枚のカーボンファイバ材11と、これを包容して硬化している樹脂材料12よりなる。
【0087】
次に、図10Bに示すように、CFRP板10’における所定の箇所に貫通孔10aを形成する。貫通孔10aは、上述のスルーホールビア40の横断面の直径よりも大きな開口径で形成される。具体的には、貫通孔10aの開口径は、スルーホールビア40の直径よりも0.2〜1.0mmの範囲で大きい。貫通孔10aを形成する手法としては、ドリルによる切削加工、パンチング金型による打ち抜き加工、或は、レーザによるアブレーション加工を採用することができる。
【0088】
次に、このようにして作製した2枚のCFRP板10’と、3枚のGFRP板50’とを、図10Cに示す順序でレイアップする。GFRP板50’は、各々、ガラスファイバ材51、および、未硬化状態でこれを包容している樹脂材料52よりなる。
【0089】
次に、図10Dに示すように、所定の加圧および温度の条件下において、3枚のGFRP板50’を介してCFRP板10’を圧着させる。このとき、CFRP板10’の貫通孔10aは、GFRP板50’の樹脂材料52により填塞される。本実施形態では、CFRP板10’に設けられている各貫通孔10aには、樹脂材料52が、積層構造体の厚み方向の内側から気泡を押し出しつつ進入する。そのため、CFR部10における貫通孔10aへの気泡の混入を抑制しつつ、当該貫通孔10aを適切に填塞することができる。貫通孔10aを填塞する樹脂材料52の一部は、後に、CFR部10の絶縁樹脂部13へと加工される。このようにして、GFR部50およびCFR部10よりなる積層構造体が形成される。
【0090】
次に、図10Dに示す積層構造体をCFRP板10’に代えて用い、第1の実施形態において図3Aおよび図3Bを参照して上述した工程を行う。これにより、図3Bに示すのと略同様に、当該積層構造体に対して、コア内配線部20における最内の絶縁層21および銅箔22’とが積層される。ただし、このとき、貫通孔10aには既に樹脂材料が充填されているので、プリプレグ21’に由来する樹脂材料12は、当該貫通孔10aを填塞しない。
【0091】
この後、第1の実施形態に関して図3C〜図7Dを参照して上述したのと同様の工程を経ることによって、本実施形態の多層配線基板X2を製造することができる。
【0092】
多層配線基板X2は、多層配線基板X1と同様に、外部接続用端子として微細なピッチで設けることが可能な電極パッド32aを有するビルドアップ部30を具備する。したがって、多層配線基板X2は、外部接続用の電極が微細なピッチで形成された半導体チップを実装ないし搭載するうえで好適である。
【0093】
多層配線基板X2のCFR部10は、熱膨張率の極めて小さなカーボンファイバ材11を含んで構成されている。このようなCFR部10を有する多層配線基板X2の全体の、25℃から150℃までの平均熱膨張率は、本実施形態では3〜5ppm/℃である。このような低熱膨張率の多層配線基板X2は、半導体チップとの間で熱膨張率の差が小さいので、半導体チップを搭載した状態において、熱膨張率差に起因する接続信頼性の低下を抑制することができる。
【0094】
本実施形態では、上述のように、CFR部10における貫通孔10aへの気泡の混入は、適切に抑制される。貫通孔10aを樹脂材料で填塞する際に気泡が混入すると、カーボンファイバ材11とスルーホールビア40との間の電気的絶縁を確保できない場合がある。具体的には、貫通孔10aを樹脂材料で填塞する際に気泡が混入すると、当該樹脂材料を通過するスルーホール100aを形成する際に、それまでクローズされていた気泡がオープンしてスルーホール100aにてカーボンファイバ材11が露出する場合がある。カーボンファイバ材11がこのように露出すると、スルーホール100aにて形成されるスルーホールビア40とカーボンファイバ材11が接触してショートしてしまうのである。
【0095】
また、多層配線基板X2においては、多層配線基板X1と同様に、CFR部10とコア内配線部20との間、および、コア内配線部20とビルドアップ部30との間において、良好な接合状態が達成されている。
【0096】
〔実施例1〕
<多層配線基板の作製>
本実施例では、CFRP材として、カーボンファイバクロスとエポキシ樹脂とを複合化したものを使用した。本実施例のCFRP板の作製においては、まず、カーボンファイバクロス(商品名:TORAYCA、東レ製)にエポキシ樹脂ワニス(エポキシ樹脂へと高分子化するモノマー等を含有するワニス)を含浸させた後にこれを乾燥し、厚さ0.2mmのプリプレグを作製した。このカーボンファイバクロスは、断面直径10μm以下のカーボンファイバを平均本数1000本以上で束ねたカーボンファイバ糸を平織りしたものである。このようにして用意したプリプレグを5枚積層し、真空プレスにより、ピーク温度200℃で30分、積層方向に加圧することによって、厚さ約1.0mmの未加工のCFRP板を作製した。このときの加圧圧力は40kgf/cm2とした。このCFRP板の面広がり方向における25℃から150℃までの平均熱膨張率は、1ppm/℃であった。
【0097】
次に、このCFRP板の所定の箇所に対して、ドリルにより、開口径0.8mmの貫通孔を形成した。
【0098】
次に、CFRP板の両面に対して、CFRP板の側から、厚さ0.1mmのプリプレグと、厚さ18μmの銅箔とを、真空プレスを使用して一括積層し、一体化させた。プリプレグは、ガラスクロスとエポキシ樹脂とが複合化されたFR−4材のプリプレグ(商品名:R−1650、松下電工製)である。銅箔は、アニール処理を施すことによって弾性率を22GPaとした電解銅箔(商品名:F1−WS、古河サーキットフォイル(株)製)である。プレス条件については、ピーク温度を185℃とし、プレス時間を2時間とし、圧力を30kgf/cm2とした。このとき、CFRP板の両表面に接合されるプリプレグの樹脂の一部により、CFRP板の貫通孔を填塞した。
【0099】
次に、上述のようにして得られた積層構造体の両面に対して、積層構造体の側から、厚さ0.1mmのプリプレグと、厚さ0.1mmであって所定の配線パターンを両面に有する積層板と、厚さ0.1mmのプリプレグと、厚さ5μmの銅箔とを、真空プレスを使用して一括積層し、一体化させた。プリプレグは、ガラスクロスとエポキシ樹脂とが複合化されたFR−4材のプリプレグ(商品名:R−1650、松下電工製)である。積層板は、ガラスクロスとエポキシ樹脂とが複合化されたFR−4材のプリプレグ(商品名:R−1650、松下電工製)の両面に、アニール処理を経て弾性率が10〜40GPaとされた電解銅箔(商品名:F1−WS、古河サーキットフォイル(株)製)を張り合わせ、当該銅箔から所定の配線パターンを形成したものである。プレス条件については、ピーク温度を185℃とし、プレス時間を30分とし、圧力を30kgf/cm2とした。このようして、CFR部およびこの両面に接合する2つのコア内配線部を含むコア基板(厚さ約1.8mm)を作製した。コア基板の面広がり方向における25℃から150℃までの平均熱膨張率は、2.0ppm/℃であった。
【0100】
次に、このコア基板に対して、CFRP板の貫通孔の略中央を通過するように、ドリルにより、開口径0.35mmのスルーホールを形成した。
【0101】
次に、スルーホールにスルーホールビアを形成するとともに、コア基板表面にセミアディティブ法により所定の配線パターンを形成した。具体的には、まず、スルーホール内壁のデスミア処理を行なった後、無電解めっき法により、スルーホール内壁上および未加工銅箔上に無電解銅めっき膜を形成した。次に、未加工銅箔の上に所定の配線パターンに対応するパターン形状を有するレジストパターンを形成した。レジストパターンの形成においては、まず、銅箔表面にドライフィルムレジスト(商品名:NIT−240、日合モートン製)を貼り合わせた後、露光および現像を経て、形成目的の配線パターンに対応するパターン形状を有するレジストパターンを形成した。次に、電気めっき法により、無電解銅めっき膜をシード層として利用して、当該無電解銅めっき膜上に電気銅めっき膜を成長させた。これにより、スルーホールにてスルーホールビアが形成された。次に、レジストパターンを除去した後、電気銅めっき膜により覆われていない銅箔およびその上の無電解銅めっき膜をエッチング除去した。エッチング液としては、塩化第二銅水溶液を用いた。この後、3wt%の水酸化ナトリウム水溶液を用いて、レジストパターンを剥離した。これにより、コア基板表面にて、ビルドアップ部における最下位ないし最内の配線パターンを形成した。次に、上述のようにしてスルーホールビアが既に形成されたスルーホールをエポキシ樹脂により填塞した。
【0102】
次に、コア基板の両面にビルドアップ絶縁層を形成した。ビルドアップ絶縁層の形成においては、まず、真空プレスにより、ピーク温度200℃および30分の条件で、厚さ0.05mmとなるように、熱可塑性ポリイミド樹脂シート(商品名:エスパネックス、新日鉄化学製)を、コア基板の両面にラミネートした。このポリイミド層の25℃から150℃までの平均熱膨張率は60ppm/℃であった。次に、ビルドアップ絶縁層の所定箇所に対して、UV−YAGレーザによりビアホールを形成した。
【0103】
次に、セミアディティブ法により、絶縁層上に銅配線パターンを形成した。このとき、ビアホール表面にも銅を堆積させることにより、銅配線パターンとともにビアも形成した。具体的には、まず、絶縁層表面およびビアホール表面にデスミア処理を施した後、無電解めっき法により、絶縁層およびビアホールの表面に無電解銅めっき膜を形成した。次に、無電解銅めっき膜上にフォトレジストを成膜した後、これを露光および現像することによって、レジストパターンを形成した。当該レジストパターンは、形成を目的とする配線パターンに対応するパターン形状を有する。次に、電気めっき法により、レジストパターンによりマスクされていない無電解めっき膜上に、無電解銅めっき膜をシード層として利用して電気銅めっきを堆積させた。次に、レジストパターンをエッチング除去した後、それまでレジストパターンで被覆されていた無電解銅めっき膜をエッチング除去した。このようなセミアディティブ法により、ビルドアップ絶縁層上において配線パターンおよびビアを形成した。
【0104】
この後、ビルドアップ絶縁層の積層形成から配線パターンおよびビアの形成までの一連の工程を、コア基板の両面にて更に3回繰り返すことにより、コア基板の両面において5層配線構造のビルドアップ部を形成した。
【0105】
次に、スクリーン印刷およびフォトリソグラフィにより、ビルドアップ部の表面にオーバーコート層を形成した。オーバーコート層の所定箇所には、ビルドアップ部における最上位の配線パターンの一部が電極パッドとして臨むように開口部を設けた。
【0106】
このようにして作製した多層配線基板の面広がり方向における25℃から150℃までの平均熱膨張率は4.0ppm/℃であった。熱膨張率の測定においては、示差膨張方式の熱機械分析装置(商品名:TMA6000、セイコーインスツルメンツインダストリー製)を使用した。また、本実施例の多層配線基板について反り量を測定したところ、多層配線基板表面に設けたチップ搭載エリアの20mmスパンにおいて10μm以下であった。
【0107】
<温度サイクル試験>
本実施例の多層配線基板に対して、外部接続用の複数のバンプ電極を有する所定の半導体チップを、アンダーフィル剤を使用せずに搭載し、温度サイクル試験により、半導体チップ−多層配線基板間の接続信頼性を調べた。具体的には、まず、半導体チップと多層配線基板の間の各電気的接続部について初期導通抵抗を測定した。次に、−65℃〜125℃の範囲で温度サイクル試験を行った後、各電気的接続部の導通抵抗を再び測定した。温度サイクル試験は、−65℃での30分間の冷却および125℃での30分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。その結果、各電気的接続部における抵抗変化率は10%未満であり、良好な接続が維持されていることが確認された。1000サイクル後において、半導体チップのバンプ電極と多層配線基板の電極パッドとの間には、クラックや剥がれは生じなかった。
【0108】
また、1000サイクル後において、本実施例の多層配線基板を研磨してその断面を露出させ、当該露出断面を光学顕微鏡により観察したところ、CFR部とコア内配線部との間においても、コア内配線部とビルドアップ部(コア外配線部)との間においても、剥離は観察されなかった。
【0109】
〔実施例2〕
<多層配線基板の作製>
本実施例では、CFRP材として、カーボンファイバクロスとエポキシ樹脂とを複合化したものを使用した。本実施例のCFRP板の作製においては、まず、カーボンファイバクロス(商品名:TORAYCA、東レ製)にエポキシ樹脂ワニス(エポキシ樹脂へと高分子化するモノマー等を含有するワニス)を含浸させた後にこれを乾燥し、厚さ0.2mmのプリプレグを作製した。このカーボンファイバクロスは、実施例1のそれと同一のものである。このようにして用意したプリプレグを3枚積層し、真空プレスにより、ピーク温度200℃で30分、積層方向に加圧することによって、厚さ約0.6mmの未加工のCFRP板を作製した。このときの加圧圧力は40kgf/cm2とした。このCFRP板の面広がり方向における25℃から150℃までの平均熱膨張率は、0.5ppm/℃であった。この後、このCFRP板の所定の箇所に対して、ドリルにより、開口径0.8mmの貫通孔を形成した。このようにして、厚さ0.6mmで複数の貫通孔(φ0.8mm)が設けられたCFRP板を、2枚作製した。
【0110】
次に、このようにして作製した2枚のCFRP板を、3枚のGFRP板を介して、真空プレスにより、ピーク温度185℃で30分、積層方向に加圧することによって圧着した。GFRP板は、各々、ガラスクロスとエポキシ樹脂とが複合化されたFR−4材のプリプレグ(商品名:R−1650、松下電工製)であり、0.1mmの厚さを有する。このとき、CFRP板の貫通孔を、GFRP板に由来するエポキシ樹脂により填塞した。
【0111】
次に、CFRP板の両面に対して、CFRP板の側から、厚さ0.1mmのプリプレグと、厚さ18μmの銅箔とを、真空プレスを使用して一括積層し、一体化させた。当該プリプレグは、ガラスクロスとエポキシ樹脂とが複合化されたFR−4材のプリプレグ(商品名:R−1650、松下電工製)である。銅箔は、アニール処理を施すことによって弾性率を22GPaとした電解銅箔(商品名:F1−WS、古河サーキットフォイル(株)製)である。プレス条件については、ピーク温度を185℃とし、プレス時間を2時間とし、圧力を30kgf/cm2とした。次に、実施例1と同様にして、上述のようにして得られた積層構造体の両面に対して、積層構造体の側から、厚さ0.1mmのプリプレグと、厚さ0.1mmであって所定の配線パターンを両面に有する積層板と、厚さ0.1mmのプリプレグと、厚さ5μmの銅箔とを、真空プレスを使用して一括積層し、一体化させることによって、コア基板を作製した。本実施例のコア基板の面広がり方向における25℃から150℃までの平均熱膨張率は、2.0ppm/℃であった。
【0112】
次に、このコア基板に対して、CFRP板の貫通孔の略中央を通るように、ドリルにより、開口径0.35mmのスルーホールを形成した。
【0113】
この後、実施例1と同様にして、コア基板表面の配線パターンおよびスルーホールビアの形成から、オーバーコート層の形成までを行うことによって、GFR部、CFR部、コア内配線部、ビルドアップ部による積層構造を有する、本実施例の多層配線基板を作製した。
【0114】
本実施例の多層配線基板の面広がり方向における25℃から150℃までの平均熱膨張率は4.0ppm/℃であった。熱膨張率の測定においては、示差膨張方式の熱機械分析装置(商品名:TMA6000、セイコーインスツルメンツインダストリー製)を使用した。また、本実施例の多層配線基板について反り量を測定したところ、多層配線基板表面に設けたチップ搭載エリアの20mmスパンにおいて10μm以下であった。
【0115】
<温度サイクル試験>
本実施例の多層配線基板に対して、外部接続用の複数のバンプ電極を有する所定の半導体チップを、アンダーフィル剤を使用せずに搭載し、温度サイクル試験により、実施例1と同様にして半導体チップ−多層配線基板間の接続信頼性を調べた。その結果、各電気的接続部における抵抗変化率は10%未満であり、良好な接続部が形成されていることが確認された。また、1000サイクル後において、半導体チップのバンプ電極と多層配線基板の電極パッドとの間には、クラックや剥がれは生じなかった。
【0116】
また、1000サイクルを経た本実施例の多層配線基板の断面を、実施例1と同様にして観察したところ、CFR部とコア内配線部との間においても、コア内配線部とビルドアップ部との間においても、剥離は観察されなかった。
【0117】
〔比較例1〕
実施例1のコア基板に代えて、同サイズの有機コア基板を用意し、当該有機コア基板に対して実施例1と同様にビルドアップ部を形成することによって、本比較例の多層配線基板を作製した。有機コア基板は、BTレジン基板の両面に対して、実施例1と同配線層数のコア内配線部を形成したものである。当該コア内配線部における銅配線パターンは、アニール処理を経ていない電解銅箔から形成されたものであって、その弾性率は72GPaである。本比較例の有機コア多層配線基板の反り量を測定したところ、チップ搭載エリアの20mmスパンにおいて約30μmであった。また、本比較例の有機コア多層配線基板に対して、外部接続用の複数のバンプ電極を有する所定の半導体チップを、アンダーフィル剤を使用せずに搭載し、温度サイクル試験により、実施例1と同様にして半導体チップ−多層配線基板間の接続信頼性を調べた。その結果、1000サイクルにて、半導体チップのバンプ電極と多層配線基板の電極パッドとの界面にクラックが観察される接合部が存在した。
【0118】
〔評価〕
半導体チップ搭載状態の温度サイクル試験によると、カーボンファイバクロスを含有することにより面内方向の熱膨張率が良好に小さくされているCFR部と、22GPaという低弾性率の電解銅箔から形成された配線パターンを有するコア内配線部と、を備える実施例1および実施例2の多層配線基板は、比較例1に係る従来の有機コア多層配線基板よりも、半導体チップとの間における接続信頼性が高いことが判る。極めて熱膨張率の低いCFR部が存在するとともに、コア内配線部の配線パターンがコア基板の低熱膨張率性を阻害しないように充分に低弾性率であるため、当該コア基板ひいては多層配線基板における面内方向の熱膨張率が適切に小さく制御され、その結果、実施例1および実施例2の多層配線基板において高い接続信頼性を得ることができると考えられる。
【0119】
このように、本発明によると、多層配線基板において低熱膨張率化を適切に達成することができる。このような配線基板は、本来的に低熱膨張率の半導体チップを搭載するうえで好適であり、半導体チップ実装基板、マザーボード、プローブカード用基板などに適用することができる。
【図面の簡単な説明】
【図1】 図1は、本発明の第1の実施形態に係る多層配線基板の部分断面図である。
【図2】 図2Aおよび図2Bは、図1に示す多層配線基板の製造方法における一部の工程を表す。
【図3】 図3A〜図3Cは、図2Bに続く工程を表す。
【図4】 図4Aおよび図4Bは、図3Cに続く工程を表す。
【図5】 図5A〜図5Bは、図4Bに続く工程を表す。
【図6】 図6は、図5Bに続く工程を表す。
【図7】 図7A〜図7Dは、図6に続く工程を表す。
【図8】 図8は、各種銅箔の物理的性質が掲げられた表である。
【図9】 図9は、本発明の第2の実施形態に係る多層配線基板の部分断面図である。
【図10】 図10A〜図10Dは、図9に示す多層配線基板の製造方法における一部の工程を表す。

Claims (14)

  1. カーボンファイバ材および樹脂組成物からなるカーボンファイバ強化部、並びに、ガラスファイバ材を含有する少なくとも1つの絶縁層と10〜40GPaの弾性率を有する導体よりなる配線パターンとによる積層構造を有し且つ前記カーボンファイバ強化部に接合しているコア内配線部、を含むコア部と、
    カーボンファイバ材およびガラスファイバ材を含有しない少なくとも1つの絶縁層ならびに配線パターンによる積層構造を有し、前記コア内配線部にて前記コア部に接合しているコア外配線部と、による積層構造を備える、多層配線基板。
  2. ガラスファイバ材を含有する少なくとも1つの絶縁層と10〜40GPaの弾性率を有する導体よりなる配線パターンとによる積層構造を各々が有する第1および第2のコア内配線部、並びに、カーボンファイバ材および樹脂組成物からなり且つ前記第1のコア内配線部と前記第2のコア内配線部の間に介在するカーボンファイバ強化部、を含むコア部と、
    カーボンファイバ材およびガラスファイバ材を含有しない少なくとも1つの絶縁層ならびに配線パターンによる積層構造を有し、前記第1のコア内配線部にて前記コア部に接合している第1のコア外配線部と、
    カーボンファイバ材およびガラスファイバ材を含有しない少なくとも1つの絶縁層ならびに配線パターンによる積層構造を有し、前記第2のコア内配線部にて前記コア部に接合している第2のコア外配線部と、による積層構造を備える、多層配線基板。
  3. 各々がカーボンファイバ材および樹脂組成物からなる第1および第2のカーボンファイバ強化部、ガラスファイバ材および樹脂組成物からなり前記第1のカーボンファイバ強化部と前記第2のカーボンファイバ強化部の間に介在するガラスファイバ強化部、ガラスファイバ材を含有する少なくとも1つの絶縁層と10〜40GPaの弾性率を有する導体よりなる配線パターンとによる積層構造を有し且つ前記ガラスファイバ強化部とは反対の側にて前記第1のカーボンファイバ強化部に接合している第1のコア内配線部、並びに、ガラスファイバ材を含有する少なくとも1つの絶縁層と10〜40GPaの弾性率を有する導体よりなる配線パターンとによる積層構造を有し且つ前記ガラスファイバ強化部とは反対の側にて前記第2のカーボンファイバ強化部に接合している第2のコア内配線部、を含むコア部と、
    カーボンファイバ材およびガラスファイバ材を含有しない少なくとも1つの絶縁層ならびに配線パターンによる積層構造を有し、前記第1のコア内配線部にて前記コア部に接合している第1のコア外配線部と、
    カーボンファイバ材およびガラスファイバ材を含有しない少なくとも1つの絶縁層ならびに配線パターンによる積層構造を有し、前記第2のコア内配線部にて前記コア部に接合している第2のコア外配線部と、による積層構造を備える、多層配線基板。
  4. 前記コア部は、当該コア部の厚み方向に延び且つ絶縁材料で被覆されているスルーホールビアを有する、請求項1に記載の多層配線基板。
  5. 前記導体は、電解銅箔または圧延銅箔である、請求項1に記載の多層配線基板。
  6. 前記カーボンファイバ強化部の前記樹脂組成物はフィラーを含有する、請求項1に記載の多層配線基板。
  7. 前記樹脂組成物における前記フィラーの含有率は、5〜30vol%である、請求項6に記載の多層配線基板。
  8. 前記フィラーは、SiO2、Si34、Al23、AlN、ZrO2、ムライト、ホウケイ酸ガラス、アルミノケイ酸ガラス、アルミノホウケイ酸ガラス、石英ガラス、またはカーボンブラックよりなる、請求項6に記載の多層配線基板。
  9. 前記カーボンファイバ材は、メッシュ、クロス、不織布、または、チョップドファイバの形態、若しくは、一方向性カーボンファイバシート交差積層構造を有する、請求項1に記載の多層配線基板。
  10. 前記カーボンファイバ強化部における前記カーボンファイバ材の含有率は、30〜80vol%である、請求項1に記載の多層配線基板。
  11. 第1配線パターン形成用の導体箔を、当該導体箔の弾性率が10〜40GPaとなるようにアニールするための、アニール工程と、
    ガラスファイバ材を含有する少なくとも1つの絶縁層と前記導体箔から形成された第1配線パターンとによる積層構造を有する第1配線部を、カーボンファイバ材および樹脂組成物からなるカーボンファイバ強化部の上に形成するための工程と、
    カーボンファイバ材およびガラスファイバ材を含有しない少なくとも1つの絶縁層ならびに第2配線パターンによる積層構造を有する第2配線部を、前記第1配線部の上に形成するための工程と、を含む、多層配線基板の製造方法。
  12. 前記導体箔は電解銅箔であり、前記アニール工程では、当該電解銅箔は、
    200〜300℃でアニールされる、請求項11に記載の多層配線基板の製造方法。
  13. 前記導体箔は圧延銅箔であり、前記アニール工程では、当該圧延銅箔は、
    150〜250℃でアニールされる、請求項11に記載の多層配線基板の製造方法。
  14. ガラスファイバ材を含有する少なくとも1つの絶縁層と圧延銅箔から形成された第1配線パターンとによる積層構造を有する第1配線部を、カーボンファイバ材および樹脂組成物からなるカーボンファイバ強化部の上に形成するための、150℃以上の加熱処理を含む工程と、
    カーボンファイバ材およびガラスファイバ材を含有しない少なくとも1つの絶縁層ならびに第2配線パターンによる積層構造を有する第2配線部を、前記第1配線部の上に形成するための工程と、を含む、多層配線基板の製造方法。
JP2004566274A 2003-01-16 2003-01-16 多層配線基板およびその製造方法 Active JP4199198B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/000325 WO2004064467A1 (ja) 2003-01-16 2003-01-16 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2004064467A1 JPWO2004064467A1 (ja) 2006-05-18
JP4199198B2 true JP4199198B2 (ja) 2008-12-17

Family

ID=32260036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004566274A Active JP4199198B2 (ja) 2003-01-16 2003-01-16 多層配線基板およびその製造方法

Country Status (5)

Country Link
US (2) US7224046B2 (ja)
JP (1) JP4199198B2 (ja)
CN (1) CN100477891C (ja)
TW (1) TW556466B (ja)
WO (1) WO2004064467A1 (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658953B2 (en) * 2003-07-07 2014-02-25 Turbochef Technologies, Inc. Antenna cover for microwave ovens
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
JP2005332872A (ja) * 2004-05-18 2005-12-02 Alps Electric Co Ltd 配線基板への電子部品の取付構造
US7253504B1 (en) * 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
US20080105395A1 (en) * 2005-01-18 2008-05-08 Naoyuki Shiratori Polyketone Fiber Paper, Polyketone Fiber Paper Core Material For Printed Wiring Board, And Printed Wiring Board
JP2007106107A (ja) * 2005-07-29 2007-04-26 Sumitomo Chemical Co Ltd 液晶ポリエステル銅張積層板
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
JP4855753B2 (ja) * 2005-10-03 2012-01-18 富士通株式会社 多層配線基板及びその製造方法
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
CN1993018A (zh) * 2005-12-26 2007-07-04 宏达国际电子股份有限公司 印刷电路板及其制造方法
EP1837910A1 (fr) * 2006-03-21 2007-09-26 Stmicroelectronics Sa Puce de circuits integrés à plots externes decalés et procédé de fabrication d'une telle puce.
WO2007114392A1 (ja) * 2006-03-30 2007-10-11 Kyocera Corporation 配線基板および実装構造体
WO2007135737A1 (ja) * 2006-05-24 2007-11-29 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008124398A (ja) * 2006-11-15 2008-05-29 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
JPWO2008093579A1 (ja) * 2007-01-29 2010-05-20 住友ベークライト株式会社 積層体、基板の製造方法、基板および半導体装置
WO2009022461A1 (ja) * 2007-08-10 2009-02-19 Sanyo Electric Co., Ltd. 回路装置及びその製造方法、携帯機器
JP2009099619A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP5085266B2 (ja) 2007-10-12 2012-11-28 富士通株式会社 配線基板およびその製造方法
JP5082748B2 (ja) 2007-10-12 2012-11-28 富士通株式会社 コア部材およびコア部材の製造方法
JP5125389B2 (ja) 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
JP2009099620A (ja) 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP5318393B2 (ja) * 2007-10-12 2013-10-16 富士通株式会社 半導体装置
JP2009099624A (ja) 2007-10-12 2009-05-07 Fujitsu Ltd 配線基板およびその製造方法
JP2009099621A (ja) 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP4904242B2 (ja) 2007-10-12 2012-03-28 富士通株式会社 配線基板及びその製造方法
US8134085B2 (en) * 2007-10-29 2012-03-13 Mitsubishi Electric Corporation Printed interconnection board having a core including carbon fiber reinforced plastic
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
US20090155552A1 (en) * 2007-12-14 2009-06-18 International Business Machines Corporation Ic chip package substrate having outermost glass fiber reinforced epoxy layers and related method
KR101070798B1 (ko) * 2008-01-15 2011-10-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JP2009290124A (ja) 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
JP5217640B2 (ja) 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010034197A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd ビルドアップ基板
JP2010034199A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd プリント配線板
KR20100019885A (ko) * 2008-08-11 2010-02-19 삼성전기주식회사 프로브 카드 제조 방법
JP2010056482A (ja) * 2008-08-29 2010-03-11 Fujitsu Ltd プリント配線板および導電材料
US8186053B2 (en) 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
JP5170253B2 (ja) * 2008-11-20 2013-03-27 富士通株式会社 配線基板及び配線基板の製造方法
US8391017B2 (en) * 2009-04-28 2013-03-05 Georgia Tech Research Corporation Thin-film capacitor structures embedded in semiconductor packages and methods of making
JP5497334B2 (ja) * 2009-05-19 2014-05-21 パナソニック株式会社 多層配線基板
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
JP2011097038A (ja) * 2009-10-02 2011-05-12 Ibiden Co Ltd セラミック配線基板およびその製造方法
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8278214B2 (en) 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
CN102783258B (zh) * 2010-02-26 2016-08-03 三菱电机株式会社 印刷线路板的制造方法以及印刷线路板
JP5578962B2 (ja) * 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
US20120090883A1 (en) * 2010-10-13 2012-04-19 Qualcomm Incorporated Method and Apparatus for Improving Substrate Warpage
JP5609531B2 (ja) 2010-10-22 2014-10-22 富士通株式会社 プリント配線板、プリント配線板の製造方法及び電子機器
KR20120050835A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 금속박 적층판 및 그 제조방법, 방열기판
JP5533596B2 (ja) * 2010-11-25 2014-06-25 富士通株式会社 プリント配線板の製造方法、プリント配線板及び電子機器
CN102740584B (zh) * 2011-03-31 2015-07-01 深南电路有限公司 印刷线路板及其加工方法
US8569631B2 (en) * 2011-05-05 2013-10-29 Tangitek, Llc Noise dampening energy efficient circuit board and method for constructing and using same
US8853072B2 (en) * 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
US8514576B1 (en) * 2011-06-14 2013-08-20 Juniper Networks, Inc. Dual sided system in a package
TWI596997B (zh) * 2011-09-26 2017-08-21 京瓷股份有限公司 配線基板及其安裝構造體,以及其等之製造方法
JP5753471B2 (ja) * 2011-10-12 2015-07-22 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9288909B2 (en) * 2012-02-01 2016-03-15 Marvell World Trade Ltd. Ball grid array package substrate with through holes and method of forming same
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
JP2013243227A (ja) 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP6169955B2 (ja) * 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
US9000302B2 (en) 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board
JP5752299B2 (ja) * 2013-07-01 2015-07-22 デクセリアルズ株式会社 熱伝導シートの製造方法、熱伝導シート、及び放熱部材
US20150114699A1 (en) * 2013-10-24 2015-04-30 Samsung Electro-Mechanics Co., Ltd. Insulation material, printed circuit board using the same and method of manufacturing the same
WO2015107616A1 (ja) * 2014-01-14 2015-07-23 富士通株式会社 回路基板及びその製造方法、並びに電子装置
US20150230342A1 (en) * 2014-02-07 2015-08-13 Apple Inc. Novel structure achieving fine through hole pitch for integrated circuit substrates
US9326373B2 (en) * 2014-04-09 2016-04-26 Finisar Corporation Aluminum nitride substrate
US9305809B1 (en) * 2014-06-26 2016-04-05 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
KR20170025415A (ko) * 2015-08-28 2017-03-08 삼성전자주식회사 패키지 기판 및 프리프레그
JP2018056264A (ja) * 2016-09-28 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109830442A (zh) * 2016-10-24 2019-05-31 华为技术有限公司 一种封装基板及其制作方法、集成电路芯片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285780A (en) * 1978-11-02 1981-08-25 Schachter Herbert I Method of making a multi-level circuit board
US4591659A (en) 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
CA2114954A1 (en) * 1992-06-15 1993-12-23 Walter Schmidt Process for producing printed circuit boards using a semi-finished product with extremely dense wiring for signal conduction
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
JPH1140902A (ja) 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
DE19756818A1 (de) 1997-12-19 1999-06-24 Bosch Gmbh Robert Mehrlagen-Leiterplatte
JP2000340895A (ja) * 1999-05-31 2000-12-08 Tokyo Cathode Laboratory Co Ltd 配線基板及びその製造方法
AT369725T (de) * 1999-09-06 2007-08-15 Suzuki Sogyo Kk Substrat einer schaltungsplatine
EP1146149A4 (en) * 1999-11-01 2006-08-30 Jsr Corp Aqueous dispersion for forming conductive layer, conductive layer, electronic component, circuit board and method for manufacturing the same, and multilayer wiring board and method for manufacturing the same
US6846528B2 (en) * 2000-03-24 2005-01-25 Ibiden Co., Ltd. Translucent decorative board
JP2001332828A (ja) 2000-05-25 2001-11-30 Nitto Denko Corp 両面回路基板およびそれを用いた多層配線基板
JP3396465B2 (ja) * 2000-08-25 2003-04-14 三井金属鉱業株式会社 銅張積層板
JP3905325B2 (ja) * 2001-04-23 2007-04-18 富士通株式会社 多層プリント配線板
JP2003008207A (ja) * 2001-06-27 2003-01-10 Ngk Spark Plug Co Ltd 配線基板の製造方法
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP4108643B2 (ja) * 2004-05-12 2008-06-25 Necエレクトロニクス株式会社 配線基板及びそれを用いた半導体パッケージ

Also Published As

Publication number Publication date
TW200414860A (en) 2004-08-01
TW556466B (en) 2003-10-01
US20050218503A1 (en) 2005-10-06
JPWO2004064467A1 (ja) 2006-05-18
CN1714608A (zh) 2005-12-28
CN100477891C (zh) 2009-04-08
WO2004064467A1 (ja) 2004-07-29
US7640660B2 (en) 2010-01-05
US7224046B2 (en) 2007-05-29
US20070186414A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
US8336205B2 (en) Method of manufacturing printed wiring board with built-in electronic component
US7935893B2 (en) Method of manufacturing printed wiring board with built-in electronic component
US6936774B2 (en) Wiring substrate produced by transfer material method
JP3961092B2 (ja) 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
KR101107974B1 (ko) 다층프린트배선판
JP5105168B2 (ja) 多層プリント配線板
KR100232414B1 (ko) 다층회로기판 및 그 제조방법
US7682972B2 (en) Advanced multilayer coreless support structures and method for their fabrication
US6996902B2 (en) Method for manufacturing a circuit board
JP4392157B2 (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
US6010769A (en) Multilayer wiring board and method for forming the same
US8934262B2 (en) Wiring board and method for manufacturing the same
US7198996B2 (en) Component built-in module and method for producing the same
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US20120241202A1 (en) Build-up printed wiring board substrate having a core layer that is part of a circuit
TWI380415B (en) Wiring board
US8445094B2 (en) Circuitized substrate with dielectric layer having dielectric composition not including continuous or semi-continuous fibers
US7078816B2 (en) Circuitized substrate
KR100896548B1 (ko) 상호접속 모듈 및 상호접속 모듈의 제조 방법
US6518514B2 (en) Circuit board and production of the same
CN1282403C (zh) 多层布线板
US8261435B2 (en) Printed wiring board and method for manufacturing the same
KR101633839B1 (ko) 비대칭 빌드업 층들을 가지는 기판의 제조 방법
JP3591524B2 (ja) 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US8188373B2 (en) Insulating layer for rigid printed circuit boards

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081002

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4199198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5