KR20160032625A - 인쇄회로기판 및 그 제조 방법 - Google Patents
인쇄회로기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20160032625A KR20160032625A KR1020140123016A KR20140123016A KR20160032625A KR 20160032625 A KR20160032625 A KR 20160032625A KR 1020140123016 A KR1020140123016 A KR 1020140123016A KR 20140123016 A KR20140123016 A KR 20140123016A KR 20160032625 A KR20160032625 A KR 20160032625A
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- base substrate
- circuit board
- printed circuit
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000012790 adhesive layer Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 74
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
Abstract
인쇄회로기판 및 그 제조 방법이 개시된다. 본 발명의 일 측면에 따른 인쇄회로기판은 일면에 패드가 형성된 베이스기판, 캐비티가 형성되어 패드가 캐비티의 내부에 위치하도록 베이스기판의 일면에 적층되는 동박적층판 및 패드가 노출되도록 베이스기판과 동박적층판 사이에 개재되는 절연접착층을 포함한다.
Description
본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것이다.
기존의 전자제조산업에서는 능동/수동 소자들을 SMT(Surface Mount Technology)를 활용하여 기판 위에 장착하는 것이 대부분이다. 하지만 전자제품의 소형화 추세에 따라 기판 내에 능동/수동 소자들을 내장하는 새로운 패키징 기술들이 많이 개발되고 있다.
능동/수동소자 내장기판 제품의 경우 유기 기판 내에 여러가지 능동/수동 소자를 집적화함으로써 경제적인 제조공정이 가능하고, 이러한 패키지 기술을 접목한 모듈 제품으로 제품의 소형화에 기여할 수 있다.
또한, 능동/수동소자 내장기판은 이러한 다기능성 및 소형화의 장점과 더불어 고기능화의 측면도 포함하고 있는데, 이는 플립칩(flip chip)이나 BGA(ball grid array)에서 사용되는 와이어 본딩(wire bonding) 또는 솔더볼(solder ball)을 이용한 소자의 전기적 연결과정에서 발생할 수 있는 신뢰성 문제를 개선할 수 있는 방편을 제공하기 때문이다.
본 발명의 실시예는 패드가 선가공된 베이스기판에 캐비티가 형성된 동박적층판을 절연접착층을 통해 적층하는 인쇄회로기판 및 그 제조 방법에 관한 것이다.
여기서, 절연접착층은 패드가 형성된 베이스기판의 일면에 적층된 후 패드에 해당하는 부분이 제거되어 패드가 노출되도록 형성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 나타내는 순서도.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법에서 주요 단계를 나타내는 도면.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 나타내는 순서도.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법에서 주요 단계를 나타내는 도면.
본 발명에 따른 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 인쇄회로기판(1000)은 베이스기판(100), 동박적층판(200) 및 절연접착층(300)을 포함하고, 비아홀(400) 및 전자소자(500)를 더 포함할 수 있다.
베이스기판(100)은 일면에 패드(110)가 형성된 부분으로, 적어도 하나의 내층회로층(120) 및 절연층(130)으로 이루어질 수 있다. 즉, 베이스기판(100)은 내층회로층(120)을 형성하기 위한 금속층과 절연층(130)이 순차적으로 적층되어 형성될 수 있다.
그리고, 이와 같이 절연층(130)에 적층된 금속층을 노광 및 에칭 등의 방법으로 가공하여 내층회로층(120)을 형성할 수 있다. 예를 들어, 내층회로층(120)은 제조공정에 따라 서브트랙티브 방식(Subtractive Process) 또는 에디티브 방식(Additive Process), 수정된 세미-어디티브 방식(Modified Semi Additive Process; MSAP) 등으로 형성될 수 있다.
또한, 베이스기판(100)의 타면에는 포토리소그래피를 이용한 에칭법이나 에디티브법(도금법)을 통해 외층회로층(220)을 형성할 수 있다.
여기서, 패드(110)는 후술할 전자소자(500)와 전기적으로 연결되는 전도체 부분으로, 내층회로층(120)의 일부분일 수 있다. 또한, 패드(110)는 별도의 비아(미도시) 등을 통하여 후술할 외층회로층(220) 및/또는 다른 층에 형성된 내층회로층(120)과 연결될 수 있다.
동박적층판(200)은 캐비티(240)가 형성되어 패드(110)가 캐비티(240)의 내부에 위치하도록 베이스기판(100)의 일면에 적층되는 부분으로, 폴리이미드(Polyimide; PI) 기반의 절연층(230) 양면에 동박(210)이 적층된 적층판이다.
이 경우, 동박적층판(200) 중 베이스기판(100)이 접합되는 면의 반대면에는 외층회로층(220)이 형성될 수 있다. 그리고, 외층회로층(220)의 표면은 솔더레지스트층(600)을 통해 절연피복 구조를 형성하여, 외층회로층(220)을 보호할 수 있다.
인쇄회로기판(1000)에서 캐비티(240)를 형성하기 위해 일반적으로 사용되는 프리플레그(Prepreg)는 유리섬유 등의 바탕재료에 열경화성 수지를 침투시켜 B-Stage(수지가 반경화되었을 때의 상태)까지 경화시키므로, 프리플레그의 완전 경화과정까지 경화 수축되어 휨이 발생할 수 있다.
반면, 상술한 바와 같은 동박적층판(200)은 자체로 모듈화되어 있으며, 절연층(230)이 C-Stage(수지가 완전 경화되었을 때의 상태)에 있다는 점에서, 프리플레그와 같은 경화 수축이 최소화될 수 있다.
여기서, 캐비티(240)는 동박적층판(200) 내에 후술할 전자소자(500)를 내장하기 위한 공간으로서, CNC 드릴이나 금형을 이용한 펀칭 공법 또는 레이저 드릴(CO2 또는 YAG)을 이용한 방법으로 형성될 수 있다.
절연접착층(300)은 패드(110)가 노출되도록 베이스기판(100)과 동박적층판(200) 사이에 개재되는 부분으로, 베이스기판(100)과 동박적층판(200)을 서로 접착시킴과 동시에 베이스기판(100)과 동박적층판(200)을 서로 절연시킬 수 있다.
이 경우, 절연접착층(300)은 폴리이미드 필름과 같은 절연성 필름에 열경화성 난연에폭시 접착제를 코팅하여 형성될 수 있으나, 반드시 이에 한정되는 것은 아니고, 접착성과 절연성을 동시에 갖도록 다양하게 구성될 수 있다.
본 실시예에 따른 인쇄회로기판(1000)에서, 절연접착층(300)은 패드(110)가 형성된 베이스기판(100)의 일면에 적층되고 패드(110)에 해당하는 부분이 제거되어 패드(110)가 노출되도록 형성될 수 있다.
즉, 절연접착층(300)은 패드(110)를 커버하도록 베이스기판(100)의 일면에 적층된 후, 화학적 에칭 등의 후가공을 통해 일부분이 제거됨으로써 패드(110)가 캐비티(240) 내에서 노출될 수 있다.
상술한 바와 같이, 베이스기판(100)의 일면에는 패드(110)가 형성되어 있고, 인쇄회로기판(1000)의 제조 과정에서 패드(110)를 보호하기 위해서는 별도의 솔더레지스트(solder resist)를 패드(110)상에 형성할 필요가 있다.
그러나, 본 실시예에 따른 인쇄회로기판(1000)은 별도의 솔더레지스트를 사용하지 않고, 절연접착층(300)이 패드(110)를 보호하기 위한 솔더레지스트 기능을 수행한 후, 후가공을 통해 패드(110)를 절연접착층(300)으로부터 노출시킬 수 있다.
이로 인해, 본 실시예에 따른 인쇄회로기판(1000)은 제조 공정에서 패드(110)를 보호하기 위한 보호층 형성 공정이 생략될 수 있으므로, 공정을 단축하여 보다 용이하게 인쇄회로기판(1000)을 제조할 수 있다.
비아홀(400)은 베이스기판(100)과 동박적층판(200)을 일체로 관통하여 도통시키는 부분으로, 본 실시예에 따른 인쇄회로기판(1000)에서 상부와 하부를 도통시킬 수 있다.
즉, 비아홀(400)은 동박적층판(200)의 외층회로층(220)으로부터 베이스기판(100)의 외층회로층(220)까지 일체로 연결되고, 내부에 위치하는 내층회로층(120)과도 연결됨으로써, 본 실시예에 따른 인쇄회로기판(1000)에서 상부와 하부를 도통시킬 수 있다.
이 경우, 비아홀(400)은 홀 내벽면을 동도금하고 홀 내부에 절연수지를 충진한 후 노출된 절연수지에 커버도금을 실시하여 형성될 수 있으나, 반드시 이에 한정되는 것은 아니고, 인쇄회로기판(1000)에서 상부와 하부를 도통시킬 수 있도록 다양한 구조로 형성될 수 있다.
전자소자(500)는 캐비티(240)에 내장되어 패드(110)에 전기적으로 연결되는 부분으로, IC칩과 같은 능동소자, 또는 커패시터, 인덕터 등과 같은 수동소자일 수 있다. 이 경우, 전자소자(500)는 패드(110)와의 전기적 연결을 위한 단자가 형성될 수 있다.
본 실시예에 따른 인쇄회로기판(1000)은 동박적층판(200)의 일부분에 캐비티(240)를 형성하고, 이러한 캐비티(240)에 상기와 같은 전자소자(500)를 실장함으로써, 인쇄회로기판(1000)을 사용하는 전자 제품의 소형화 및 박형화가 더욱 유리할 수 있다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 나타내는 순서도이다. 도 3 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법에서 주요 단계를 나타내는 도면이다.
도 2 내지 도 8에 도시된 바와 같이, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법은 일면에 패드(110)가 형성된 베이스기판(100)을 제공하는 단계(S100, 도 3)로부터 시작된다.
이 경우, 베이스기판(100)은 적어도 하나의 내층회로층(120) 및 절연층(130)으로 이루어질 수 있다. 즉, 베이스기판(100)은 내층회로층(120)을 형성하기 위한 금속층과 절연층(130)이 순차적으로 적층되어 형성될 수 있고, 이와 같이 절연층(130)에 적층된 금속층을 노광 및 에칭 등의 방법으로 가공하여 내층회로층(120)을 형성할 수 있다.
여기서, 패드(110)는 후술할 전자소자(500)와 전기적으로 연결되는 전도체 부분으로, 내층회로층(120)의 일부분일 수 있다. 또한, 패드(110)는 별도의 비아(미도시) 등을 통하여 후술할 외층회로층(220) 및/또는 다른 층에 형성된 내층회로층(120)과 연결될 수 있다.
다음으로, 베이스기판(100)의 일면에 절연접착층(300)을 적층한다(S200, 도 4). 이 경우, 절연접착층(300)은 베이스기판(100)과 동박적층판(200)을 서로 접착시킴과 동시에 베이스기판(100)과 동박적층판(200)을 서로 절연시키도록 동박적층판(200) 사이에 개재되는 층이다.
다음으로, 캐비티(240)가 형성된 동박적층판(200)을 패드(110)가 캐비티(240)의 내부에 위치하도록 절연접착층(300)에 적층한다(S300, 도 4). 이 경우, 동박적층판(200)은 폴리이미드(Polyimide; PI) 기반의 절연층(230) 양면에 동박(210)이 적층된 적층판이다.
그리고, 캐비티(240)는 동박적층판(200) 내에 후술할 전자소자(500)를 내장하기 위한 공간으로서, CNC 드릴이나 금형을 이용한 펀칭 공법 또는 레이저 드릴(CO2 또는 YAG)을 이용한 방법으로 형성될 수 있다.
인쇄회로기판(1000)에서 캐비티(240)를 형성하기 위해 일반적으로 사용되는 프리플레그(Prepreg)는 유리섬유 등의 바탕재료에 열경화성 수지를 침투시켜 B-Stage(수지가 반경화되었을 때의 상태)까지 경화시키므로, 프리플레그의 완전 경화과정까지 경화 수축되어 휨이 발생할 수 있다.
반면, 상술한 바와 같은 동박적층판(200)은 자체로 모듈화되어 있으며, 절연층(230)이 C-Stage(수지가 완전 경화되었을 때의 상태)에 있다는 점에서, 프리플레그와 같은 경화 수축이 최소화될 수 있다.
본 실시예에 따른 인쇄회로기판의 제조 방법은, S300 단계 이후에, 베이스기판(100)과 동박적층판(200)을 일체로 관통하여 도통시키는 비아홀(400)을 형성하는 단계(S400, 도 5 및 도 6)를 더 포함할 수 있다.
이 경우, 비아홀(400)은 동박적층판(200)의 외층회로층(220)으로부터 베이스기판(100)의 외층회로층(220)까지 일체로 연결되고, 내부에 위치하는 내층회로층(120)과도 연결됨으로써, 본 실시예에 따른 인쇄회로기판(1000)에서 상부와 하부를 도통시킬 수 있다.
한편, 비아홀(400)은 도 6에 도시된 바와 같이, 홀 내벽면을 동도금하고 홀 내부에 절연수지를 충진한 후 노출된 절연수지에 커버도금을 실시하여 형성될 수 있으나, 반드시 이에 한정되는 것은 아니고, 인쇄회로기판(1000)에서 상부와 하부를 도통시킬 수 있도록 다양한 구조로 형성될 수 있다.
또한, 도 6에 도시된 바와 같이, 본 실시예에 따른 인쇄회로기판의 제조 방법은, S300 단계 이후에, 베이스기판(100)의 타면 및 동박적층판(200) 중 베이스기판(100)이 접합되는 면의 반대면에 외층회로층(220)을 형성할 수 있다.
본 실시예에 따른 인쇄회로기판의 제조 방법은, S400 단계 이후에, 패드(110)가 노출되도록 패드(110)에 해당하는 부분의 절연접착층(300)을 제거하는 단계(S500, 도 7)를 더 포함할 수 있다.
즉, 절연접착층(300)은 패드(110)를 커버하도록 베이스기판(100)의 일면에 적층된 후, 화학적 에칭 등의 후가공을 통해 일부분이 제거됨으로써 패드(110)가 캐비티(240) 내에서 노출될 수 있다.
상술한 바와 같이, 본 실시예에 따른 인쇄회로기판의 제조 방법은 별도의 솔더레지스트를 사용하지 않고, 절연접착층(300)이 패드(110)를 보호하기 위한 솔더레지스트 기능을 수행한 후, 후가공을 통해 패드(110)를 절연접착층(300)으로부터 노출시킬 수 있다.
이로 인해, 본 실시예에 따른 인쇄회로기판의 제조 방법은 패드(110)를 보호하기 위한 보호층 형성 공정이 생략될 수 있으므로, 공정을 단축하여 보다 용이하게 인쇄회로기판(1000)을 제조할 수 있다.
본 실시예에 따른 인쇄회로기판의 제조 방법은, S500 단계 이후에, 패드(110)에 전기적으로 연결되도록 전자소자(500)를 캐비티(240)에 내장하는 단계(S600, 도 8)를 더 포함할 수 있다.
이 경우, 전자소자(500)는 IC칩과 같은 능동소자, 또는 커패시터, 인덕터 등과 같은 수동소자일 수 있으며, 패드(110)와의 전기적 연결을 위한 단자가 형성될 수 있다.
본 실시예에 따른 인쇄회로기판의 제조 방법은 동박적층판(200)의 일부분에 캐비티(240)를 형성하고, 이러한 캐비티(240)에 상기와 같은 전자소자(500)를 실장함으로써, 인쇄회로기판(1000)을 사용하는 전자 제품의 소형화 및 박형화가 더욱 유리할 수 있다.
한편, 도 8에 도시된 바와 같이, 외층회로층(220)의 표면은 솔더레지스트층(600)을 통해 절연피복 구조를 형성하여, 외층회로층(220)을 보호할 수 있다.
이상, 본 발명의 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 베이스기판
110: 패드
120: 내층회로층
130, 230: 절연층
200: 동박적층판
210: 동박
220: 외층회로층
240: 캐비티
300: 절연접착층
400: 비아홀
500: 전자소자
600: 솔더레지스트층
1000: 인쇄회로기판
110: 패드
120: 내층회로층
130, 230: 절연층
200: 동박적층판
210: 동박
220: 외층회로층
240: 캐비티
300: 절연접착층
400: 비아홀
500: 전자소자
600: 솔더레지스트층
1000: 인쇄회로기판
Claims (8)
- 일면에 패드가 형성된 베이스기판;
캐비티가 형성되어 상기 패드가 상기 캐비티의 내부에 위치하도록 상기 베이스기판의 일면에 적층되는 동박적층판; 및
상기 패드가 노출되도록 상기 베이스기판과 상기 동박적층판 사이에 개재되는 절연접착층;
을 포함하는 인쇄회로기판.
- 제1항에 있어서,
상기 절연접착층은 상기 패드가 형성된 상기 베이스기판의 일면에 적층되고 상기 패드에 해당하는 부분이 제거되어 상기 패드가 노출되도록 형성되는, 인쇄회로기판.
- 제2항에 있어서,
상기 베이스기판과 상기 동박적층판을 일체로 관통하여 도통시키는 비아홀;
을 더 포함하는 인쇄회로기판.
- 제3항에 있어서,
상기 캐비티에 내장되어 상기 패드에 전기적으로 연결되는 전자소자;
를 더 포함하는 인쇄회로기판.
- 일면에 패드가 형성된 베이스기판을 제공하는 단계;
상기 베이스기판의 일면에 절연접착층을 적층하는 단계; 및
캐비티가 형성된 동박적층판을 상기 패드가 상기 캐비티의 내부에 위치하도록 상기 절연접착층에 적층하는 단계;
를 포함하는 인쇄회로기판의 제조 방법.
- 제5항에 있어서,
상기 동박적층판을 적층하는 단계 이후에,
상기 베이스기판과 상기 동박적층판을 일체로 관통하여 도통시키는 비아홀을 형성하는 단계;
를 더 포함하는 인쇄회로기판의 제조 방법.
- 제6항에 있어서,
상기 비아홀을 형성하는 단계 이후에,
상기 패드가 노출되도록 상기 패드에 해당하는 부분의 상기 절연접착층을 제거하는 단계;
를 더 포함하는 인쇄회로기판의 제조 방법.
- 제7항에 있어서,
상기 패드에 해당하는 부분의 상기 절연접착층을 제거하는 단계 이후에,
상기 패드에 전기적으로 연결되도록 전자소자를 상기 캐비티에 내장하는 단계;
를 더 포함하는 인쇄회로기판의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140123016A KR102194721B1 (ko) | 2014-09-16 | 2014-09-16 | 인쇄회로기판 및 그 제조 방법 |
| US14/733,245 US20160081191A1 (en) | 2014-09-16 | 2015-06-08 | Printed circuit board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140123016A KR102194721B1 (ko) | 2014-09-16 | 2014-09-16 | 인쇄회로기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160032625A true KR20160032625A (ko) | 2016-03-24 |
| KR102194721B1 KR102194721B1 (ko) | 2020-12-23 |
Family
ID=55456246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140123016A KR102194721B1 (ko) | 2014-09-16 | 2014-09-16 | 인쇄회로기판 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20160081191A1 (ko) |
| KR (1) | KR102194721B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102473416B1 (ko) * | 2015-06-18 | 2022-12-02 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
| KR102340053B1 (ko) * | 2015-06-18 | 2021-12-16 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
| JP2017050313A (ja) * | 2015-08-31 | 2017-03-09 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| TWI595812B (zh) * | 2016-11-30 | 2017-08-11 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
| CN109587974A (zh) * | 2017-09-28 | 2019-04-05 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板及该柔性电路板的制造方法 |
| CN109862695A (zh) * | 2017-11-30 | 2019-06-07 | 宏启胜精密电子(秦皇岛)有限公司 | 内埋式电路板及其制作方法 |
| CN113747681B (zh) * | 2020-05-27 | 2023-01-17 | 庆鼎精密电子（淮安）有限公司 | 嵌埋元件的软硬结合电路板及其制作方法 |
| CN113747653B (zh) * | 2020-05-27 | 2023-10-10 | 庆鼎精密电子（淮安）有限公司 | 嵌埋元件的软硬结合电路板及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100059010A (ko) | 2008-11-25 | 2010-06-04 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판의 제조방법 |
| KR20120012270A (ko) * | 2010-07-30 | 2012-02-09 | 삼성전자주식회사 | 다층 라미네이트 패키지 및 그 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8335084B2 (en) * | 2005-08-01 | 2012-12-18 | Georgia Tech Research Corporation | Embedded actives and discrete passives in a cavity within build-up layers |
| JP5082321B2 (ja) * | 2006-07-28 | 2012-11-28 | 大日本印刷株式会社 | 多層プリント配線板及びその製造方法 |
| JP4784586B2 (ja) * | 2007-10-25 | 2011-10-05 | パナソニック株式会社 | 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法 |
| US8320134B2 (en) * | 2010-02-05 | 2012-11-27 | Advanced Semiconductor Engineering, Inc. | Embedded component substrate and manufacturing methods thereof |
| US8472207B2 (en) * | 2011-01-14 | 2013-06-25 | Harris Corporation | Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods |
-
2014
- 2014-09-16 KR KR1020140123016A patent/KR102194721B1/ko active IP Right Grant
-
2015
- 2015-06-08 US US14/733,245 patent/US20160081191A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100059010A (ko) | 2008-11-25 | 2010-06-04 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판의 제조방법 |
| KR20120012270A (ko) * | 2010-07-30 | 2012-02-09 | 삼성전자주식회사 | 다층 라미네이트 패키지 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102194721B1 (ko) | 2020-12-23 |
| US20160081191A1 (en) | 2016-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102194721B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
| KR100965339B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| WO2010007704A1 (ja) | フレックスリジッド配線板及び電子デバイス | |
| JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
| JP5989814B2 (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
| KR20160073766A (ko) | 연성 인쇄회로기판 및 그 제조 방법 | |
| KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR102194718B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| KR20140079203A (ko) | 임베디드 패키지 및 제조 방법 | |
| WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
| KR20170001388A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
| KR20160090625A (ko) | 전자소자내장형 인쇄회로기판 및 그 제조방법 | |
| KR20160086181A (ko) | 인쇄회로기판, 패키지 및 그 제조방법 | |
| KR20170067481A (ko) | 인쇄회로기판, 전자소자 패키지 및 그 제조방법 | |
| US11882648B2 (en) | Dielectric layer for component carrier with varying material properties | |
| JP6669330B2 (ja) | 電子部品内蔵型印刷回路基板及びその製造方法 | |
| US9837343B2 (en) | Chip embedded substrate | |
| KR100674295B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
| KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
| TW201429326A (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
| US20150156882A1 (en) | Printed circuit board, manufacturing method thereof, and semiconductor package | |
| KR102281460B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| KR101504011B1 (ko) | 복합 직접회로소자 패키지 제조방법 | |
| KR20160008848A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지 | |
| KR101609268B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |