KR100648971B1 - 임베디드 인쇄회로기판의 제조방법 - Google Patents

Abstract

본 발명은 임베디드 인쇄회로기판의 제조방법에 관한 것이다. 임베디드 인쇄회로기판의 제조방법은 회로패턴이 형성된 동박적층판에 홀을 형성하는 단계와, 상기 동박적층판의 일면에 제1 절연층을 적층하는 단계와, 전기소자를 상기 홀의 내부에 위치시켜 상기 제1 절연층 상에 고정하는 단계와, 상기 동박적층판의 타면에 제2 절연층을 적층하여 상기 홀을 충진하는 단계와, 상기 제2 절연층에 비어홀을 형성하여 상기 전기소자의 연결패드를 외부로 노출시키는 단계와, 상기 제2 절연층에 전도층을 형성한 후 회로패턴을 형성하는 단계를 포함한다.

임베디드 인쇄회로기판, 전기소자, 피치

Description

임베디드 인쇄회로기판의 제조방법{Manufacturing Method for Embedded Printed Circuit Board}

도 1은 동박 적층판의 단면도.

도 2는 동박 적층판에 홀이 형성된 상태를 나타낸 단면도.

도 3은 동박 적층판의 일면에 제1 절연층이 적층된 상태를 나타낸 단면도.

도 4는 홀의 내부에 위치한 전기소자가 접착제에 의해 제1 절연층에 고정된 상태를 나타낸 단면도.

도 5는 동박 적층판의 일면에 제2 절연층이 적층된 상태를 도시한 단면도.

도 6은 제1 및 제2 절연층에 비어홀을 형성하여 전기소자의 연결패드가 외부로 노출된 상태를 도시한 단면도.

도 7은 제1 절연층 및 제2 절연층에 도전층이 형성된 상태를 도시한 단면도.

도 8은 도전층에 회로패턴을 형성하여 전기소자와 외층 회로를 전기적으로 연결한 상태를 도시한 단면도.

도 9는 홀의 내부에 수동소자인 다층 세라믹 커패시터를 임베딩한 상태를 도시한 단면도.

<도면의 주요 부분에 대한 부호의 설명>

10: 동박 적층판 11: 동박

12: 회로패턴 13: 절연층

15: 홀 17: 도통홀

20: 제1 절연층 30: 제2 절연층

40: 전기소자 41: 연결패드

50: 접착제 60: 비어홀

70: 전도층 71: 회로패턴

최근, 휴대용 단말기 및 노트북의 보급에 수반하여 고속 동작이 요구되는 전자기기가 널리 사용되고 있으며, 이에 따라 고속 동작이 가능한 인쇄회로기판이 요구되고 있다. 이와 같은 고속동작을 위해서는 인쇄회로기판에 있어서 배선 및 전자부품의 고밀도화가 필요하다.

이와 같은 고밀도화를 달성하기 위한 수단으로 빌드업(build up) 방법이 알려져 있다. 빌드업 방법은, 예를 들면, 동박 에칭(etching) 등에 의해 배선이 형성되는 양면 동장 유리 에폭시(glass epoxy) 등으로 되는 코어(core) 기판의 표면 에 감광성수지를 도포한 후 노광 현상하고 비어홀(via hole)을 구비하는 절연층을 형성한 뒤, 그 표면에 무전해 동도금을 행한다. 그리고 이것을 레지스트(regist)에 도포, 에칭(etching) 및 레지스트 제거에 의하여 비어홀 도체 및 배선 회로층을 형성한다. 그리고 상기 감광성수지에 의한 절연층의 형성과 비어홀 도체 및 배선회로층을 형성하는 과정을 반복한 후, 드릴 등에 의하여 스루홀(through hole)을 형성하고 스루홀 내에 도금층을 형성하여 층간 배선 회로층을 접속하게 한다.

그리고 종래의 인쇄회로기판에서는 프리프레그(prepreg)라고 불리는 유기 수지를 포함하는 평판의 표면에 동박을 적층한 후, 이것을 에칭한 후 미세한 회로를 형성하고 적층한다. 그리고 마이크로 드릴을 이용하여 스루홀을 펀칭한 후 홀 내부에 도금법에 의하여 금속을 부착시켜 스루홀 도체를 형성함으로써 각 층간을 전기적으로 접속한다. 또한, 절연층에 형성한 비어홀 내부에 금속 분말을 충전하여 비어홀 도체를 형성한 후 다른 절연층을 적층하고 다층화한 배선 기판도 제안되고 있다.

상기와 같이, 금속 분말의 충전에 의해서 비어홀 도체를 형성하는 방법은 비어홀 도체의 소형화가 가능함과 동시에 임의의 위치에서 비어홀을 형성할 수 있다는 점에서 유리하다. 또한, 빌드업 방법에 의해서 형성되는 인쇄회로기판에 의해서도 고밀도 배선이 가능하다. 그러나 인쇄회로기판에 여러 가지의 전기소자를 탑재하는 경우에는 기판의 표면에 실장할 수밖에 없기 때문에 기판의 소형화에는 한계가 있었다.

이와 같은 문제를 해결하기 위하여, 최근에는 기판을 절연체 등에 임베딩 (embedding)하는 방법이 제안되고 있다. 즉, 절연체의 내부에 전자소자가 내장되는 홀을 형성한 후 전자소자를 위치시켜 충전재 등을 이용하여 고정하는 방법이다. 이와 같은 임베딩 공정에 의하면, 전기소자가 기판에 표면에 실장되는 것이 아니라 기판의 내부에 임베딩되기 때문에 기판의 소형화 및 고밀도화가 가능할 뿐만 아니라 기판의 고성능화 또한 가능하다.

본 발명은 공정이 간단하고 경제적인 임베디드 인쇄회로기판의 제조방법을 제공한다.

본 발명은 미세 피치의 구현이 가능한 임베디드 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.

본 발명의 일 측면에 따른 임베디드 인쇄회로기판 제조방법은, 회로패턴이 형성된 동박적층판에 홀을 형성하는 단계와, 상기 동박적층판의 일면에 제1 절연층을 적층하는 단계와, 전기소자를 상기 홀의 내부에 위치시켜 상기 제1 절연층 상에 고정하는 단계와, 상기 동박적층판의 타면에 제2 절연층을 적층하여 상기 홀을 충진하는 단계와, 상기 제2 절연층에 비어홀을 형성하여 상기 전기소자의 연결패드를 외부로 노출시키는 단계와, 상기 제2 절연층에 전도층을 형성한 후 회로패턴을 형성하는 단계를 포함할 수 있다.

상기 홀은 펀칭, 라우팅 또는 레이저 드릴에 의해 형성될 수 있다. 그리고 홀을 형성한 후 상기 동박적층판의 일면 또는 양면에는 조도를 형성할 수 있는 표면처리 공정이 수행될 수 다. 상기 제1 절연층 및 상기 제2 절연층은 접착력 및 유동성을 구비할 수 있다.

전기소자를 고정하는 단계는 평평한 면 상에 테이프를 이용하여 상기 제1 절연층을 접착한 상태에서 상기 전기소자를 고정할 수 있다.

상기 전기소자는 접착제를 이용하여 상기 제1 절연층 상에 고정될 수 있다.

상기 비어홀은 마이크로 드릴에 의해 형성될 수 있다. 그리고 상기 전기소자는 능동소자 또는 수동소자일 수 있다.

상기 전도층은 구리 도금에 의해 형성될 수 있다.

이하, 본 발명에 따른 임베디드 인쇄회로기판의 제조방법에 대해서 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

임베디드 인쇄회로기판 제조공정에 사용될 수 있는 동박적층판에 대해서 도 1을 참조하여 설명하기로 한다.

도 1에 도시된 바와 같이, 동박 적층판(copper clad lamination)(10)은 절연층(13)의 양면에 동박(copper foil)(11)이 적층되어 있으며, 동박(11)에는 회로 패턴(12)가 형성되어 있다. 절연층(13)은 에폭시수지 및 글라스(glass)와 같은 보강기재로 형성될 수 있다. 상기 동박 적층판(10)의 회로패턴(12)는 에칭 공정(etching process) 등에 의해 형성될 수 있다. 그리고 동박 적층판(10)의 내부에는 상하면에 부착된 동박을 연결하기 위한 도통홀(plated through hole)이 형성될 수 있다.

이하에서는 본 발명의 일 실시예에 따른 임베디드 인쇄회로기판의 제조공정에 대해 도 2 내지 도 8을 참조하면서 설명하기로 한다.

도 2에 도시된 바와 같이, 상기 동박 적층판(10) 소정의 위치에는 전기소자(미도시)를 수용하는 홀(15)을 형성한다. 홀(15)은 전기소자의 크기 보다 다소 크게 형성된다. 홀(15)의 형성 방법으로는 레이저 드릴 또는 비교적 저렴한 라우터 및 펀칭 등이 있다. 홀(15)의 내부에는 추후 전기소자가 위치된 후 절연 물질에 의해 충전된다. 상기 홀(15)은 상기 동박 적층판(10)에 회로패턴(12)가 형성된 후에 천공될 수도 있지만, 상기 홀(15)을 먼저 상기 동박 적층판(10)에 천공한 후 회로패턴(12)을 형성하는 것도 가능하다.

상기 동박 적층판(10)에 홀(11)을 형성한 후, 추후의 적층과정을 용이하게 하기 위하여 상기 동박 적층판(10)에 조도를 형성하여 접착력을 향상시킬 수 있는 표면처리를 수행할 수 있다. 표면처리 공정은 동박적층판(10)의 양면에 적층된 동박(11)의 표면을 산화시켜 표면 조도를 강화하는 것으로, 이에 인해 동박(11)의 표면이 거칠어져 적층이 더욱 용이하게 된다.

도 3에 도시된 바와 같이, 동박 적층판(10)의 일면에는 제1 절연층(20)이 적층된다. 제1 절연층(20)으로는 접착력 및 유동성을 갖고 추후 드릴 공정에 의해 가공이 가능한 절연 물질일 수 있다. 예를 들면, 제1 절연층(20)으로는 아지노모토(Ajinomoto) 사의 ABF(Ajinomoto Build-up Film)을 사용할 수 있다. 상기 ABF는 화학 동도금이 유리하도록 조화된 성질을 갖는다. 상기 ABF는 시트 타입(sheet type)을 사용하여 상기 동박적층판(10)의 일면에 열경화함으로써 적층될 수 있다.

제1 절연층(20)은 상기 동박 적층판(10)의 일면에 적층되어 상기 홀(15)의 하단부를 폐쇄한다. 따라서 전기소자(미도시)는 제1 절연층(20)의 상면에 안착되어 고정된다. 그리고 상기 제1 절연층(20)의 일면에는 구리 동박이 적층된 후 회로패턴이 추가적으로 형성될 수도 있다.

도 4에 도시된 바와 같이, 상기 홀(15)의 내부에는 전기소자(40)가 위치한다. 전기소자(40)는 홀(15)의 내부에 칩 본드(chip bond)(50) 혹은 NCP(Nonconductive paste)와 같은 접착물질에 의해 고정될 수 있다. 접착제로서 내열성을 구비한 접착제를 이용함으로써, 추후 제조 공정 중에 가해지는 열에 의해 전기소자(40)의 이탈을 방지할 수 있다. 그리고 전기소자(40)를 홀(15)의 내부에 고정할 경우, 동박 적층판(10)을 평평한 지지판(미도시)에 테이프 또는 클립 등으로 고정한 상태에서 전기소자(40)를 고정할 수도 있다.

본 발명의 실시예에 따른 임베디드 인쇄회로기판 제작방법은 전기소자(40)를 접착제 등을 이용하여 고정하기 때문에 공정이 간편하고 경제적이다. 또한, 전기소자(40)를 접착제로 고정한 후에는, 전기소자에 대한 별도의 공정이 필요하지 않기 때문에 공정을 간소화할 수 있다.

상기 전기소자(40)는 추후 형성되는 회로 패턴(미도시)과 비어홀(via hole)에 의해 전기적으로 연결되는 연결패드(41)를 상하면 또는 양 측면에 구비할 수 있다. 도 4에서는 전기소자(40)의 일면에 연결패드(41)가 형성되어 있으며 이 때, 전기소자(40)의 고정시 연결패드(41)가 위쪽으로 향하도록 고정할 수 있다. 전기소자(40)로는 CPU, IC와 같은 능동소자 뿐만 아니라 저항, 콘덴서, MLCC와 같은 수동소자일 수도 있다.

도 5에 도시된 바와 같이, 전기소자(40)를 홀(15)의 내부에 완전히 고정하기 위하여 동박 적층판(10)의 상면에 제2 절연층(30)을 적층한다. 제2 절연층(30)은 제1 절연층(20)과 동일한 ABF 필름이 사용될 수 있다. ABF 필름을 동박 적층판(10)의 상면에 위치시킨 후 열 압착하면, ABF 필름의 유동성으로 인해 홀(15)의 내부로 절연 물질이 유입되어 홀(15)의 내부가 충진된다. 그 후, ABF 필름을 경화하면, 전기소자(40)가 홀(15)의 내부에서 절연물질에 의해 매몰된 상태에서 고정된다.

도 6에 도시된 바와 같이, 전기소자(40)의 전기적인 연결을 위해서 연결패드(41)가 위치한 부위에 비어홀(via hole)(60)을 형성하여 연결패드(41)가 외부로 노출되게 할 수 있다. 비어홀(60)은 레이저 드릴(laser drill) 등에 의해 형성될 수 있다. 물론, 전기소자(40)의 양면에 연결패드(41)가 형성되어 있는 경우에는, 비어홀(60)을 제2 절연층(30) 뿐만 아니라 제1 절연층(20)에도 천공할 수 있다. 그리고 동박적층판(10)에 형성된 회로패턴(12)의 전기적 연결을 위하여 비어홀(60)을 천공할 수 있음은 물론이다.

제1 절연층(20) 및 제2 절연층(30)에는, 도 7에 도시된 바와 같이, 전도층(70)의 적층된다. 제2 절연층(30)에 적층된 전도층(70)은 비어홀(15)의 내주면에 형성되어, 전기소자(40)의 연결패드(41)와 연결될 수 있다. 전도층(70)은 구리 도금(copper plate)에 의해 제1 절연층(20) 및 제2 절연층(30) 상에 적층될 수 있다. 이때, 전도층(70)은 구리 도금에 의해 형성되기 때문에 미세한 두께(예를 들면 3㎛)로 형성될 수 있고, 이로 인해 미세한 피치(pitch)를 갖는 회로의 형성이 가능하다. 따라서 본 실시예에 의한 임베디드 인쇄회로기판 제작방법은 고직접 IC와 같은 미세 미치를 갖는 전기소자의 실장을 용이하게 한다.

도 8에 도시된 바와 같이, 전도층(70)에는 회로패턴(71)이 형성된다. 회로패턴(71)의 형성하기 위해 먼저, 전도층(70)에 드라이 필름(dry film)의 접착이 용이하도록 브러쉬(brush), 화학연마 등의 공정에 의해 전도층(70)의 표면 조도를 높이는 공정을 수행할 수 있다. 그리고 전도층(70)에 드라이 필름(미도시)를 적층한 후 작업 필름(work film)을 합치하고 정해진 광량을 조사하여 패턴 이미지(pattern image)를 형성한다. 그 후, 드라이 필름으로 덮혀진 부분 이외의 부분 즉, 회로패턴(71)이 아닌 부분의 노출된 동박을 에칭을 통해 제거하고 드라이 필름을 제거한다. 이와 같이 형성된 회로패턴(71)은 비어홀(60)에 의해 전기소자(40)의 연결패드(41)와 전기적으로 연결된다.

도 9에 도시된 바와 같이, 홀(15)의 내부에는 적층 세라믹 커패시터(Multi-Layered Ceramic Capaciter)가 위치할 수도 있다. 적층 세라믹 커패시터는 유전체와 전극을 적층시켜 칩 형태로 구현함으로써 자동장착(SMT) 및 소형화가 가 능하여 고밀도, 고효율화 실장이 가능한 커패시터이다. 적층 세라믹 커패시터는 전극이 양 측면에 형성되어 있는데, 비어홀(60) 또한 이에 대응하는 위치에 천공된다.

이상에서 본 발명의 실시예를 설명하였지만, 본 발명의 다양한 변경예와 수정예도 본 발명의 기술적 사상을 구현하는 한 본 발명의 범위에 속하는 것으로 해석되어야 한다.

본 발명은 공정이 간단하고 경제적인 임베디드 인쇄회로기판의 제조방법을 제공할 수 있다.

본 발명은 미세 피치의 구현이 가능한 임베디드 인쇄회로기판의 제조방법을 제공할 수 있다.

Claims (10)

1. (a) 회로패턴이 형성된 동박적층판에 홀을 형성하는 단계와;

   (b) 상기 동박적층판의 일면에 제1 절연층을 적층하는 단계와;

   (c) 전기소자를 상기 홀의 내부에 위치시켜 상기 제1 절연층 상에 고정하는 단계와;

   (d) 상기 동박적층판의 타면에 제2 절연층을 적층하여 상기 홀을 충진하는 단계와;

   (e) 상기 제2 절연층에 비어홀을 형성하여 상기 전기소자의 연결패드를 외부로 노출시키는 단계와;

   (f) 상기 제2 절연층에 전도층을 형성한 후 회로패턴을 형성하는 단계를 포함하는 임베디드 인쇄회로판 제작방법.
2. 제 1 항에 있어서,

   상기 (a) 단계에서 상기 홀은 펀칭 또는 라우팅에 의해 형성되는 임베디드 인쇄회로기판 제조방법.
3. 제 1 항에 있어서,

   상기 (a) 단계에서 홀을 형성한 후 상기 동박적층판의 일면 또는 양면에 조도를 형성할 수 있는 표면처리가 수행되는 임베디드 인쇄회로기판 제조방법.
4. 제 1 항에 있어서,

   상기 제1 절연층 및 상기 제2 절연층은 접착력 및 유동성을 갖는 임베디드 인쇄회로기판 제조방법.
5. 제 1 항에 있어서,

   상기 (c)단계는 평평한 면 상에 테이프를 이용하여 상기 제1 절연층을 접착한 상태에서 상기 전기소자를 고정하는 임베디드 인쇄회로기판 제조방법.
6. 제 1 항에 있어서,

   상기 (c)단계는 상기 전기소자를 접착제를 이용하여 상기 제1 절연층 상에 고정하는 임베디드 인쇄회로기판 제조방법.
7. 제 1 항에 있어서,

   상기 비어홀은 마이크로 드릴에 의해 형성되는 임베디드 인쇄회로기판 제조방법.
8. 제 1 항에 있어서,

   상기 전기소자는 능동소자인 임베디드 인쇄회로기판 제조방법.
9. 제 1 항에 있어서,

   상기 전기소자는 수동소자인 임베디드 인쇄회로기판 제조방법.
10. 제 1 항에 있어서,

    상기 전도층은 구리 도금에 의해 형성되는 임베디드 인쇄회로기판 제조방법.

Images