KR20140078197A - 인쇄회로 기판 및 그 제조 방법 - Google Patents
인쇄회로 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20140078197A KR20140078197A KR1020120147275A KR20120147275A KR20140078197A KR 20140078197 A KR20140078197 A KR 20140078197A KR 1020120147275 A KR1020120147275 A KR 1020120147275A KR 20120147275 A KR20120147275 A KR 20120147275A KR 20140078197 A KR20140078197 A KR 20140078197A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- circuit pattern
- aluminum
- pattern layer
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄회로 기판 및 그 제조 방법에 관한 것으로, 본 발명의 에 따른 인쇄회로 기판의 제조 방법은 절연층의 상면과 하면에 각각 알루미늄 회로 패턴층을 형성하여 적층판을 구성하고, 상기 알루미늄 회로 패턴층의 표면에 조도(roughness)를 형성하고, 접착층을 매개로 하여 상기 알루미늄 회로 패턴층의 조도가 형성된 표면 상에 금속 회로층을 접합한다.
Description
본 발명은 인쇄회로 기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 경량화가 가능한 인쇄회로 기판 및 그 제조 방법에 관한 것이다.
전자 산업의 발전에 따라 전자 부품의 소형화 및 다기능화에 대한 요구가 증대되고 있다.
전자 부품의 소형화 및 다기능화를 위해서는 전자 부품을 구성하는 회로 기판의 고밀도 집적화가 이루어져야 하며, 최근에는 다층 구조의 기판 개발이 활발히 이루어지고 있다.
다층 구조의 기판은 내부에 능동 소자, 수동 소자 등의 회로 소자와 내부 회로 패턴이 매립되는 임베디드 인쇄회로 기판(embedded PCB)의 형태로 구성된다.
인쇄회로 기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 전도성 재료로 인쇄회로 인쇄한 것으로, 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.
한편, 임베디드 인쇄회로 기판은 저항(Resistor), 커패시터(Capacitor), 인덕터(Inductor)와 같은 수동부품(Passive Component)을 기판에 내장 (Embed)한 PCB으로서, 최근에는 IC칩과 같은 능동부품을 내장하는 기술도 개발되고 있으며, 이러한 의미에서 종류에 관계없이 전자부품을 내장한 PCB를 일컫는 용어로 사용되고 있다.
종래 기술에 따른 인쇄회로 기판에는 CCL(Copper Clad Laminate)를 사용한다.
CCL은 유리섬유에 열경화수지를 도포한 절연재로 구성된 절연층의 상하부에 동박을 형성한다.
그러나, 종래 기술에 따르면 인쇄회로 기판 상에 동박을 사용하므로 인쇄회로 기판의 경량화가 어렵고 제조 비용이 비싼 문제점이 있었다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 종래의 인쇄회로 기판의 CCL(Copper Clad Laminate)에서 사용되는 동박층을 알루미늄 회로 패턴층으로 대체하여, 인쇄회로 기판을 경량화하고 제조 공정 시간을 감소시키고자 한다.
전술한 문제를 해결하기 위한 본 발명의 일실시예에 따른 인쇄회로 기판의 제조 방법의 제조 방법은, 절연층의 상면과 하면에 각각 알루미늄 회로 패턴층을 형성하여 적층판을 구성하고, 상기 알루미늄 회로 패턴층의 표면에 조도(roughness)를 형성하고, 접착층을 매개로 하여 상기 알루미늄 회로 패턴층의 조도가 형성된 표면 상에 금속 회로층을 접합한다.
본 발명의 또 다른 일실시예에 따르면, 상기 적층판의 구성시에는 접착층을 매개로 하여 상기 절연층의 상면과 하면에 각각 알루미늄 회로 패턴층을 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 알루미늄 회로 패턴층의 표면에 조도(roughness)를 형성시에는, 아르곤(Ar) 가스를 이용해 플라즈마 처리하여 상기 알루미늄 회로 패턴층의 표면에 조도를 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 적층판에 캐비티와 홀을 생성하고, 상기 생성된 캐비티 상에 소자를 실장한다.
본 발명의 또 다른 일실시예에 따르면, 실장된 소자 상에 비아홀을 가공하고, 상기 비아홀에 도금을 충진하여 상기 소자와 상기 금속 회로층을 접속하는 비아를 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 소자가 실장된 적층판 상에, 제2 절연층의 상면과 하면에 각각 형성되며, 표면에 조도(roughness)가 형성된 제2 알루미늄 회로 패턴층을 포함하는 제2 적층판을 더 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 제2 적층판에 캐비티와 홀을 형성하고, 상기 캐비티에 실장된 소자와 상기 금속 회로층을 접속하는 비아를 형성한다.
본 발명의 일실시예에 따른 인쇄회로 기판은 절연층과, 상기 절연층의 상면과 하면에 각각 형성되며 표면에 조도(roughness)가 형성된 알루미늄 회로 패턴층을 포함하는 적층판; 접착층을 매개로 하여 상기 회로 패턴층의 조도가 형성된 표면 상에 접합되는 금속 회로층;을 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면, 상기 절연층의 상면과 하면에 상기 알루미늄 회로 패턴층을 접착하는 접착층;을 더 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면, 상기 적층판은 캐비티와 홀이 형성되고, 상기 캐비티에 실장된 소자; 상기 소자와 상기 금속 회로층을 접속하는 비아;를 더 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면, 제2 절연층과, 상기 제2 절연층의 상면과 하면에 각각 형성되며 표면에 조도(roughness)가 형성된 제2 알루미늄 회로 패턴층을 포함하는 제2 적층판;을 더 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면, 상기 제2 적층판은 캐비티와 홀이 형성되고, 상기 캐비티에 실장된 소자; 상기 소자와 상기 금속 회로층을 접속하는 비아;를 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면, 상기 제2 절연층의 상면과 하면에 상기 제2 알루미늄 회로 패턴층을 접착하는 제2 접착층;을 더 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면, 상기 금속 회로층은 구리(Cu)로 이루어진다.
본 발명의 또 다른 일실시예에 따르면, 상기 절연층은 프리프레그(Prepreg) 및 세라믹 중 어느 하나로 이루어진다.
본 발명에 따르면 종래의 인쇄회로 기판의 CCL(Copper Clad Laminate)에서 사용되는 동박층을 알루미늄 회로 패턴층으로 대체하여, 인쇄회로 기판을 경량화하고, 알루미늄 재료는 동박층의 구리(Cu)보다 물성이 무르기 때문에 제조 공정 시간을 감소시킬 수 있다.
도 1 및 도 2는 본 발명의 일실시예에 따른 인쇄회로 기판의 제조 방법을 설명하기 위한 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1 및 도 2는 본 발명의 일실시예에 따른 인쇄회로 기판의 제조 방법을 설명하기 위한 도면이다.
도 1 및 도 2를 참조하여 본 발명의 일실시예에 따른 인쇄회로 기판의 제조 방법을 설명하기로 한다.
도 1의 a에 도시된 바와 같이, 절연층(210)의 상면과 하면에 각각 알루미늄 회로 패턴층(220)을 형성하여 적층판(200)을 구성한다.
이때, 상기 알루미늄 회로 패턴층(220)은 접착층(215)을 매개로 하여 절연층(210)의 상면과 하면에 각각 접착되어 형성된다.
즉, 종래에는 절연층(210)의 상면과 하면에 각각 동박층을 형성하였으나, 본 발명의 일실시예에 따르면 절연층(210)의 상면과 하면에 알루미늄 회로 패턴층(220)을 형성한다.
한편, 상기 알루미늄 회로 패턴층(220)은 알루미늄을 재료로 하여 구성되어 표면 접착 특성이 낮기 때문에 접착층(215)을 이용해 절연층(210)에 부착하는 것이 바람직하다.
또한, 상기 절연층(210)은 프리프레그(PPG: Prepreg) 및 세라믹 중 어느 하나의 재료로 이루어진다. 프리프레그(PPG)는 섬유 강화 복합재료용의 중간 기재로, 강화섬유에 매트릭스 수지를 예비 함침한 성형 재료이다. PPG를 적층하여 가열 및 가압하여 수지를 경화시켜 성형품이 형성된다. PPG로는 고분자 에폭시 수지 등의 열경화성 수지계를 사용할 수 있으며, 폴리에테르케톤 등의 열가소성 수지도 사용될 수 있다.
이와 같이 인쇄회로 기판의 적층판(200)을 알루미늄 회로 패턴층(220)으로 사용하면, 알루미늄 회로 패턴층(220)을 구성하는 재료인 알루미늄(Al)의 비중이 2.7로 종래의 동박층을 구성하는 구리(Cu)의 비중인 8.9에 비하여 1/3 수준으로 월등히 낮으므로, 인쇄회로 기판을 다층 기판으로 구성하는 경우에 보다 경량화가 가능하다.
이후, 상기와 같이 형성된 적층판(200)에는 캐비티(Cavity: 201)와 홀(Hole: 202)을 형성한다.
이후에는 도 1의 b에 도시된 바와 같이 상기 알루미늄 회로 패턴층(220)의 표면에 조도(roughness)를 형성한다.
이때, 상기 조도의 형성시에는 아르곤(Ar) 가스를 이용해 플라즈마(Plasma) 처리하여 상기 알루미늄 회로 패턴층(220)의 표면에 조도를 형성한다.
아르곤 가스는 비활성 기체로서 전자를 받으면 수백 eV로 가속되므로 대상물에 조도를 형성할 수 있다. 그러므로, 아르곤 가스를 가속하여 알루미늄 회로 패턴층(220)에 충돌시켜 알루미늄 회로 패턴층(220)에 조도를 형성할 수 있다.
이후, 도 1의 c에 도시된 바와 같이, 상기와 같이 조도가 형성된 하부측 알루미늄 회로 패턴층(220)의 하면에는 접착층(225)를 매개로 하여 금속 회로층(230)이 부착된다.
이때, 상기 금속 회로층(230)으로는 구리(Cu)를 재료로 형성된 동박층이 사용될 수 있으며, 상기 접착층(225)은 프리프레그(PPG)를 사용하여 형성될 수 있다.
이후에는 도 1의 d에 도시된 바와 같이 인쇄회로 기판에 형성된 캐비티(201) 상에 소자(250)를 실장하고, 그 상부에 접착층(235)과 금속 회로층(240)을 프레스하여 접합한다.
이후, 도 1의 e에 도시된 바와 같이 상기와 같이 형성된 적층판(200) 상에 제2 적층판(300)을 형성한다.
보다 상세하게 설명하면, 제2 적층판(300)은 제2 절연층(310)의 상면과 하면에 각각 접착층(315)을 매개로 하여 제2 알루미늄 회로 패턴층(320)을 부착한 후, 제2 알루미늄 회로 패턴층(320)의 표면에 조도를 형성하고, 이후 캐비티(301)를 형성한 후 캐비티(301) 상에 소자(350)를 실장하여 구성한다.
한편, 상기 소자(250, 350)는 반도체 칩, 능동 소자 또는 수동 소자일 수 있다.
상기와 같이 형성된 제2 인쇄회로 기판(300)의 상부에는 접착층(335)과 금속 회로층(340)을 프레스하여 접합한다.
이후에는, 도 2의 a에 도시된 바와 같이 적층판(200, 300)들 상에 비아홀(302)들을 형성하며, 도 2의 b에 도시된 바와 같이 상기 비아홀(302)에 도금물질을 충진하여 비아(303)를 형성한다.
그에 따라, 비아(303)는 캐비티에 실장된 소자(250, 350)와 금속 회로층(340)을 접속한다.
이후에는 도 2의 c에 도시된 바와 같이 상부의 금속 회로층(340)을 에칭하여 패터닝하고, 도 2의 d에 도시된 바와 같이 상기 금속 회로층(340) 간의 에칭된 개구부에 보호층(360)을 형성한다.
이후부터는 도 2의 d를 참조하여 본 발명의 일실시예에 따른 인쇄회로 기판의 구성을 설명하기로 한다.
본 발명의 일실시예에 따른 인쇄회로 기판은 적층판(200)과 금속 회로층(230)을 포함하여 구성되며, 적층판(200)에는 소자(250)와 비아(303)가 구비된다.
또한, 제2 적층판(300)을 더 포함하도록 구성되며, 제2 적층판(300)에는 소자(350) 및 비아(303)가 구비된다.
보다 상세하게 살펴보면, 적층판(200)은 절연층(210)과 상기 절연층(210)의 상면과 하면에 형성되는 알루미늄 회로 패턴층(220)으로 구성되며, 상기 절연층(210)과 알루미늄 회로 패턴층(220)은 접착층(215)을 매개로 접합되도록 구성된다.
상기 알루미늄 회로 패턴층(220)의 표면에는 조도(roughness)가 형성되어 있으며, 상기 알루미늄 회로 패턴층(200)의 조도가 형성된 표면 상에 접착층(215)을 매개로 금속 회로층(230, 240)을 부착한다. 즉, 상부의 알루미늄 회로 패턴층(200)과 하부의 알루미늄 회로 패턴층(200) 상에 각각 금속 회로층(230, 240)이 구비된다.
상기 적층판(200)은 캐비티와 홀이 형성되고 상기 캐비티 상에 소자(250)가 실장되며, 상기 소자(250)는 비아(303)에 의해 인쇄회로 기판의 상면에 형성된 금속 회로층(340)에 접속된다.
제2 적층판(300)은 제2 절연층(310)의 상면과 하면에 각각 표면에 조도(roughness)가 형성된 제2 알루미늄 회로 패턴층(320)을 포함하여 구성되며, 상기 제2 절연층(310)과 제2 알루미늄 회로 패턴층(320)은 접착층(315)을 매개로 접합되도록 구성된다.
상기 적층판(200)과 마찬가지로, 상기 제2 적층판(300)은 캐비티와 홀이 형성되고 상기 캐비티 상에 소자(350)가 실장되며, 상기 소자(350)는 비아(303)에 의해 인쇄회로 기판의 상면에 형성된 금속 회로층(340)에 접속된다.
한편, 상기 금속 회로층(240, 340)들은 구리(Cu)를 재료로하여 구성되고, 상기 절연층(215, 315)은 프리프레그(Prepreg) 및 세라믹 중 어느 하나의 재료로 구성될 수 있다.
상기에서 살펴본 바와 같이, 본 발명에 따르면 종래의 인쇄회로 기판의 CCL(Copper Clad Laminate)에서 사용되는 동박층을 알루미늄 회로 패턴층으로 대체하여, 인쇄회로 기판을 경량화하고 알루미늄 재료는 동박층의 구리(Cu)보다 물성이 무르기 때문에 제조 공정 시간을 감소 시킬 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
200: 적층판
201: 캐비티
202: 홀
210: 절연층
215: 접착층
220: 알루미늄 회로 패턴층
225: 접착층
230: 금속 회로층
235: 접착층
240: 금속 회로층
250: 소자
300: 제2 적층판
301: 캐비티
302: 홀
303: 비아
310: 제2 절연층
315: 접착층
320: 제2 알루미늄 회로 패턴층
335: 접착층
340: 금속 회로층
350: 소자
201: 캐비티
202: 홀
210: 절연층
215: 접착층
220: 알루미늄 회로 패턴층
225: 접착층
230: 금속 회로층
235: 접착층
240: 금속 회로층
250: 소자
300: 제2 적층판
301: 캐비티
302: 홀
303: 비아
310: 제2 절연층
315: 접착층
320: 제2 알루미늄 회로 패턴층
335: 접착층
340: 금속 회로층
350: 소자
Claims (15)
- 절연층의 상면과 하면에 각각 알루미늄 회로 패턴층을 형성하여 적층판을 구성하고,
상기 알루미늄 회로 패턴층의 표면에 조도(roughness)를 형성하고,
접착층을 매개로 하여 상기 알루미늄 회로 패턴층의 조도가 형성된 표면 상에 금속 회로층을 접합하는 인쇄회로 기판의 제조 방법. - 청구항 1에 있어서,
상기 적층판의 구성시에는,
접착층을 매개로 하여 상기 절연층의 상면과 하면에 각각 알루미늄 회로 패턴층을 형성하는 인쇄회로 기판의 제조 방법. - 청구항 1에 있어서,
상기 알루미늄 회로 패턴층의 표면에 조도(roughness)를 형성시에는,
아르곤(Ar) 가스를 이용해 플라즈마 처리하여 상기 알루미늄 회로 패턴층의 표면에 조도를 형성하는 인쇄회로 기판의 제조 방법. - 청구항 1에 있어서,
상기 적층판에 캐비티와 홀을 생성하고,
상기 생성된 캐비티 상에 소자를 실장하는 인쇄회로 기판의 제조 방법. - 청구항 4에 있어서,
실장된 소자 상에 비아홀을 가공하고,
상기 비아홀에 도금을 충진하여 상기 소자와 상기 금속 회로층을 접속하는 비아를 형성하는 인쇄회로 기판의 제조 방법. - 청구항 4에 있어서,
상기 소자가 실장된 적층판 상에,
제2 절연층의 상면과 하면에 각각 형성되며, 표면에 조도(roughness)가 형성된 제2 알루미늄 회로 패턴층을 포함하는 제2 적층판을 더 형성하는 인쇄회로 기판의 제조 방법. - 청구항 6에 있어서,
상기 제2 적층판에 캐비티와 홀을 형성하고,
상기 캐비티에 실장된 소자와 상기 금속 회로층을 접속하는 비아를 형성하는 인쇄회로 기판의 제조 방법. - 절연층과, 상기 절연층의 상면과 하면에 각각 형성되며 표면에 조도(roughness)가 형성된 알루미늄 회로 패턴층을 포함하는 적층판;
접착층을 매개로 하여 상기 회로 패턴층의 조도가 형성된 표면 상에 접합되는 금속 회로층;
을 포함하는 인쇄회로 기판. - 청구항 8에 있어서,
상기 절연층의 상면과 하면에 상기 알루미늄 회로 패턴층을 접착하는 접착층;
을 더 포함하는 인쇄회로 기판. - 청구항 8에 있어서,
상기 적층판은,
캐비티와 홀이 형성되고,
상기 캐비티에 실장된 소자;
상기 소자와 상기 금속 회로층을 접속하는 비아;
를 더 포함하는 인쇄회로 기판. - 청구항 8에 있어서,
제2 절연층과, 상기 제2 절연층의 상면과 하면에 각각 형성되며 표면에 조도(roughness)가 형성된 제2 알루미늄 회로 패턴층을 포함하는 제2 적층판;
을 더 포함하는 인쇄회로 기판. - 청구항 11에 있어서,
상기 제2 적층판은,
캐비티와 홀이 형성되고,
상기 캐비티에 실장된 소자;
상기 소자와 상기 금속 회로층을 접속하는 비아;
를 포함하는 인쇄회로 기판. - 청구항 12에 있어서,
상기 제2 절연층의 상면과 하면에 상기 제2 알루미늄 회로 패턴층을 접착하는 제2 접착층;
을 더 포함하는 인쇄회로 기판. - 청구항 8에 있어서,
상기 금속 회로층은,
구리(Cu)로 이루어진 인쇄회로 기판. - 청구항 8에 있어서,
상기 절연층은,
프리프레그(Prepreg) 및 세라믹 중 어느 하나로 이루어진 인쇄회로 기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120147275A KR102026214B1 (ko) | 2012-12-17 | 2012-12-17 | 인쇄회로 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120147275A KR102026214B1 (ko) | 2012-12-17 | 2012-12-17 | 인쇄회로 기판 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140078197A true KR20140078197A (ko) | 2014-06-25 |
KR102026214B1 KR102026214B1 (ko) | 2019-09-27 |
Family
ID=51129860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120147275A KR102026214B1 (ko) | 2012-12-17 | 2012-12-17 | 인쇄회로 기판 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102026214B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160116484A (ko) * | 2015-03-30 | 2016-10-10 | 엘지이노텍 주식회사 | 인쇄회로기판 |
KR20170041530A (ko) | 2015-10-07 | 2017-04-17 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조방법 |
US9960107B2 (en) | 2016-01-05 | 2018-05-01 | Samsung Electronics Co., Ltd. | Package substrate, method for fabricating the same, and package device including the package substrate |
WO2021006479A1 (en) * | 2019-07-10 | 2021-01-14 | Samsung Electronics Co., Ltd. | Electronic device including interposer |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183283A (ja) * | 1998-12-18 | 2000-06-30 | Denso Corp | 積層型回路モジュール及びその製造方法 |
KR100648971B1 (ko) * | 2005-10-05 | 2006-11-27 | 삼성전기주식회사 | 임베디드 인쇄회로기판의 제조방법 |
KR20090131877A (ko) * | 2008-06-19 | 2009-12-30 | 삼성전기주식회사 | 칩 내장 인쇄회로기판 및 그 제조방법 |
KR20110078835A (ko) * | 2009-12-31 | 2011-07-07 | 주식회사 두산 | 인쇄회로기판 제조방법 |
-
2012
- 2012-12-17 KR KR1020120147275A patent/KR102026214B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183283A (ja) * | 1998-12-18 | 2000-06-30 | Denso Corp | 積層型回路モジュール及びその製造方法 |
KR100648971B1 (ko) * | 2005-10-05 | 2006-11-27 | 삼성전기주식회사 | 임베디드 인쇄회로기판의 제조방법 |
KR20090131877A (ko) * | 2008-06-19 | 2009-12-30 | 삼성전기주식회사 | 칩 내장 인쇄회로기판 및 그 제조방법 |
KR20110078835A (ko) * | 2009-12-31 | 2011-07-07 | 주식회사 두산 | 인쇄회로기판 제조방법 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160116484A (ko) * | 2015-03-30 | 2016-10-10 | 엘지이노텍 주식회사 | 인쇄회로기판 |
KR20170041530A (ko) | 2015-10-07 | 2017-04-17 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조방법 |
US9960107B2 (en) | 2016-01-05 | 2018-05-01 | Samsung Electronics Co., Ltd. | Package substrate, method for fabricating the same, and package device including the package substrate |
US10134666B2 (en) | 2016-01-05 | 2018-11-20 | Samsung Electronics Co., Ltd. | Package substrate, method for fabricating the same, and package device including the package substrate |
WO2021006479A1 (en) * | 2019-07-10 | 2021-01-14 | Samsung Electronics Co., Ltd. | Electronic device including interposer |
US11317512B2 (en) | 2019-07-10 | 2022-04-26 | Samsung Electronics Co., Ltd. | Electronic device including interposer |
US11856696B2 (en) | 2019-07-10 | 2023-12-26 | Samsung Electronics Co., Ltd. | Electronic device including interposer |
Also Published As
Publication number | Publication date |
---|---|
KR102026214B1 (ko) | 2019-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12075561B2 (en) | Embedding component in component carrier by component fixation structure | |
US8314343B2 (en) | Multi-layer board incorporating electronic component and method for producing the same | |
US8613136B2 (en) | Method of manufacturing printed wiring board with built-in electronic component | |
US9247646B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
US10897812B2 (en) | Component carrier having a component shielding and method of manufacturing the same | |
JP5093353B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
JP2010157709A (ja) | プリント配線板及びその製造方法 | |
JP2009302563A (ja) | 電子部品内蔵型多層基板の製造方法及び電子部品内蔵型多層基板 | |
KR20140083314A (ko) | 인쇄회로 기판 및 그 제조 방법 | |
US10973133B2 (en) | Sacrificial structure with dummy core and two sections of separate material thereon for manufacturing component carriers | |
US20160219713A1 (en) | Electronic component embedded printed circuit board and method of manufacturing the same | |
KR20160059125A (ko) | 소자 내장형 인쇄회로기판 및 그 제조방법 | |
KR102026214B1 (ko) | 인쇄회로 기판 및 그 제조 방법 | |
US9661759B2 (en) | Printed circuit board and method of manufacturing the same | |
KR100536315B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
KR20160090626A (ko) | 전자부품내장형 인쇄회로기판 및 그 제조방법 | |
CN106550542B (zh) | 插入保护结构并且靠近保护结构具有纯介质层的部件载体 | |
US11810844B2 (en) | Component carrier and method of manufacturing the same | |
US11670613B2 (en) | Arrangement with central carrier and two opposing layer stacks, component carrier and manufacturing method | |
JP2011222962A (ja) | プリント基板およびその製造方法 | |
KR20070025493A (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법 | |
CN111200899A (zh) | 部件承载件及制造该部件承载件的方法 | |
KR20140076090A (ko) | 인쇄회로 기판 및 그 제조 방법 | |
KR101886297B1 (ko) | 폴리이미드 코어를 이용한 박형 다층 인쇄회로기판 및 그 제조방법 | |
US20240021440A1 (en) | Component Carrier and Method of Manufacturing the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |