KR20140083314A - 인쇄회로 기판 및 그 제조 방법 - Google Patents

인쇄회로 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20140083314A
KR20140083314A KR1020120152907A KR20120152907A KR20140083314A KR 20140083314 A KR20140083314 A KR 20140083314A KR 1020120152907 A KR1020120152907 A KR 1020120152907A KR 20120152907 A KR20120152907 A KR 20120152907A KR 20140083314 A KR20140083314 A KR 20140083314A
Authority
KR
South Korea
Prior art keywords
base substrate
layer
circuit board
printed circuit
forming
Prior art date
Application number
KR1020120152907A
Other languages
English (en)
Other versions
KR101976602B1 (ko
Inventor
정원석
안윤호
한준욱
이상명
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120152907A priority Critical patent/KR101976602B1/ko
Priority to US14/655,627 priority patent/US10015885B2/en
Priority to CN201380073883.2A priority patent/CN105027691B/zh
Priority to PCT/KR2013/011913 priority patent/WO2014104654A1/ko
Publication of KR20140083314A publication Critical patent/KR20140083314A/ko
Application granted granted Critical
Publication of KR101976602B1 publication Critical patent/KR101976602B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 본 발명에 따른 인쇄회로기판은 제1　소자가 매립된 매립부; 및 제2　소자가 실장되는 캐비티;를 포함한다. 본 발명에 따르면, 컨트롤러 칩, 이미지 센서 등의 소자가 매립 또는 실장되는 인쇄회로기판의 전체 두께를 감소시킬 수 있다.

Description

인쇄회로 기판 및 그 제조 방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 인쇄회로 기판 및 그 제조 방법에 관한 것이다.
인쇄회로 기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 전도성 재료로 인쇄회로 인쇄한 것으로, 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.
한편, 임베디드 PCB(Embedded PCB)는 저항(Resistor), 커패시터(Capacitor), 인덕터(Inductor)와 같은 수동부품(Passive Component)을 기판에 내장 (Embed)한 PCB으로서, 최근에는 IC칩과 같은 능동부품을 내장하는 기술도 개발되고 있으며, 이러한 의미에서 종류에 관계없이 전자부품을 내장한 PCB를 일컫는 용어로 사용되고 있다.
인쇄회로기판 기술에서 이러한 전자부품을 내장시키기 위해서는, 일반적으로 부품을 실장하는 방법, 캐비티(Cavity) 가공법, 칩의 전극과 PCB 회로 연결 방법 등이 매우 중요하다.
또한, 인쇄회로기판에 내장되는 부품의 개수가 많아지고, 부품의 두께가 커짐에 따라 인쇄회로기판의 두께도 두꺼워지고 있다. 이에 따라 최근에는 인쇄회로기판의 두께를 감소시키는 기술이 요구되고 있다.
공개특허공보 10-2012-0032217 공개특허공보 10-2009-0029574
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 인쇄회로기판의 두께를 감소시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
전술한 문제를 해결하기 위한 본 발명의 일실시예에 따른 인쇄회로기판은, 제1　소자가 매립된 매립부; 및 제2　소자가 실장되는 캐비티;를 포함한다.
상기 인쇄회로기판은 상기 매립부 및 상기 캐비티를 포함하는 제1 베이스기판; 상기 제1 베이스기판의 일면에 접합되고 상기 제2 소자를 위한 비아를 포함하는 제2 베이스기판;을 더 포함할 수 있다.
상기 인쇄회로기판은 상기 제1 베이스기판 상에 형성된 제1 회로층; 및 상기 제2 베이스기판 상에 형성된 제2 회로층;을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
상기 인쇄회로기판은 상기 제1 베이스기판과 상기 제2 베이스기판의 사이에 형성된 절연층을 더 포함할 수 있다.
상기 제1 베이스 기판은 상기 제1 회로층과 상기 제1 소자를 연결하는 제2 비아를 포함할 수 있다.
상기 인쇄회로기판은 상기 제1 회로층 상에 형성된 제1 솔더레지스트층; 및 상기 제2 회로층 상에 형성된 제2 솔더레지스트층을 더 포함할 수 있다.
상기 제2 소자는 이미지 센서 또는 광 센서일 수 있다.
상기 제1 소자는 컨트롤러 칩일 수 있다.
또한, 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법은 제1　소자가 매립된 매립부를 형성하고; 제2　소자가 실장되는 캐비티;를 형성하는 것을 포함한다.
상기 인쇄회로기판 제조방법은 상기 매립부 및 상기 캐비티를 포함하며 제1 금속층이 적층된 제1 베이스기판을 제조하고, 상기 제2 소자를 위한 제1 비아를 포함하며 제2 금속층이 적층된 제2 베이스기판을 제조하고, 상기 제1 베이스 기판과 상기 제2 베이스 기판을 접합하는 것을 더 포함할 수 있다.
상기 인쇄회로기판 제조방법은 상기 제1 금속층 및 제2 금속층을 패턴닝하여 제1 회로층 및 제2 회로층을 형성하고, 상기 제2 소자를 위한 캐비티에 제2 소자를 실장하는 것을 더 포함할 수 있다.
상기 제1 베이스 기판과 상기 제2 베이스 기판을 접합하는 것은 상기 제1 베이스기판과 상기 제2 베이스기판의 사이에 절연층 개재하는 것을 포함할 수 있다.
상기 인쇄회로기판 제조방법은 상기 접합하는 공정 후에 상기 제1 회로층과 상기 제1 소자를 연결하는 제2 비아를 형성하는 것을 더 포함할 수 있다.
상기 인쇄회로기판 제조방법은 상기 제1 회로층 상에 제1 솔더레지스트층을 형성하고; 상기 제2 회로층 상에 제2 솔더레지스트층을 형성하는 것을 더 포함할 수 있다.
상기 제1 베이스기판을 제조하는 것은 더미 코어층을 마련하여 상기 더미 코어층에 캐비티들을 가공하고, 상기 더미 코어층의 일측에 본딩 필름을 부착하고 상기 캐비티들에 상기 제1 소자 및 상기 제1 소자의 두께보다 큰 상기 제2 소자와 동일한 두께의 더미 소자를 실장하고, 상기 더미 소자의 상면에 대해 평편하도록 상기 제1 소자 상에 절연부재를 적층하고, 상기 더미 소자와 상기 절연부재 상에 제1 금속층을 형성하는 것을 포함할 수 있다.
상기 제2 베이스기판을 제조하는 것은 절연부재의 양면에 금속층들이 적층된 코어부재를 마련하고, 상기 코어부재에 상기 제2 소자를 위한 제1 비아를 형성하는 것을 포함할 수 있다.
상기 제2 소자를 위한 제1 비아를 형성하는 것은 상기 코어부재에 비아홀을 형성하고, 상기 비아홀을 전도성 물질로 채우는 것을 포함할 수 있다.
상기 인쇄회로기판 제조방법은 상기 코어부재의 일면 상의 금속층을 패터닝하여 상기 제2 소자를 위한 전극 패드를 형성하는 것을 더 포함할 수 있다.
상기 인쇄회로기판 제조방법은 상기 전극 패드 상에 무전해 금도금을 통해 도금층을 형성하는 것을 더 포함할 수 있다.
본 발명에 따르면, 컨트롤러 칩, 이미지 센서 등의 소자가 매립 또는 실장되는 인쇄회로기판의 전체 두께를 감소시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 제1 베이스기판의 제조방법을 나타낸 공정 단면도이다.
도 3은 본 발명의 일 실시예에 따른 제2 베이스기판의 제조방법을 설명하기 위한 공정 단면도이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 설명하기 위한 공정 단면도이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 인쇄회로기판의 단면도이다.
도 1을 참조하여 본 발명의 일실시예에 따른 인쇄회로 기판을 설명하기로 한다.
본 발명의 일실시예에 따른 인쇄회로기판은 제1　소자(105)가 매립된 매립부(410);　및 제2　소자(308)가 실장되는 캐비티(420)를 포함한다. 제1 소자(105)가 접속되는 제1 회로층(142)는 인쇄회로기판의 일 면 상에 형성되어 있고, 제2 소자(308)가 접속되는 제2 회로층(244)는 인쇄회로기판의 다른 면 상에 형성되어 있다. 그에 따라, 제2 소자를 위한 제1 비아(234)와 제1 소자(105)를 위한 제2 비아(410)는 인쇄회로기판의 양 면을 향해 각각 형성된다.
구체적으로, 인쇄회로기판은 제1 소자(105)가 매립되고 제2 소자(308)가 실장되는 캐비티를 포함하는 제1 베이스기판(100), 상기 제1 베이스기판(100)의 일면에 접합되고 상기 제2 소자를 위한 제1 비아(234)를 포함하는 제2 베이스기판(200), 상기 제1 베이스기판(100) 상에 형성된 제1 회로층(142); 및 상기 제2 베이스기판(200) 상에 형성된 제2 회로층(244)를 포함한다. 제1 베이스기판(100)은 제1 소자(105)가 매립된 매립부(410) 및 제2소자(308)이 실장되는 캐비티(420)을 포함한다.
또한, 상기 인쇄회로기판은 상기 제1 베이스기판(100)과 상기 제2 베이스기판(200)의 사이에 형성된 접착 절연층(310)을 포함한다. 상기 접착 절연층(310)의 재료로는 PPG(prepreg) 절연체가 사용될 수 있다. PPG는 섬유 강화 복합재료용의 중간 기재로, 강화섬유에 매트릭스 수지를 예비 함침한 성형 재료이다. PPG로는 고분자 에폭시 수지 등의 열경화성 수지계를 사용할 수 있으며, 폴리에테르케톤 등의 열가소성 수지도 사용될 수 있다.
그리고, 제2 소자(308)는 이미지 센서 또는 광 센서일 수 있다. 제1 소자(105)는 컨트롤러 칩일 수 있다. 이미지 센서 또는 광 센서는 일반적으로 컨트롤러 칩보다 큰 두께를 갖는다. 제2 소자(308)는 외부로부터 신호 및 정보를 수신해야 하기 때문에 이미지 칩(308)의 일부가 외부에 노출 또는 개방되어야 한다.
상기 제1 베이스 기판(100)은 더미 코어층(110) 및 절연층(130)을 포함한다. 더미 코어층(110)은 절연 물질로 이루어질 수 있다. 제1 베이스 기판(100)에는 제1 소자(105)는 매립되어 있고, 제2 소자(308)는 개방된 캐비티에 실장되어 있다.
그리고, 제1 베이스 기판(100) 상에는 제1 회로층(142)이 형성되어 있으며, 제1 베이스 기판(100)은 상기 제1 회로층(142)과 상기 제1 소자(105)를 연결하는 제2 비아(305)를 포함한다. 제1 회로층(142) 상에는 제1 솔더레지스트층(320)이 형성되어 있다. 제1 회로층(142)은 제 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 얇은 구리층인 동박 즉, 제1 금속층을 패터닝하여 형성될 수 있다.
유사하게, 제2 베이스 기판(200)은 절연부재(210) 및 상기 절연부재(210) 상에 상기 제2 소자(308)를 위한 제1 비아(234)를 포함한다. 절연부재(210)의 양 면에는 회로패턴이 형성되어 있는데, 제2 소자(308)에 대향하는 코어층(210)의 일면 상에 형성된 회로패턴은 제2 소자(308)를 위한 전극 패드층(232)이다. 전극 패드층(232) 상에는 제1 소자(105)과의 접속을 용이하게 하기 위해 도금층(240)이 형성되어 있다.
또한, 절연부재(210)의 타면 상에 형성된 회로패턴은 제2 회로층(244)을 형성한다. 제1 비아(234)는 제2 소자(308)과 제2 회로층(244)를 접속하기 위한 것이다. 제2 회로층(244) 상에는 제2 솔더레지스트층(322)이 형성되어 있다.
이와 같이, 본 발명의 일 실시예에 따른 인쇄회로기판은 적어도 2개의 소자를 포함하는데, 2개의 소자를 위한 비아는 인쇄회로기판의 2개의 측면을 향하도록 형성되어 있다.
도 2 내지 도 5는 본 발명의 바람직할 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다. 이하, 도 3 내지 도 6을 참조하여 인쇄회로기판 제조방법에 대해 설명한다.
도 2는 본 발명의 일 실시예에 따른 제1 베이스기판의 제조방법을 나타낸 공정 단면도이고, 도 4는 본 발명의 일 실시예에 따른 제2 베이스기판의 제조방법을 설명하기 위한 공정 단면도이다.
먼저 도 2를 참조하면, 더미 코어층(110)을 마련하고(S111) 더미 코어층(110)에 캐비티들을 가공한다(S112). 이어서, 상기 더미 코어층(110)의 일측에 본딩 필름(120)을 부착하고(S113), 더미 코어층(110)의 캐비티들에 제1 소자(105) 및 상기 제1 소자의 두께보다 큰 상기 제2 소자와 동일한 두께의 더미 소자(107)를 실장한다(S114). 그런 다음, 상기 더미 소자(107)의 상면에 대해 평편하도록 상기 제1 소자 상에 절연부재(130) 및 금속층(140)을 적층하고(S115), 압력을 가하여 프레스한다(S116), 최종적으로, 본딩 필름(120) 및 더미 소자(107)을 제거한다(S117)
제2 베이스기판(200)의 제조 방법은 도 4를 참조하여 설명된다.
도 3을 참조하면, 절연부재(210)의 양면에 각각 금속층들(222, 224)이 적층된 코어부재를 마련하고(S121), 상기 코어부재에 비아홀을 형성한다(S122). 비아홀은 CNC 드릴(Computer Numerical Control drill), CO2 또는 Yag 레이저 드릴 방법에 의해 가공된다.
이어서, 상기 비아홀을 전도성 물질로 채운후 절연부재(210)의 일 면 상의 금속층(222)을 패터닝하여 제2 소자(308)를 위한 전극패드(232)를 형성한다(S123). 즉, 제2 소자(308)가 실장하는 코어부재의 일 면에 형성된 금속층(222)를 패턴닝한다. 코어부재의 타면에 형성된 금속층(224)은 제2 금속층(224)가 된다. 마지막으로, 상기 전극패드(232) 상에 무전해 금도금을 통해 도금층(240)을 형성한다.
도 2 및 도 3에 도시된 바와 같이, 제1 베이스기판(100) 및 제2 베이스기판(200)이 제조될 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 설명하기 위한 공정 단면도이다.
도 4 및 도 5를 참조하면, 제1 베이스기판(100) 및 제2 베이스기판(200)을 제조한 후, 제1 베이스 기판(100)과 상기 제2 베이스 기판(200)을 접합한다(S131, S132). 상기 제1 베이스 기판(100)과 상기 제2 베이스 기판(200)을 접합할 때, 상기 제1 베이스기판(100)과 상기 제2 베이스기판(200)의 사이에 절연층(310) 개재한다. 즉, 제2 베이스기판(200) 상에 절연층(310)을 위치시키고 그 상에 제1 베이스기판(100)을 위치시킨 후 압착하여 적층한다.
그런 후, 상기 제1 회로층(140)과 상기 제1 소자(105)를 연결하는 비아(234)를 형성한다. 구체적으로, 제1 베이스기판(100)에 매립된 제1 소자(105)의 전기적 접속을 위한 비아홀을 형성한다(S133). 이 때 인쇄회로기판에는 관통홀(302)도 형성될 수 있다. 이어서, 비아홀을 전도성 물질로 채우고, 상기 제1 금속층(140) 및 제2 금속층(224)을 패턴닝하여 제1 회로층(142) 및 제2 회로층(244)을 형성한다(S134) 이후, 상기 제1 회로층(142) 상에 제1 솔더레지스트층(320)을 형성하고, 상기 제2 회로층(244) 상에 제2 솔더레지스트층(322)을 형성한다. 마지막으로 상기 제2 소자(308)를 위한 캐비티에 제2 소자(308)를 실장하여 인쇄회로기판이 제조된다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 즉, 본발명의 실시예들에서는 소자가 2개 또는 3개로 구성되는 인쇄회로 기판의 실시예를 들어 설명하였으나, 보다 많은 소자로 구성되는 인쇄회로 기판의 경우에는 소자의 개수에 상응하게 절연층이 추가되는 구성으로 다양한 실시예가 구성될 수 있음은 자명하다.
본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 제1 베이스기판 200: 제2 베이스기판
142: 제1 회로층 234: 제2 회로층
305: 제1 비아 244: 제2 비아
105: 제1 소자 308: 제2 소자
310: 절연층

Claims (19)

  1. 제1　소자가 매립된 매립부; 및
    제2　소자가 실장되는 캐비티;를 포함하는 인쇄회로기판　.
  2. 청구항 1에 있어서,
    상기 인쇄회로기판은
    상기 매립부 및 상기 캐비티를 포함하는 제1 베이스기판;
    상기 제1 베이스기판의 일면에 접합되고 상기 제2 소자를 위한 제1 비아를 포함하는 제2 베이스기판;을 더 포함하는 인쇄회로기판.
  3. 청구항 2에 있어서,
    상기 제1 베이스기판 상에 형성된 제1 회로층; 및
    상기 제2 베이스기판 상에 형성된 제2 회로층;
    을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  4. 청구항 2에 있어서,
    상기 제1 베이스기판과 상기 제2 베이스기판의 사이에 형성된 절연층을 더 포함하는 인쇄회로기판.
  5. 청구항 3에 있어서,
    상기 제1 베이스 기판은 상기 제1 회로층과 상기 제1 소자를 연결하는 제2 비아를 포함하는 인쇄회로기판.
  6. 청구항 3에 있어서,
    상기 제1 회로층 상에 형성된 제1 솔더레지스트층; 및
    상기 제2 회로층 상에 형성된 제2 솔더레지스트층을 더 포함하는 인쇄회로 기판.
  7. 청구항 1에 있어서,
    상기 제2 소자는 이미지 센서 또는 광 센서인 인쇄회로기판.
  8. 청구항 1에 있어서,
    상기 제1 소자는 컨트롤러 칩인 인쇄회로기판.
  9. 제1　소자가 매립된 매립부를 형성하고;
    제2　소자가 실장되는 캐비티를 형성하는 것을 포함하는 인쇄회로기판 제조방법.
  10. 청구항 9에 있어서,
    상기 매립부 및 상기 캐비티를 포함하며 제1 금속층이 적층된 제1 베이스기판을 제조하고;
    상기 제2 소자를 위한 제1 비아를 포함하며 제2 금속층이 적층된 제2 베이스기판을 제조하고;
    상기 제1 베이스 기판과 상기 제2 베이스 기판을 접합하는 것을 더 포함하는 인쇄회로기판 제조방법.
  11. 청구항 10에 있어서,
    상기 제1 금속층 및 제2 금속층을 패턴닝하여 제1 회로층 및 제2 회로층을 형성하고;
    상기 제2 소자를 위한 캐비티에 제2 소자를 실장하는 것을 더 포함하는 인쇄회로기판 제조방법.
  12. 청구항 10에 있어서,
    상기 제1 베이스 기판과 상기 제2 베이스 기판을 접합하는 것은
    상기 제1 베이스기판과 상기 제2 베이스기판의 사이에 절연층 개재하는 것을 포함하는 인쇄회로기판 제조방법.
  13. 청구항 11에 있어서,
    상기 접합하는 공정 후에 상기 제1 회로층과 상기 제1 소자를 연결하는 제2 비아를 형성하는 것을 포함하는 인쇄회로기판 제조방법.
  14. 청구항 11에 있어서,
    상기 제1 회로층 상에 제1 솔더레지스트층을 형성하고;
    상기 제2 회로층 상에 제2 솔더레지스트층을 형성하는 것을 더 포함하는 인쇄회로기판 제조방법.
  15. 청구항 10에 있어서,
    상기 제1 베이스기판을 제조하는 것은
    더미 코어층을 마련하여 상기 더미 코어층에 캐비티들을 가공하고,
    상기 더미 코어층의 일측에 본딩 필름을 부착하고
    상기 캐비티들에 상기 제1 소자 및 상기 제1 소자의 두께보다 큰 상기 제2 소자와 동일한 두께의 더미 소자를 실장하고,
    상기 더미 소자의 상면에 대해 평편하도록 상기 제1 소자 상에 절연부재를 적층하고,
    상기 더미 소자와 상기 절연부재 상에 제1 금속층을 형성하는 것을 포함하는 인쇄회로기판 제조방법.
  16. 청구항 10에 있어서,
    상기 제2 베이스기판을 제조하는 것은
    절연부재의 양면에 금속층들이 적층된 코어부재를 마련하고,
    상기 코어부재에 상기 제2 소자를 위한 제1 비아를 형성하는 것을 포함하는 인쇄회로기판 제조방법.
  17. 청구항 16에 있어서,
    상기 제2 소자를 위한 제1 비아를 형성하는 것은
    상기 코어부재에 비아홀을 형성하고,
    상기 비아홀을 전도성 물질로 채우는 것을 포함하는 인쇄회로기판 제조방법.
  18. 청구항 16에 있어서,
    상기 코어부재의 일면 상의 금속층을 패터닝하여 상기 제2 소자를 위한 전극 패드를 형성하는 것을 더 포함하는 인쇄회로기판 제조방법.
  19. 청구항 18에 있어서,
    상기 전극 패드 상에 무전해 금도금을 통해 도금층을 형성하는 것을 더 포함하는 인쇄회로기판 제조방법.
KR1020120152907A 2012-12-26 2012-12-26 인쇄회로 기판 및 그 제조 방법 KR101976602B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120152907A KR101976602B1 (ko) 2012-12-26 2012-12-26 인쇄회로 기판 및 그 제조 방법
US14/655,627 US10015885B2 (en) 2012-12-26 2013-12-20 Printed circuit board, and method for manufacturing same
CN201380073883.2A CN105027691B (zh) 2012-12-26 2013-12-20 印刷电路板及其制造方法
PCT/KR2013/011913 WO2014104654A1 (ko) 2012-12-26 2013-12-20 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120152907A KR101976602B1 (ko) 2012-12-26 2012-12-26 인쇄회로 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140083314A true KR20140083314A (ko) 2014-07-04
KR101976602B1 KR101976602B1 (ko) 2019-05-10

Family

ID=51021637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120152907A KR101976602B1 (ko) 2012-12-26 2012-12-26 인쇄회로 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US10015885B2 (ko)
KR (1) KR101976602B1 (ko)
CN (1) CN105027691B (ko)
WO (1) WO2014104654A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856701B2 (en) 2021-11-17 2023-12-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2535763B (en) * 2015-02-26 2018-08-01 Murata Manufacturing Co An embedded magnetic component device
KR102435127B1 (ko) * 2015-07-06 2022-08-24 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 카메라 모듈
KR102466204B1 (ko) * 2015-12-16 2022-11-11 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2017139316A (ja) * 2016-02-03 2017-08-10 ソニー株式会社 半導体装置および製造方法、並びに電子機器
CN105682362B (zh) * 2016-03-31 2019-04-23 上海中航光电子有限公司 一种柔性电路板及其显示器
US11049898B2 (en) 2017-04-01 2021-06-29 Ningbo Sunny Opotech Co., Ltd. Systems and methods for manufacturing semiconductor modules
DE102017206105A1 (de) 2017-04-10 2018-10-11 Robert Bosch Gmbh Verfahren zum Herstellen eines elektronischen Steuermoduls
CN110337804A (zh) 2017-04-12 2019-10-15 宁波舜宇光电信息有限公司 摄像模组及其模塑感光组件和制造方法以及电子设备
US10910325B2 (en) * 2017-05-29 2021-02-02 Intel Corporation Integrated circuit packages with conductive element having cavities housing electrically connected embedded components
US10206286B2 (en) * 2017-06-26 2019-02-12 Infineon Technologies Austria Ag Embedding into printed circuit board with drilling
CN108323034A (zh) * 2017-12-25 2018-07-24 华为技术有限公司 Pcb的制作方法、pcb、摄像头组件及终端
EP3540766A1 (en) * 2018-03-12 2019-09-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Layer stack of component carrier material with embedded components and common high temperature robust dielectric structure
EP3582593B1 (en) 2018-06-11 2024-02-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
CN111246684A (zh) * 2018-11-28 2020-06-05 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
KR20210000105A (ko) 2019-06-24 2021-01-04 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US10804205B1 (en) 2019-08-22 2020-10-13 Bridge Semiconductor Corp. Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
KR20210078239A (ko) * 2019-12-18 2021-06-28 삼성전자주식회사 인쇄회로기판 및 이를 구비한 전자 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340713A (ja) * 2004-05-31 2005-12-08 Nec Kansai Ltd マルチチップモジュール
US20080049405A1 (en) * 2006-07-28 2008-02-28 Dai Nippon Printing Co., Ltd. Multilayered printed wiring board and method for manufacturing the same
KR20090029574A (ko) 2007-09-18 2009-03-23 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US20110164391A1 (en) * 2010-01-06 2011-07-07 Yee Na Shin Electronic component-embedded printed circuit board and method of manufacturing the same
KR101084250B1 (ko) * 2009-12-14 2011-11-17 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US20120024583A1 (en) * 2010-07-30 2012-02-02 Samsung Electronics Co., Ltd. Multilayer laminate package and method of manufacturing the same
KR20120032217A (ko) 2010-09-28 2012-04-05 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999531B1 (ko) * 2008-10-20 2010-12-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US7972936B1 (en) * 2009-02-03 2011-07-05 Hrl Laboratories, Llc Method of fabrication of heterogeneous integrated circuits and devices thereof
KR101677284B1 (ko) * 2009-12-24 2016-11-18 삼성전자주식회사 내장 회로기판 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340713A (ja) * 2004-05-31 2005-12-08 Nec Kansai Ltd マルチチップモジュール
US20080049405A1 (en) * 2006-07-28 2008-02-28 Dai Nippon Printing Co., Ltd. Multilayered printed wiring board and method for manufacturing the same
KR20090029574A (ko) 2007-09-18 2009-03-23 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
KR101084250B1 (ko) * 2009-12-14 2011-11-17 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US20110164391A1 (en) * 2010-01-06 2011-07-07 Yee Na Shin Electronic component-embedded printed circuit board and method of manufacturing the same
US20120024583A1 (en) * 2010-07-30 2012-02-02 Samsung Electronics Co., Ltd. Multilayer laminate package and method of manufacturing the same
KR20120032217A (ko) 2010-09-28 2012-04-05 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856701B2 (en) 2021-11-17 2023-12-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
WO2014104654A1 (ko) 2014-07-03
CN105027691B (zh) 2018-10-12
US10015885B2 (en) 2018-07-03
KR101976602B1 (ko) 2019-05-10
CN105027691A (zh) 2015-11-04
US20150334843A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
KR101976602B1 (ko) 인쇄회로 기판 및 그 제조 방법
US9999141B2 (en) Printed circuit board and method for manufacturing the same
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
US9345142B2 (en) Chip embedded board and method of manufacturing the same
US11324126B2 (en) Mechanically robust component carrier with rigid and flexible portions
KR101289140B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
EP3582593B1 (en) Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
KR20140033245A (ko) 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US10743422B2 (en) Embedding a component in a core on conductive foil
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20170196094A1 (en) Electronic component packaged in a flexible component carrier
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
KR101326999B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
EP3340753A1 (en) Connector member integrated with component carrier
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
KR101095244B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR20140076090A (ko) 인쇄회로 기판 및 그 제조 방법
US9443830B1 (en) Printed circuits with embedded semiconductor dies
JP2006073694A (ja) 配線基板の製造方法
JP2001217524A (ja) プリント配線板の製造方法
JP2011244005A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right