JP2006073694A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2006073694A
JP2006073694A JP2004253869A JP2004253869A JP2006073694A JP 2006073694 A JP2006073694 A JP 2006073694A JP 2004253869 A JP2004253869 A JP 2004253869A JP 2004253869 A JP2004253869 A JP 2004253869A JP 2006073694 A JP2006073694 A JP 2006073694A
Authority
JP
Japan
Prior art keywords
electrically insulating
wiring board
base material
insulating base
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004253869A
Other languages
English (en)
Other versions
JP4529594B2 (ja
Inventor
Sadashi Nakamura
禎志 中村
Hideki Higashiya
秀樹 東谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004253869A priority Critical patent/JP4529594B2/ja
Publication of JP2006073694A publication Critical patent/JP2006073694A/ja
Application granted granted Critical
Publication of JP4529594B2 publication Critical patent/JP4529594B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明は、高精細な全層IVH構造の多層配線基板を形成することができる製造方法を提供することを目的とする。
【解決手段】電気絶縁性基材11の両面に保護フィルム12を形成する保護フィルム形成工程と、この保護フィルム12を形成した電気絶縁性基材11に貫通孔を形成する貫通孔形成工程と、この貫通孔に導電体を充填する導電体充填工程と、前記保護フィルム12を除去し電気絶縁性基材11に、配線を形成した別の基材を位置決めし積層する位置決め積層工程とを備え、前記位置決め積層工程において、前記保護フィルム12を形成した電気絶縁性基材11を支持体15に固定して工程を行う配線基板の製造方法である。
【選択図】図1

Description

本発明は、多層配線基板の各配線層間を電気的に接続するビアと、配線層に形成されたランドが高精度に位置決めされた配線基板の製造方法に関するものである。
近年、電子機器の小型化、高性能化に伴い、産業用にとどまらず広く民生用機器の分野においてもLSI等の半導体チップを高密度に実装できる多層配線基板が安価に供給されることが強く要望されてきている。このような多層配線基板では微細な配線ピッチで形成された複数層の配線パターン間を高い接続信頼性で電気的に接続できることが重要である。
従来、このような市場の要望に対して従来の多層配線基板の層間接続の主流となっていたスルーホール内壁の金属めっき導体に代えて、多層配線基板の任意の電極を任意の配線パターン位置において層間接続できるインナービアホール接続法すなわち全層IVH構造樹脂多層基板と呼ばれるものがある。
これは、多層配線基板のビアホール内に導電体を充填して必要な各層間のみを接続することが可能であり、部品ランド直下にインナービアホールを設けることができるために、基板サイズの小型化や高密度実装を実現することができる。また、インナービアホールにおける電気的接続は導電性ペーストを用いているために、ビアホールにかかる応力を緩和することができ、熱衝撃等による寸法変化に対して安定な電気的接続を実現することができる。
この全層IVH構造樹脂多層基板として図5に示すような工程で製造される多層配線基板が従来から提案されている。
図5において、1は電気絶縁性基材である。電気絶縁性基材1には、被圧縮性を有する多孔質基材やコアフィルムの両側に接着剤層が形成された3層構造のもの、繊維と樹脂の複合基材等が用いられる。
次に従来の工程について説明する。まず図5(a)に示すように電気絶縁性基材1の両側に保護フィルム2をラミネート加工によって貼り付ける。このラミネートの際に、電気絶縁性基材1と保護フィルム2が高温状態で接着するため、電気絶縁性基材1と保護フィルム2の界面に電気絶縁性基材1と保護フィルム2の熱膨張係数の違いに起因する応力が発生している。
続いて、図5(b)に示すように電気絶縁性基材1と保護フィルム2の全てを貫通するビアホール3をレーザー等によって形成する。次に図5(c)に示すようにビアホール3に導電性ペースト4を充填する。この保護フィルム2は電気絶縁性基材1の表面に導電性ペースト4が残存しないようにする役割を果たす。
その後、両側の保護フィルム2を剥離し、この状態で両側から箔状の配線材料5を積層配置すると図5(d)に示した状態になる。
ここで、電気絶縁性基材表面1の保護フィルム2を剥離する際に、電気絶縁性基材1の両方向の寸法変化が発生する。この寸法変化は、保護フィルム2を電気絶縁性基材1に形成する際に発生した保護フィルム2と電気絶縁性基材1の間の応力が開放されるために生じる。
次に図5(e)に示す工程で配線材料5を加熱加圧することにより、電気絶縁性基材1に接着させる。この時、電気絶縁性基材1が被圧縮性の特徴を持つ場合には、加熱加圧によって厚み方向に収縮することとなる。また、この加熱加圧工程によって導電性ペースト4は厚み方向に圧縮される。この圧縮によって導電性ペースト4内の金属フィラーどうしが高密度に接触し、配線材料5と導電性ペースト4の電気的接続が実現されることとなる。
その後、図5(f)に示すように配線材料5をパターニングすることによって両面配線基板6が完成する。次に図5(g)に示すように、両面配線基板6の両側に、図5(a)〜(d)に示したのと同様の工程で形成した導電性ペーストが充填された別の電気絶縁性基材7と配線材料8を積層配置させる。この電気絶縁性基材7に形成されているビアホール3は、既に形成されている両面配線基板6の配線パターンを位置認識し、両面配線基板6の面方向の寸法変化測定結果をもとに、レーザー加工データを補正した状態で形成されている。
この電気絶縁性基材7も既に述べた例と同様に、保護フィルム剥離の際に寸法変化することとなる。
図5(h)に示す工程で配線材料8を加熱加圧することにより、電気絶縁性基材7に接着させる。このとき、同時に両面配線基板6と電気絶縁性基材7も接着することになる。この加熱加圧工程で図5(e)に示した工程と同様に電気絶縁性基材7が厚み方向に収縮し、導電性ペースト9が厚み方向に圧縮される。この圧縮によって導電性ペースト9が配線材料8と両面配線基板6上の配線10と高密度に接触し電気的な接続が実現されるのである。
次に、表層の配線材料8をパターニングすることによって図5(i)に示す多層配線基板が完成する。ここでは、多層配線基板として4層基板の例を示したが、多層配線基板の層数は4層に限定されるものではなく、同様の工程でさらに多層化することができる。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平7−283534号公報
しかしながら、上記した従来例に示した製造方法では、電気絶縁性基材表面に形成した保護フィルムを剥離する際の電気絶縁性基材の寸法変化が原因となり、配線パターンとして形成されたランドと、電気絶縁性基材に設けられた、ビアホールを合致させるために寸法変化ばらつきを許容できる程度までランド径を大きくする必要がある。
すなわち、上記した製造方法では、全層IVH構造の多層配線基板を形成する場合に、上記寸法変化ばらつきを許容するためにランド径を大きくする必要があり、これがランド径を微小化し、高密度な配線形成を実施する上での課題となっていた。また、この寸法変化がさらに高密度な配線基板を形成すべく、ビアホールを小径化または電気絶縁性基材の厚みを薄くした際に顕著となり、高精細な多層配線基板を形成する際の課題となっている。
本発明は、上記した課題を解決し、高精細な全層IVH構造の多層配線基板を形成することができる製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、電気絶縁性基材の両面に保護フィルムを形成する保護フィルム形成工程と、この保護フィルムを形成した電気絶縁性基材に貫通孔を形成する貫通孔形成工程と、この貫通孔に導電体を充填する導電体充填工程と、前記保護フィルムを除去した電気絶縁性基材に、配線を形成した別の基板を位置決めして積層する位置決め積層工程とを備えた配線基板の製造方法であって、前記位置決め積層工程において、前記保護フィルムを形成した電気絶縁性基材を支持体に固定して積層を行うことを特徴とする配線基板の製造方法である。本発明によれば、位置決め積層工程において保護フィルムを形成した電気絶縁性基材を所定の寸法に延伸させ支持体に固定するため、保護フィルムを形成した電気絶縁性基材の面方向の寸法変化を同調することが可能となり、これにより高精度に位置決め積層ができるという作用効果が得られる。
本発明によれば、位置決め積層工程において、電気絶縁性基材のビアホールの位置と配線パターンとして形成されたランドの位置が合致するように調整しながら電気絶縁性基材を所定の寸法に延伸させ、この所定の寸法で電気絶縁性基材を支持体に固定することにより、積層時には電気絶縁性基材の寸法を変化させることなく積層ができるため、精度良く位置決めを行うことができ、その結果高精度の全層IVH構造の多層配線基板を形成することができるという効果が得られる。
(実施の形態1)
以下、実施の形態1を用いて、本発明の特に請求項1〜14に記載の発明について図面を参照しながら説明する。
図1(a)〜(k)は本実施の形態における配線基板の製造方法について主要工程を示した断面図である。
まず図1(a)において、11は電気絶縁性基材である。電気絶縁性基材11には、多孔質材料と樹脂などの複数の有機材料からなる複合材料の延性体、または単一熱硬化性樹脂、繊維、樹脂の複数の有機材料と無機材料からなる複合材料の延性体などが用いられる。多孔質材料と樹脂の複合材料は、たとえば四フッ化エチレン樹脂(PTFE)をシート状に延伸した多孔質フィルムにエポキシ樹脂やシアネート樹脂を含浸した複合材料が用いられている。また繊維と樹脂の複合材料には、たとえばアラミドやガラス繊維を用いた不織布あるいは織布にエポキシ樹脂を含浸した複合材料が用いられている。一般的に単一熱硬化性樹脂は、エポキシ樹脂をコーティングしたものを用いることが多い。
製造工程について説明する。図1(a)に示すように電気絶縁性基材11の両側に保護フィルム12をラミネート加工によって貼り付ける。保護フィルム12には引っ張り弾性が大きいPET、PEN等の樹脂フィルムが用いられ、厚みは25μm以下が適しており、特に5μm〜20μmが望ましい。
続いて、図1(b)に示すように、電気絶縁性基材11と保護フィルム12の全てを貫通するための貫通孔であるビアホール13をレーザー加工、パンチ加工等によって形成する。このとき電気絶縁性基材11は、所定の寸法に調整するために支持体20によって固定されている。ここで、ビアホール13の壁面に傾斜を設ける場合には、レーザー加工を用いることがより好ましい。レーザー加工の場合には電気絶縁性基材11の表裏面でレーザーエネルギーにさらされる状態が異なるため、レーザー条件を変えることでビアホール13の壁面での傾斜形状を任意に制御することが容易である。
次に、図1(c)に示すようにビアホール13に導電体からなる導電性ペースト14を充填する。ここで、導電性ペーストとしては金属フィラーと樹脂バインダーが含まれる材料を用いる。金属フィラーには、銅、銀、金、スズ、はんだ、およびこれらの合金が用いられ、樹脂バインダーには、エポキシ、ポリイミド等の熱硬化性樹脂が用いられるのが一般的である。
その後、図1(d)に示すように、電気絶縁性基材11の片面側を支持体15にて固定する。この支持体15に電気絶縁性基材11を固定することにより、表面の保護フィルム12を剥離する際の電気絶縁性基材11の面方向の寸法変化を抑制することができる。
本工程において、ビアホール13の開口面積が小さい側を支持体15にて固定している。一般的にビアホール13の開口面積の大きい側については保護フィルム12壁面のテーパー形状が順テーパーであり、より導電性ペースト14が取られやすくなっている。そこで、図1(d)の工程後電気絶縁性基材11と保護フィルム12の両方の厚み分で導電性ペースト14を保持した状態で、開口面積の大きい側の保護フィルム12を除去する。
次に保護フィルム12除去後の開口面積の大きい側に露出した導電性ペースト14を配線に接触させ、開口部分でも導電性ペースト14の保持を行う。さらに、保護フィルム12壁面のテーパー形状が逆テーパーの導電性ペースト14が取られにくい側を最後に除去するようにする。これにより、保護フィルム12除去による導電性ペースト14の欠落を抑制することができ、ビアホール13での安定した電気的接続を確保することができる。
本実施の形態において、図1(b)および図1(d)の工程における支持体15、20は真空吸引部18を備えており、例えば図2(a)に示すように溝状の真空吸引部18を電気絶縁性基材11のビアホール13形成領域の外側に位置するように設けられている。この構成により、電気絶縁性基材11の厚みが特に薄い場合に真空吸引部18で電気絶縁性基材11が吸引された際のたわみ、およびビアホール13内に充填された導電性ペースト14の脱落を防止することができる。
なお、図2(b)に示すように、支持体15、20の真空吸引部18の配置を、各々独立に真空吸引できるようにした真空吸引部18をビアホール13形成領域の外側に複数設けてもよい。このように複数の真空吸引部18を設け、真空吸引を行うと真空吸引部18上の電気絶縁性基材11が吸引力によってたわんでテンション力を発現するため、外側から内側へ順次真空吸引力をかけることにより電気絶縁性基材11を面方向に引っ張るテンション力を調整することが可能となる。
また、電気絶縁性基材11を固定する工程において、電気絶縁性基材11と支持体15間に、ビアホール13内の導電性ペースト14脱落防止のためのカバーフィルムを設けた場合、図3(a)、(b)に示すような電気絶縁性基材11を全面固定が可能な支持体15を用いて固定を行うことが可能となる。この方法を用いることにより、図1(d)の工程よりもさらに電気絶縁性基材11の面方向の寸法変化を抑制させることが可能となるので、ビアホール13と配線として形成されたランドをより高精度に位置決めすることができるという効果が得られる。
なお、この場合も、真空吸引部18を複数設けてもよい。
その後、表面の保護フィルム12を剥離すると図1(e)に示す状態となる。このとき電気絶縁性基材11の片面を固定しているので、この保護フィルム12剥離の際に、ビアホール13の位置が変化することはない。この状態では図示したように導電性ペースト14が電気絶縁性基材11表面より保護フィルム12の厚み分突出したものとなり、導電性ペースト14の量を多く確保することができている。
次に、図1(f)に示すように、支持体により固定された電気絶縁性基材11を、ビアホールが導電体によって充填されている両面配線基板16の上に仮固定する。この仮固定は電気絶縁性基材11の周辺部を局所的に加熱し電気絶縁性基材11の樹脂を溶融させ接着してもよい。また、この仮固定は電気絶縁性基材11が面方向に寸法変化するのを抑制することができれば十分であり、粘着シートによる接着や、支持体15側より常温で加圧し電気絶縁性基材11と両面配線基板16とが物理的に密着する程度でも構わない。このように仮固定を行うことで、電気絶縁性基材11の全面が両面配線基板16の配線上に固定されているので後の工程で保護フィルム12を除去する際に、微少領域においても電気絶縁性基材11が位置ずれすることがない。
その後支持体15を除去すると図1(g)に示す状態となる。ここで表面の保護フィルム12を剥離すると図1(h)に示す状態となる。ここで、保護フィルム12を剥離した面では、既に説明したように導電性ペースト14が電気絶縁性基材11表面より突出した形状となっている。
次に、図1(i)に示すように電気絶縁性基材11表面に配線材料17を積層する。この状態で加熱加圧することにより電気絶縁性基材11を接着すると図1(j)に示す状態となる。この加熱加圧工程は電気絶縁性基材11が完全に両面配線基板16と接着する条件で行われる。一例として電気絶縁性基材11に熱硬化性の樹脂が含まれる場合には、この熱硬化性樹脂が完全に硬化する条件で行われる。また、導電性ペースト14に熱硬化性樹脂が含まれる場合には、この加熱加圧工程で導電性ペースト14内の樹脂も硬化させることが必要である。具体的には、熱硬化性の樹脂としてエポキシ樹脂を用いた場合に、50kgf/cm2、200℃、1時間の加熱加圧条件でこれらの硬化を実施する。
また、この加熱加圧工程の際に、導電性ペースト14に含まれる金属フィラーが高密度に接触することがビアホール13における電気的接続を安定化する点で重要である。そのためには電気絶縁性基材11に含有される熱硬化性樹脂14が加熱加圧工程で硬化および接着のため一旦液状化し流動するときに、金属フィラーが同時に流されないようにビアホール13の形状の壁を維持できることが望ましい。よって電気絶縁性基材11は、たとえばPTFEからなる多孔質体のシートや、アラミドやガラス繊維からなる繊維不織布や繊維織布に樹脂が含浸されたものを用いると、この加熱加圧工程の際に金属フィラーが電気絶縁性基材の面方向に流れることなく厚み方向に金属フィラーが圧縮されるためより高密度な接触が実現される。さらには、電気絶縁性基材11が被圧縮性を有するほうがより厚み方向に金属フィラーを圧縮できるため、高密度な接触を実現するためには好ましい。また電気絶縁性基材として、シリカやアルミナなどの無機フィラーを含有することにより電気絶縁性基材を有機材料のみで構成したものに比べ低膨張率に設計することができ、ビアホール13における電気的接続を高信頼性化することができる。
図1(j)の工程後、表層の配線材料17をパターニングすることによって図1(k)に示す多層配線基板が完成する。ここでは、多層配線基板として両面配線基板11の片側に電気絶縁性基材11を1層積層し3層配線基板を形成する例を示したが、図1(e)で示した積層を両面配線基板の両側より実施し、4層配線基板を形成しても同様の効果が得られる。また、多層配線基板の層数は4層に限定されるものではなく、同様の工程でさらに多層化することができる。
なお、本実施の形態では、図1に示すような、ビアホールが導電体によって充填されている両面配線基板16を電気絶縁性基材11に積層する場合について説明したが、図4に示すような、貫通孔を有しない基材に銅箔を選択して形成した配線転写基材19を、支持体15に固定した電気絶縁性基材11に積層し、積層後に電気絶縁性基材11の保護フィルム12を剥離し、その後配線材料17をパターニングして多層配線基板を形成する場合についても同様の効果が得られる。
また、本実施の形態に示した電気絶縁性基材については、特に厚みが100μm以下になると工程毎に寸法が大きく変化する傾向にあるので、本実施の形態を用いて積層を行うことによって、より顕著な効果が得られる。
以上のように本実施の形態によれば、位置決め積層工程において、保護フィルムを形成した電気絶縁性基材を所定の寸法に延伸させて支持体に固定することにより、電気絶縁性基材の寸法を安定化させることができ、これによって高精度に位置決め積層をすることが可能となるので、高精細な全層IVH構造の多層配線基板を形成することができるという効果が得られる。
本発明の配線基板の製造方法は、多層配線基板の各配線層間を電気的に接続するビアと、配線層に形成されたランドが高精度に位置決め積層ができるため高精細な全層IVH構造の多層配線基板の製造方法として有用である。
本発明の実施の形態1における配線基板の製造方法を示す工程断面図 同実施の形態における支持体の平面図 同実施の形態における電気絶縁性基材の固定方法を示す断面図 同実施の形態における配線基板の製造方法を示す工程断面図 従来の配線基板の製造方法を示す断面図
符号の説明
11 電気絶縁性基材
12 保護フィルム
13 ビアホール
14 導電性ペースト
15、20 支持体
16 両面配線基板
17 配線材料
18 真空吸引部

Claims (14)

  1. 電気絶縁性基材の両面に保護フィルムを形成する保護フィルム形成工程と、この保護フィルムを形成した電気絶縁性基材に貫通孔を形成する貫通孔形成工程と、この貫通孔に導電体を充填する導電体充填工程と、前記保護フィルムを除去した電気絶縁性基材に、別途配線が形成された配線済み基板を位置決めして積層する位置決め積層工程とを備えた配線基板の製造方法であって、前記位置決め積層工程において、前記保護フィルムを形成した電気絶縁性基材の一方の面を支持体に固定するとともに、前記電気絶縁性基材の他方の面の保護フィルムを剥離し、その剥離された面に前記配線済み基板を位置決めして積層することを特徴とする配線基板の製造方法。
  2. 貫通孔形成工程において、保護フィルムを形成した電気絶縁性基材を支持体に固定して貫通孔を形成することを特徴とする請求項1に記載の配線基板の製造方法。
  3. 位置決め積層工程において、保護フィルムを形成した電気絶縁性基材の貫通孔と配線済み基板の配線パターンとの位置を合致させるために、前記電気絶縁性基材を所定の寸法になるよう調整しながら延伸させて支持体に固定することを特徴とする請求項1に記載の配線基板の形成方法。
  4. 位置決め積層後に、電気絶縁性基材の他方の面の保護フィルムを剥離し、この剥離した面に配線パターンを形成することを特徴とする請求項1に記載の配線基板の製造方法。
  5. 電気絶縁性基材を固定する方法は、電気絶縁性基材の周辺部分を固定することを特徴とする請求項1〜4のいずれか一つに記載の配線基板の形成方法。
  6. 位置決め積層工程において、電気絶縁性基材を固定する方法は、電気絶縁性基材の面全体を固定することを特徴とする請求項1〜4のいずれか一つに記載の配線基板の形成方法。
  7. 電気絶縁性基材は、複数の有機材料からなる複合材料の延性体であることを特徴とする請求項1〜4のいずれか一つに記載の配線基板の形成方法。
  8. 電気絶縁性基材は、複数の有機材料と無機材料からなる複合材料の延性体であることを特徴とする請求項1〜4のいずれか一つに記載の配線基板の形成方法。
  9. 保護フィルムは、厚みが25μm以下であり、電気絶縁性基材よりも引っ張り弾性率が大きいことを特徴とする請求項1〜4のいずれか一つに記載の配線基板の製造方法。
  10. 有機材料に有機多孔質体を含むことを特徴とする請求項7,8のいずれかに記載の配線基板の製造方法。
  11. 有機材料に半硬化状態の単一熱硬化性樹脂を含むことを特徴とする請求項7,8のいずれかに記載の配線基板の製造方法。
  12. 無機材料に繊維不織布または繊維織布を含み、樹脂が含浸されていることを特徴とする請求項8に記載の配線基板の製造方法。
  13. 電気絶縁性基材は、厚みが100μm以下であることを特徴とする請求項7,8のいずれかに記載の配線基板の製造方法。
  14. 電気絶縁性基材は、無機フィラーを含有していることを特徴とする請求項7,8のいずれかに記載の配線基板の製造方法。
JP2004253869A 2004-09-01 2004-09-01 配線基板の製造方法 Expired - Fee Related JP4529594B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004253869A JP4529594B2 (ja) 2004-09-01 2004-09-01 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004253869A JP4529594B2 (ja) 2004-09-01 2004-09-01 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006073694A true JP2006073694A (ja) 2006-03-16
JP4529594B2 JP4529594B2 (ja) 2010-08-25

Family

ID=36154005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004253869A Expired - Fee Related JP4529594B2 (ja) 2004-09-01 2004-09-01 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4529594B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294644A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd ペースト充填済みプリプレグの製造方法および回路基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001277457A (ja) * 2000-03-29 2001-10-09 Kyocera Corp 積層装置およびそれを用いた積層方法
JP2002124763A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法、回路形成基板および回路形成基板用材料
JP2003092024A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd ビアホール充填用導電性ペーストとそれを用いた回路基板とその製造方法
JP2003283087A (ja) * 2002-01-18 2003-10-03 Matsushita Electric Ind Co Ltd プリント配線基板およびその製造方法
JP2004172524A (ja) * 2002-11-22 2004-06-17 Matsushita Electric Ind Co Ltd プリント配線板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001277457A (ja) * 2000-03-29 2001-10-09 Kyocera Corp 積層装置およびそれを用いた積層方法
JP2002124763A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法、回路形成基板および回路形成基板用材料
JP2003092024A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd ビアホール充填用導電性ペーストとそれを用いた回路基板とその製造方法
JP2003283087A (ja) * 2002-01-18 2003-10-03 Matsushita Electric Ind Co Ltd プリント配線基板およびその製造方法
JP2004172524A (ja) * 2002-11-22 2004-06-17 Matsushita Electric Ind Co Ltd プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294644A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd ペースト充填済みプリプレグの製造方法および回路基板の製造方法

Also Published As

Publication number Publication date
JP4529594B2 (ja) 2010-08-25

Similar Documents

Publication Publication Date Title
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US20050016764A1 (en) Wiring substrate for intermediate connection and multi-layered wiring board and their production
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
US8076589B2 (en) Multilayer wiring board and its manufacturing method
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
KR101326999B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP2000216514A (ja) 配線基板とその製造方法
KR20180112977A (ko) 인쇄회로기판 및 이의 제조 방법
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
JP2013183015A (ja) 電子部品内蔵多層配線基板及びその製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JP4529594B2 (ja) 配線基板の製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2014204088A (ja) 多層配線基板およびその製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
US9443830B1 (en) Printed circuits with embedded semiconductor dies
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP6367902B2 (ja) 配線基板
JP4470452B2 (ja) 配線基板の製造方法
JP2007335487A (ja) 半導体装置およびその製造方法
JP2012191101A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070702

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070820

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees