KR101289140B1 - 임베디드 인쇄회로기판 및 그 제조방법 - Google Patents

임베디드 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101289140B1
KR101289140B1 KR1020100093742A KR20100093742A KR101289140B1 KR 101289140 B1 KR101289140 B1 KR 101289140B1 KR 1020100093742 A KR1020100093742 A KR 1020100093742A KR 20100093742 A KR20100093742 A KR 20100093742A KR 101289140 B1 KR101289140 B1 KR 101289140B1
Authority
KR
South Korea
Prior art keywords
base substrate
layer
cavity
printed circuit
circuit board
Prior art date
Application number
KR1020100093742A
Other languages
English (en)
Other versions
KR20120032217A (ko
Inventor
이상철
변정수
박진선
이두환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100093742A priority Critical patent/KR101289140B1/ko
Priority to US12/972,355 priority patent/US8339796B2/en
Priority to US13/214,009 priority patent/US8881382B2/en
Publication of KR20120032217A publication Critical patent/KR20120032217A/ko
Application granted granted Critical
Publication of KR101289140B1 publication Critical patent/KR101289140B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 임베디드 인쇄회로기판 및 그 제조방법에 관한 것으로, 두께가 다른 다수의 전자소자를 한 층의 베이스기판에 동시 내장이 가능함으로써 전자기기의 고밀도화를 구현한다. 더 나아가, 두께의 차이가 많이 나는 전자소자를 내장함에 있어서, 상대적으로 두께가 낮은 두 개의 전자소자를 수직 방향으로 배치하여 내장하는 것이 가능하여, 내장면적이 감소되는 효과가 있고, 이에 따라 인쇄회로기판의 휨 현상을 억제 할 수 있다. 또한, 베이스기판 내부에 두께의 조절이 가능한 절연부재를 개재하여 전자소자 사이를 빈틈없이 충진함으로써, 기판 내 보이드(Void) 불량을 개선하여 인쇄회로기판의 신뢰성을 보장하며, 베이스기판을 금속재질의 코어재로 사용하는 경우, 인쇄회로기판의 휨(Warpage) 현상을 개선하는 임베디드 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.

Description

임베디드 인쇄회로기판 및 그 제조방법{EMBEDDED SUBSTRATE AND A METHOD FOR MANUFACTURING THE SAME}
본 발명은 임베디드 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자 산업의 발달에 따라 전자 부품의 소형화 요구가 늘어나는 추세이며, 근래 전자기기 제품의 경박 단소화를 바탕으로 하는 시장의 흐름이 인쇄회로기판의 박형화 추세로 이어지고 있다. 이에 따라, 기존의 표면 실장 기술과 다른 방식의 소자 실장 방식이 대두되고 있으며, IC(Interated Circuit)와 같은 능동소자 또는 커패시터와 같은 수동소자를 인쇄회로기판의 내부에 실장하여, 부품의 고밀도화 및 신뢰성 향상을 추구하는 전자소자 내장형 인쇄회로기판의 개발이 주목을 받고 있다.
종래의 전자소자 내장 공법은, 내장되는 전자소자의 두께와 상응하는 두께를 갖는 베이스기판을 채택하여 전자소자를 내장하고, 필요에 따라 전자소자가 내장된 베이스기판을 빌드업하여 다층의 인쇄회로기판을 제공하였다. 그러나 이러한 종래의 공법에서는, 먼저, 인쇄회로기판을 구성하는 베이스기판의 두께가 전자소자의 두께에 상응해야 하는 제약이 있었고, 따라서 베이스기판의 선택 범위가 제한되는 문제점이 있었다. 더 나아가, 한 층의 베이스기판에 다수의 전자소자를 내장하는 경우에, 내장되는 다수의 전자소자는 서로 동일하거나 유사한 두께를 갖는 것을 선택해야 하는 제한이 있었다. 만일, 두께가 다른 2 이상의 전자소자를 한 층의 베이스기판에 내장한다면, 상대적으로 가장 두꺼운 전자소자에 대응하는 두께를 갖는 베이스기판을 사용해야 하며, 이 때, 상대적으로 두께가 낮은 전자부품을 완전히 내장하기 위해서는 양자의 두께 차이만큼의 절연재료가 필요하게 된다. 이에 따라, 절연재료 내부의 보이드(Void) 불량 문제가 수반되었고, 인쇄회로기판의 신뢰성 보장이 취약하다는 단점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로, 본 발명의 목적은 두께가 다른 다수개의 전자소자를 한 층의 베이스기판에 내장이 가능한 임베디드 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 임베디드 인쇄회로기판은, 제1 소자가 매립된 제1 베이스기판, 제2 소자가 매립된 제2 베이스기판, 상기 제1 베이스기판의 일면 및 상기 제2 베이스기판의 일면 사이에 형성된 절연부재, 상기 제1 베이스기판, 상기 제2 베이스기판 및 상기 절연부재를 관통하도록 매립되고, 상기 제1 소자 및 상기 제2 소자보다 두꺼운 것을 특징으로 하는 제3 소자, 상기 제1 베이스기판의 타면에 형성되고, 제1 절연층 및 제1 절연층의 외측에 형성된 제1 외층회로층을 포함하는 제1 동박적층판 및 상기 제2 베이스기판의 타면에 형성되고, 제2 절연층 및 제2 절연층의 외측에 형성된 제2 외층회로층을 포함하는 제2 동박적층판을 포함하는 것을 특징으로 한다.
여기서, 상기 제1 외층회로층 및 상기 제1 소자를 전기적으로 연결하는 제1 비아, 상기 제2 외층회로층 및 상기 제2 소자를 전기적으로 연결하는 제2 비아 및 상기 제2 외층회로층 및 상기 제3 소자를 전기적으로 연결하는 제3 비아를 더 포함하는 것을 특징으로 한다.
또한, 상기 제1 베이스기판 및 상기 제2 베이스기판은 금속층으로 형성된 것을 특징으로 한다.
또한, 상기 제1 베이스기판은 제1 코어층 및 제1 코어층의 외측에 형성된 제1 내층회로층을 포함하고, 상기 제2 베이스기판은 제2 코어층 및 제2 코어층의 외측에 형성된 제2 내층회로층을 포함하는 것을 특징으로 한다.
또한, 상기 제1 소자 및 상기 제2 소자는 상기 절연부재의 수직방향으로 일직선 상에 형성된 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 임베디드 인쇄회로기판의 제조방법은, (A) 제1 베이스기판에 제1 캐비티 및 제3 캐비티를 형성한 후, 상기 제1 캐비티에 제1 소자를 배치하고, 상기 제3 캐비티에 제3 소자를 배치하여 고정하는 단계, (B) 제2 베이스기판에 제2 캐비티 및 상기 제3 캐비티에 대응하는 제4 캐비티를 형성한 후, 상기 제2 캐비티에 제2 소자를 배치하여 고정하는 단계, (C) 상기 제3 캐비티 및 상기 제4 캐비티에 대응하는 영역에 천공부가 형성된 절연부재를 구비하는 단계, (D) 상기 제1 베이스기판의 일면 및 상기 제2 베이스기판의 일면이 서로 마주보도록 배치하고, 제1 베이스기판의 일면과 제2 베이스기판의 일면 사이에 상기 절연부재를 개재한 후, 압착하여 일괄 적층하는 단계 및 (E) 상기 제1 베이스기판의 타면에 제1 동박적층판을 적층하고, 상기 제2 베이스기판의 타면에 제2 동박적층판을 적층하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 (A) 단계는 (A') 제1 베이스기판에 제1 캐비티 및 제3 캐비티를 형성하고, 상기 제1 베이스기판의 타면에 제1 접착층을 부착한 후, 상기 제1 캐비티에 제1 소자를 배치하고, 상기 제3 캐비티에 제3 소자를 배치하여 고정하는 단계를 더 포함하고, 상기 (B) 단계는 (B') 제2 베이스기판에 제2 캐비티 및 상기 제3 캐비티에 대응하는 제4 캐비티를 형성하고, 상기 제2 베이스기판의 타면에 제2 접착층을 부착한 후, 상기 제2 캐비티에 제2 소자를 배치하여 고정하는 단계를 더 포함하며, 상기 (D) 단계와 (E) 단계 사이에 (D') 상기 제1 접착층 및 상기 제2 접착층을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계는 (D') 상기 제1 베이스기판에 형성된 제3소자가 상기 절연부재의 천공부를 관통하여, 상기 제2 베이스기판에 형성된 제4 캐비티에 배치되도록, 상기 제1 베이스기판, 제2 베이스기판, 절연부재를 배치하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (E) 단계는 제1 절연층 및 제1 절연층의 외측에 형성된 제1 외층회로층을 포함하는 제1 동박적층판을 구비한 후, 상기 제1 베이스기판의 타면에 상기 제1 동박적층판을 적층하고, 제2 절연층 및 제2 절연층의 외측에 형성된 제2 외층회로층을 포함하는 제2 동박적층판을 구비한 후, 상기 제2 베이스기판의 타면에 상기 제2 동박적층판을 적층하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (E)단계 이후에 (G) 상기 제1 외층회로층 및 상기 제1 소자를 전기적으로 연결하는 제1 비아, 상기 제2 외층회로층 및 상기 제2 소자를 전기적으로 연결하는 제2 비아, 상기 제2 외층회로층 및 상기 제3 소자를 전기적으로 연결하는 제3 비아를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (A) 단계의 제1 베이스기판 및 상기 (B) 단계의 제2 베이스기판은 금속층으로 형성된 것을 특징으로 한다.
또한, 상기 (A) 단계의 상기 제1 베이스기판은 제1 코어층 및 제1 코어층의 외측에 형성된 제1 내층회로층을 포함하고, 상기 (B) 단계의 상기 제2 베이스기판은 제2 코어층 및 제2 코어층의 외측에 형성된 제2 내층회로층을 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계의 상기 제1 소자 및 상기 제2 소자는 상기 절연부재의 수직방향으로 일직선 상에 형성된 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해 질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 임베디드 인쇄회로기판 및 그 제조방법은 기본적으로 두께가 다른 전자소자를 동시에 내장이 가능하기 때문에 전자기기의 고밀도화를 구현할 수 있다는 장점이 있다.
이와 동시에, 두께의 차이가 많이 나는 전자소자를 내장함에 있어서, 상대적으로 두께가 얇은 두 개의 전자소자를 수직 방향으로 배치하여 내장하는 것이 가능하여, 내장면적이 감소되고, 기판의 휨 현상을 억제할 수 있는 장점이 있다.
또한, 베이스기판 내부에 두께의 조절이 가능한 절연부재를 개재하여 전자소자 사이를 빈틈없이 충진함으로써, 기판 내 보이드(Void) 불량을 개선하여 인쇄회로기판의 신뢰성을 보장할 수 있다는 장점이 있다.
또한, 베이스기판을 금속재질의 코어재로 사용하는 경우, 인쇄회로기판에 가해지는 응력에 대한 저항력이 강해져, 휨(Warpage) 발생을 억제할 수 있다는 장점이 있다.
도 1 및 도 2는 본 발명의 바람직한 실시예에 따른 임베디드 인쇄회로기판의 단면도; 및
도 3 내지 도 9는 본 발명의 바람직한 실시예에 따른 임베디드 인쇄회로기판의 제조방법을 공정순서대로 도시한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해 질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
임베디드 인쇄회로기판의 구조
도 1 및 도 2는 본 발명의 바람직한 실시예에 따른 임베디드 인쇄회로기판의 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 본 실시예에 따른 임베디드 인쇄회로기판은 제1 소자(110)가 매립된 제1 베이스기판(10), 제2 소자(120)가 매립된 제2 베이스기판(20), 제1 베이스기판(10)의 일면 및 제2 베이스기판(20)의 일면 사이에 형성된 절연부재(30), 제1 베이스기판(10), 제2 베이스기판(20) 및 절연부재(30)를 관통하도록 매립되고, 제1 소자(110) 및 제2 소자(120)보다 두꺼운 것을 특징으로 하는 제3 소자(130), 제1 베이스기판(10)의 타면에 형성되고, 제1 절연층(40b) 및 제1 절연층(40b)의 외측에 형성된 제1 외층회로층(40a)을 포함하는 제1 동박적층판(40), 제2 베이스기판(20)의 타면에 형성되고, 제2 절연층(50b) 및 제2 절연층(50b)의 외측에 형성된 제2 외층회로층(50a)을 포함하는 제2 동박적층판(50), 제1 외층회로층(40a) 및 제1 소자(110)를 전기적으로 연결하는 제1 비아(60), 제2 외층회로층(50a) 및 제2 소자(120)를 전기적으로 연결하는 제2 비아(70) 및 제2 외층회로층(50a) 및 제3 소자(130)를 전기적으로 연결하는 제3 비아(80)를 포함한다.
제1 베이스기판(10)은 제1 코어층(10b) 및 제1 내층회로층(10a)으로 구성되고, 제1 내층회로층(10a)은 제1 코어층(10b)의 외측에 형성된다. 즉, 제1 내층회로층(10a)은 상기 제1 절연층(40b)에 의하여 제1 외층회로층(40a)과 절연된다. 또한, 제2 베이스기판(20)은 제2 코어층(20b) 및 제2 내층회로층(20a)으로 구성되고, 제2 내층회로층(20a)은 제2 코어층(20b)의 외측에 형성된다. 여기서, 상기 제1 코어층(10b) 및 상기 제2 코어층(20b)은 절연재로 형성될 수 있다.
한편, 상기 제1 베이스기판(10) 및 상기 제2 베이스기판(20)은 금속층으로 형성될 수 있다.(도 2 참조) 금속층으로 형성된 제1 베이스기판(10) 및 제2 베이스기판(20)은, 제1 코어층(10b)이 절연재로 형성되고, 상기 제1 코어층(10b)의 외측에 제1 내층회로층(10a)이 형성된 제1 베이스기판(10), 제2 코어층(20b)이 절연재로 형성되고, 상기 제2 코어층(20b)의 외측에 제2 내층회로층(20a)이 형성된 제2 베이스기판(20)보다 강성이 뛰어나므로, 임베디드 인쇄회로기판의 외부로부터 작용하는 응력에 대한 저항력이 강해 휨(Warpage) 현상을 더욱 개선할 수 있는 장점이 있다.
절연부재(30)는 상기 제1 베이스기판(10)의 일면 및 상기 제2 베이스기판(20)의 일면 사이에 형성되어 적층된 구성으로서, 임베디드 인쇄회로기판의 제조공정 중 두께를 유동적으로 조절 가능하고, 추후에 경화되어 제품화되기 전에는 반경화 상태를 유지한다. 그렇기 때문에, 베이스기판 사이의 레진(Resin) 요구량을 충족시킬 수 있고, 인쇄회로기판 내를 유동하면서 구성요소 사이의 빈 공간을 효율적으로 충진한다.
제1 동박적층판(40) 및 제2 동박적층판(50)은 다수의 소자가 내장되어 압착 적층된 베이스기판의 외측 양면에 각각 적층되는 구성으로, 상기 제1 동박적층판(40)은 제1 절연층(40b) 및 제1 절연층(40b)의 외측에 형성된 제1 외층회로층(40a)을 포함하고, 상기 제2 동박적층판(50)은 제2 절연층(50b) 및 제2 절연층(50b)의 외측에 형성된 제2 외층회로층(50a)을 포함한다.
제1 소자(110), 제2 소자(120) 및 제3 소자(130)는 베이스기판에 배치되는 구성으로, 본 발명의 임베디드 인쇄회로기판에서, 상기 제1 소자(110)는 상기 제1 베이스기판(10)의 두께와 동일하고, 상기 제2 소자(120)는 상기 제2 베이스기판(20)의 두께와 동일한 것을 선택하는 것이 바람직하다.
여기서, 상기 제3 소자(130)는 제1 소자(110) 및 제2 소자(120)보다 두꺼운 것을 특징으로 하고, 더 나아가, 상기 제1 소자(110)와 상기 제2 소자(120)의 두께의 합보다 두께가 두꺼운 소자를 제3 소자(130)로 채택하는 것도 가능하다.
또한, 상기 제1 소자(110) 및 상기 제2 소자(120)는 상기 절연부재(30)의 수직방향으로 일직선 상에 형성될 수 있다. 이 경우, 인쇄회로기판의 대칭성을 구현함으로써, 기판 전체의 휨 현상을 억제할 수 있을 뿐만 아니라, 전자소자의 내장 밀도를 향상시킬 수 있는 장점이 있다.
비아(60,70,80)는 상기 제1 외층회로층(40a) 또는 상기 제2 외층회로층(50a)과 제1 소자(110), 제2 소자(120), 또는 제3 소자(130)를 전기적으로 연결시키는 역할을 하는 구성이다.
구체적으로 설명하면, 상기 제1 비아(60)는 제1 외층회로층(40a)과 제1 소자(110)를 전기적으로 연결하는 것으로, 상기 제1 소자(110)의 패드가 제1 외층회로층(40a)을 향하도록 배치하고, 상기 패드에 대응하도록 형성된 비아홀을 구리 등의 도전성 금속을 이용하여 충진하여 형성할 수 있다. 마찬가지로, 상기 제2 비아(70)는 제2 외층회로층(50a)과 제2 소자(120)를 전기적으로 연결하고, 상기 제3 비아(80)는 제3 소자(130)의 패드 방향에 따라, 제1 외층회로층(40a) 또는 제2 외층회로층(50a)과 제3 소자(130)를 전기적으로 연결한다.
임베디드 인쇄회로기판의 제조방법
도 3 내지 도 9는 본 발명의 바람직한 실시예에 따른 임베디드 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다. 이하, 이를 참조하여, 본 실시예에 따른 임베디드 인쇄회로기판의 제조방법에 대해 설명하면 다음과 같다.
먼저, 도 3에 도시한 바와 같이, 제1 베이스기판(10)에 제1 캐비티(15) 및 제3 캐비티(17)를 형성하고, 상기 제1 베이스기판(10)의 타면에 제1 접착층(11)을 부착한 후, 상기 제1 캐비티(15)에 제1 소자(110)를 배치하고, 상기 제3 캐비티(17)에 제3 소자(130)를 배치한 후, 이들 소자를 제1 접착층(11)에 고정한다.
본 실시예에 따른 임베디드 인쇄회로기판을 제조하기 위해서는, 제1 베이스기판(10)에 상기 제1 베이스기판(10)과 동일한 두께의 제1 소자(110)를 내장하여 임베디드 인쇄회로기판을 제조하되, 먼저, 도 3에 도시한 바와 같이 제1 소자(110)의 두께와 동일한 두께를 갖는 제1 베이스기판(10)을 구비한다. 이후, 제1 베이스기판(10)에 제1 소자(110)가 매립될 수 있도록 제1 소자(110)의 크기만큼을 천공하여 제1 캐비티(15)를 형성한다. 또한, 제1 소자(110)보다 두께가 두꺼운 것을 특징으로 하는 제3 소자(130)가 상기 제1 베이스기판(10)을 관통할 수 있도록 제3 소자(130)의 크기만큼을 천공하여 제3 캐비티(17)를 형성한다. 이후, 제1 베이스기판(10)의 타면에 제1 접착층(11)을 부착한다. 이때, 제1 접착층(11)은 제1 소자(110) 및 제3 소자(130)를 제1 베이스기판(10)에 고정시키기 위하여 임시적으로 사용하는 자재이다.
더욱 구체적으로 설명하면, 제1 캐비티(15)에 제1 소자(110)를 배치하되, 제1 소자(110)에 형성된 패드가 제1 캐비티(15)에 삽입되는 방향을 향하도록 배치하여 삽입한 후(페이스다운;face down), 상기 제1 소자(110)가 상기 제1 접착층(11)에 부착되면, 제1 소자(110)의 패드는 제1 베이스기판(10)의 타면과 동일한 평면에 존재하고, 제1 소자(110)의 바닥면은 제1 베이스기판(10)의 일면과 동일한 평면에 존재한다. 또한, 제3 캐비티(17)에 제3 소자(130)를 배치하여, 제1 접착층(11)에 부착되게 한다. 여기서, 상기 제3 소자(130)의 두께는 상기 제1 베이스기판(10)의 두께보다 두껍기 때문에, 배치 후 제3 소자(130)가 제1 접착층(11)에 부착되면, 제3 소자(130)의 바닥면은 제1 베이스기판(10)의 타면과 동일한 평면에 존재하고, 제3 소자(130)의 패드는 제1 베이스기판(10)의 일면보다 돌출된 형상을 띤다.
다음, 도 4에 도시한 바와 같이, 제2 베이스기판(20)에 제2 캐비티(25) 및 상기 제1 캐비티(15)에 대응하는 제4 캐비티(27)를 형성하고, 상기 제2 베이스기판(20)의 타면에 제2 접착층(21)을 부착한 후, 상기 제2 캐비티(25)에 제2 소자(120)를 배치하여 제2 접착층(21)에 고정한다. 제2 베이스기판(20)은 제2 코어층(20b) 및 제2 내층회로층(20a)으로 구성되고, 제2 내층회로층(20a)은 제2 코어층(20b)의 외측에 형성된다. 여기서, 제1 코어층(10b)은 절연재로 형성될 수 있다. 마찬가지로, 도 5에 도시한 바와 같이 제2 소자(120)의 두께와 동일한 두께를 갖는 제2 베이스기판(20)을 구비한 후, 제2 베이스기판(20)에 제2 소자(120)가 매립될 수 있도록 제2 소자(120)의 크기만큼을 천공하여 제2 캐비티(25)를 형성한다. 또한, 제1 소자(110)보다 두께가 두꺼운 것을 특징으로 하는 제3 소자(130)가 상기 제2 베이스기판(20)을 관통할 수 있도록 제3 소자(130)의 크기만큼을 천공하여 제4 캐비티(27)를 형성한다. 이후, 제2 베이스기판(20)의 타면에 제2 접착층(21)을 부착한다. 이때, 제2 접착층(21)은 제2 소자(120)를 제2 베이스기판(20)에 고정시키기 위하여 임시적으로 사용하는 자재이다.
더욱 구체적으로 설명하면, 제2 캐비티(25)에 제2 소자(120)를 배치하되, 제2 소자(120)에 형성된 패드가 제2 캐비티(25)에 삽입되는 방향을 향하도록 배치하여 삽입한 후(페이스 업;face up), 상기 제2 소자(120)가 상기 제2 접착층(21)에 부착되면, 제2 소자(120)의 패드는 제2 베이스기판(20)의 타면과 동일한 평면에 존재하고, 제2 소자(120)의 바닥면은 제2 베이스기판(20)의 일면과 동일한 평면에 존재한다. 한편, 제4 캐비티(27)는 추후 공정에서, 제1 베이스기판(10)에 고정되어 돌출된 제3 소자(130)가 삽입될 영역이다.
또한, 상기 제1 접착층(11) 및 상기 제2 접착층(21)은 제1 소자(110), 제2 소자(120) 및 제3 소자(130)를 고정시키기 위한 부재로서, 반드시 접착력을 갖는 층상 구조일 필요는 없으며, 또한, 임시적으로 사용된 후 제거되는 구성이므로, 접착필름 등 통상적으로 사용하는 접착부재를 이용하거나, 더 나아가, 접착부재를 사용하지 않고도 소자를 베이스기판에 고정할 수 있다면, 그 구성이 생략되는 것도 가능하다.
다음, 도 5에 도시한 바와 같이, 상기 제3 캐비티(17) 및 상기 제4 캐비티(27)에 대응하는 영역에 천공부(35)가 형성된 절연부재(30)를 구비한다.
여기서, 상기 절연부재(30)는 두께가 유동적인 것을 특징으로 한다. 이에 따라, 제1 소자(110)와 제2 소자(120)의 두께의 합보다 제3 소자(130)의 두께가 충분히 두꺼운 경우, 그 두께의 차이를 상기 절연부재(30)의 두께로 보충이 가능하므로, 기판 내의 보이드(Void) 불량을 해소할 수 있다.
한편, 절연부재(30)의 두께는 제1 소자(110), 제2 소자(120) 및 제3 소자(130)의 두께를 고려하여 결정하되, 제1 베이스기판(10) 및 제2 베이스기판(20)을 압착하여 적층한 후, 제3 소자(130)에 형성된 패드가 제2 베이스기판(20)을 관통하여 제1 접착층(11)에 고정될 수 있도록 두께를 결정하는 것이 바람직하다.
또한, 절연부재(30)는 추후 공정에서 경화되기 전까지 반경화상태를 유지하므로, 충진성 및 레진의 흐름성이 뛰어나, 제1 소자(110)와 제1 캐비티(15), 제2 소자(120)와 제2 캐비티(25) 또는 제3 소자(130)와 제3, 제4 캐비티(27) 사이를 효율적으로 충전할 수 있다.
다음, 도 6에 도시한 바와 같이, 상기 제1 베이스기판(10)의 일면 및 상기 제2 베이스기판(20)의 일면이 서로 마주보도록 배치하고, 제1 베이스기판(10)의 일면과 제2 베이스기판(20)의 일면 사이에 상기 절연부재(30)를 개재한다.
더욱 구체적으로, 제1 베이스기판(10)에 형성된 제3소자가 절연부재(30)의 천공부(35)를 관통하여, 제2 베이스기판(20)에 형성된 제4 관통홀에 삽입되도록, 제1 베이스기판(10), 제2 베이스기판(20), 절연부재(30)를 배치시킨다.
다음, 도 7에 도시한 바와 같이, 제1 베이스기판(10), 제2 베이스기판(20), 절연부재(30)를 압착하여 일괄 적층하고, 제1 접착층(11) 및 제2 접착층(21)을 제거한다. 여기에서, 도 6 내지 도 9에 도시한 바와 같이, 제1 소자(110) 및 제2 소자(120)는 절연부재(30)의 수직방향으로 일직선 상에 형성할 수 있다.
다음, 도 8에 도시한 바와 같이, 상기 제1 베이스기판(10)의 타면에 제1 동박적층판(40)을 적층하고, 상기 제2 베이스기판(20)의 타면에 제2 동박적층판(50)을 적층한다.
구체적으로 설명하면, 제1 절연층(40b) 및 제1 절연층(40b)의 외측에 형성된 제1 외층회로층(40a)을 포함하는 제1 동박적층판(40)을 구비한 후, 상기 제1 베이스기판(10)의 타면에 상기 제1 절연층(40b)을 맞닿아 적층하고, 제2 절연층(50b) 및 제2 절연층(50b)의 외측에 형성된 제2 외층회로층(50a)을 포함하는 제2 동박적층판(50)을 구비한 후, 상기 제2 베이스기판(20)의 타면에 상기 제2 절연층(50b)을 맞닿아 적층한다.
다음, 도 9에 도시한 바와 같이, 상기 제1 외층회로층(40a) 및 상기 제1 소자(110)를 전기적으로 연결하는 제1 비아(60)를 형성하고, 상기 제2 외층회로층(50a) 및 상기 제2 소자(120)를 전기적으로 연결하는 제2 비아(70)를 형성하며, 상기 제2 외층회로층(50a) 및 상기 제3 소자(130)를 전기적으로 연결하는 제3 비아(80)를 형성한다.
더욱 구체적으로 설명하면, 외층회로층(제1 외층회로층, 제2 외층회로층)에 감광성 레지스트(미도시)를 도포하고, 비아 형성영역을 노출하는 개구부를 형성한다. 이때, 개구부는 비아 형성영역을 제외하고, 감광성 레지스트를 노광한 후, 비아 형성영역에 도포된 미노광된 감광성 레지스트를 현상액 등을 이용하여 제거함으로써 형성된다. 여기서, 감광성 레지스트로는 드라이 필름(dry film) 또는 액상의 포토 레지스트(liquid photo resist)가 사용될 수 있다. 다음, 외층회로층(제1 외층회로층, 제2 외층회로층) 중 개구부에 의해 노출된 외층회로층의 영역을 제거한다. 이후, 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 감광성 레지스트를 제거한다. 다음, 비아 형성영역의 절연층(제1 절연층, 제2 절연층)을 가공하여 비아홀을 형성한다. 이때, 비아홀은 CNC 드릴(Computer Numerical Control drill), CO2 또는 Yag 레이저 드릴 방법에 의해 가공된다. 이후, 비아홀에 도금공정을 수행하여 비아(60,70,80)를 형성한다.
한편, 상기 제1 베이스기판(10) 및 상기 제2 베이스기판(20)은 금속층으로 형성될 수 있고, 금속층으로 구성된 베이스기판을 사용하여 임베디드 인쇄회로기판을 제조하는 경우, 그 제조공정은 상기 설명과 동일한 공정으로 제조된다.
이상 본 발명을 바람직한 실시예에 대하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 양극산화 방열기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해 질 것이다.
10 : 제1 베이스기판 10a : 제1 내층회로층
10b : 제 1코어층 11 : 제1 접착층
15 : 제1 캐비티 17 : 제3 캐비티
20 : 제2 베이스기판 20a : 제2 내층회로층
20b : 제2 코어층 21 : 제2 접착층
25 : 제2 캐비티 27 : 제4 캐비티
30 : 절연부재 35 : 천공부
40 : 제1 동박적층판 40a : 제1 외층회로층
40b : 제1 절연층 50 : 제2 동박적층판
50a : 제2 외층회로층 50b : 제2 절연층
60 : 제1 비아 70 : 제2 비아
80 : 제3 비아 110 : 제1 소자
120 : 제2 소자 130 : 제3 소자

Claims (13)

  1. 제1 소자가 매립된 제1 베이스기판;
    제2 소자가 매립된 제2 베이스기판;
    상기 제1 베이스기판의 일면 및 상기 제2 베이스기판의 일면 사이에 형성된 절연부재;
    상기 제1 베이스기판, 상기 제2 베이스기판 및 상기 절연부재를 관통하도록 매립되고, 상기 제1 소자 및 상기 제2 소자보다 두꺼운 것을 특징으로 하는 제3 소자;
    상기 제1 베이스기판의 타면에 형성되고, 제1 절연층 및 제1 절연층의 외측에 형성된 제1 외층회로층을 포함하는 제1 동박적층판; 및
    상기 제2 베이스기판의 타면에 형성되고, 제2 절연층 및 제2 절연층의 외측에 형성된 제2 외층회로층을 포함하는 제2 동박적층판;
    을 포함하되,
    상기 제1 베이스기판 및 상기 제2 베이스기판은 금속층으로 형성된 것을 특징으로 하는 임베디드 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 제1 외층회로층 및 상기 제1 소자를 전기적으로 연결하는 제1 비아;
    상기 제2 외층회로층 및 상기 제2 소자를 전기적으로 연결하는 제2 비아; 및
    상기 제2 외층회로층 및 상기 제3 소자를 전기적으로 연결하는 제3 비아;
    를 더 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 제1 베이스기판은 제1 코어층 및 제1 코어층의 외측에 형성된 제1 내층회로층을 포함하고,
    상기 제2 베이스기판은 제2 코어층 및 제2 코어층의 외측에 형성된 제2 내층회로층을 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 제1 소자 및 상기 제2 소자는 상기 절연부재의 수직방향으로 일직선 상에 형성된 것을 특징으로 하는 임베디드 인쇄회로기판.
  6. (A) 제1 베이스기판에 제1 캐비티 및 제3 캐비티를 형성한 후, 상기 제1 캐비티(15)에 제1 소자를 배치하고, 상기 제3 캐비티에 제3 소자를 배치하여 고정하는 단계;
    (B) 제2 베이스기판에 제2 캐비티 및 상기 제3 캐비티에 대응하는 제4 캐비티를 형성한 후, 상기 제2 캐비티에 제2 소자를 배치하여 고정하는 단계;
    (C) 상기 제3 캐비티 및 상기 제4 캐비티에 대응하는 영역에 천공부가 형성된 절연부재를 구비하는 단계;
    (D) 상기 제1 베이스기판의 일면 및 상기 제2 베이스기판의 일면이 서로 마주보도록 배치하고, 제1 베이스기판의 일면과 제2 베이스기판의 일면 사이에 상기 절연부재를 개재한 후, 압착하여 일괄 적층하는 단계; 및
    (E) 상기 제1 베이스기판의 타면에 제1 동박적층판을 적층하고, 상기 제2 베이스기판의 타면에 제2 동박적층판을 적층하는 단계;
    를 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 (A) 단계는,
    (A') 제1 베이스기판에 제1 캐비티 및 제3 캐비티를 형성하고, 상기 제1 베이스기판의 타면에 제1 접착층을 부착한 후, 상기 제1 캐비티에 제1 소자를 배치하고, 상기 제3 캐비티에 제3 소자를 배치하여 고정하는 단계;
    상기 (B) 단계는,
    (B') 제2 베이스기판에 제2 캐비티 및 상기 제3 캐비티에 대응하는 제4 캐비티를 형성하고, 상기 제2 베이스기판의 타면에 제2 접착층을 부착한 후, 상기 제2 캐비티에 제2 소자를 배치하여 고정하는 단계;
    상기 (D) 단계와 (E) 단계 사이에,
    (D') 상기 제1 접착층 및 상기 제2 접착층을 제거하는 단계;
    를 더 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
  8. 청구항 6에 있어서,
    상기 (D) 단계는,
    (D') 상기 제1 베이스기판에 형성된 제3소자가 상기 절연부재의 천공부를 관통하여, 상기 제2 베이스기판에 형성된 제4 캐비티에 배치되도록, 상기 제1 베이스기판, 제2 베이스기판, 절연부재를 배치하는 단계;
    를 더 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
  9. 청구항 6에 있어서,
    상기 (E) 단계는,
    제1 절연층 및 제1 절연층의 외측에 형성된 제1 외층회로층을 포함하는 제1 동박적층판을 구비한 후, 상기 제1 베이스기판의 타면에 상기 제1 동박적층판을 적층하고, 제2 절연층 및 제2 절연층의 외측에 형성된 제2 외층회로층을 포함하는 제2 동박적층판을 구비한 후, 상기 제2 베이스기판의 타면에 상기 제2 동박적층판을 적층하는 단계;
    를 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
  10. 청구항 6에 있어서,
    상기 (E)단계 이후에,
    (G) 상기 제1 외층회로층 및 상기 제1 소자를 전기적으로 연결하는 제1 비아, 상기 제2 외층회로층 및 상기 제2 소자를 전기적으로 연결하는 제2 비아, 상기 제2 외층회로층 및 상기 제3 소자를 전기적으로 연결하는 제3 비아를 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
  11. 청구항 6에 있어서,
    상기 (A) 단계의 제1 베이스기판 및 상기 (B) 단계의 제2 베이스기판은 금속층으로 형성된 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
  12. 청구항 6에 있어서,
    상기 (A) 단계의 상기 제1 베이스기판은 제1 코어층 및 제1 코어층의 외측에 형성된 제1 내층회로층을 포함하고,
    상기 (B) 단계의 상기 제2 베이스기판은 제2 코어층 및 제2 코어층의 외측에 형성된 제2 내층회로층을 포함하는 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
  13. 청구항 6에 있어서,
    상기 (D) 단계의 상기 제1 소자 및 상기 제2 소자는 상기 절연부재의 수직방향으로 일직선 상에 형성된 것을 특징으로 하는 임베디드 인쇄회로기판의 제조방법.
KR1020100093742A 2010-09-28 2010-09-28 임베디드 인쇄회로기판 및 그 제조방법 KR101289140B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100093742A KR101289140B1 (ko) 2010-09-28 2010-09-28 임베디드 인쇄회로기판 및 그 제조방법
US12/972,355 US8339796B2 (en) 2010-09-28 2010-12-17 Embedded printed circuit board and method of manufacturing the same
US13/214,009 US8881382B2 (en) 2010-09-28 2011-08-19 Embedded printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100093742A KR101289140B1 (ko) 2010-09-28 2010-09-28 임베디드 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120032217A KR20120032217A (ko) 2012-04-05
KR101289140B1 true KR101289140B1 (ko) 2013-07-23

Family

ID=45869429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100093742A KR101289140B1 (ko) 2010-09-28 2010-09-28 임베디드 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (2) US8339796B2 (ko)
KR (1) KR101289140B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4998503B2 (ja) * 2009-04-07 2012-08-15 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
KR101289140B1 (ko) * 2010-09-28 2013-07-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
KR20140011202A (ko) * 2012-07-18 2014-01-28 삼성전기주식회사 메탈 코어가 삽입된 인쇄회로기판의 제조방법
KR102091638B1 (ko) * 2012-11-13 2020-03-23 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
KR101976602B1 (ko) 2012-12-26 2019-05-10 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
KR102158068B1 (ko) * 2014-02-05 2020-09-21 엘지이노텍 주식회사 임베디드 인쇄회로기판
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
KR102354519B1 (ko) * 2014-08-01 2022-01-24 엘지이노텍 주식회사 인쇄회로기판
KR102336911B1 (ko) 2014-12-18 2021-12-08 세메스 주식회사 캐패시터가 형성된 인쇄회로기판 및 이를 제조하는 방법
CN104853523A (zh) * 2015-05-18 2015-08-19 惠州市金百泽电路科技有限公司 一种埋嵌铜块pcb板的制作方法
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
CN207022275U (zh) * 2017-04-01 2018-02-16 奥特斯(中国)有限公司 部件承载件
CN108039324B (zh) * 2017-11-09 2019-12-06 西安华为技术有限公司 一种封装模块及其形成方法
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
CN112996271A (zh) * 2019-12-02 2021-06-18 奥特斯科技(重庆)有限公司 制造部件承载件的方法及部件承载件
CN112235956A (zh) * 2020-11-06 2021-01-15 惠州市盈帆实业有限公司 一种基于pvc材质的嵌铜式线路板生产制作工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142178A (ja) * 2003-11-04 2005-06-02 Cmk Corp 電子部品内蔵多層プリント配線板
KR20080048846A (ko) * 2006-11-29 2008-06-03 피닉스 프리시젼 테크날로지 코포레이션 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
KR20080076241A (ko) * 2007-02-15 2008-08-20 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
KR100541079B1 (ko) * 2003-06-10 2006-01-10 삼성전기주식회사 세라믹 패키지 및 그 제조방법
EP1804562B1 (en) * 2004-10-22 2012-10-17 Murata Manufacturing Co., Ltd. Composite multilayer substrate and its manufacturing method
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
TWM335792U (en) * 2007-08-16 2008-07-01 Aflash Technology Co Ltd Device structure of IC
KR101289140B1 (ko) * 2010-09-28 2013-07-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142178A (ja) * 2003-11-04 2005-06-02 Cmk Corp 電子部品内蔵多層プリント配線板
KR20080048846A (ko) * 2006-11-29 2008-06-03 피닉스 프리시젼 테크날로지 코포레이션 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
KR20080076241A (ko) * 2007-02-15 2008-08-20 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20120032217A (ko) 2012-04-05
US20120073747A1 (en) 2012-03-29
US20120075818A1 (en) 2012-03-29
US8881382B2 (en) 2014-11-11
US8339796B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
KR101289140B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP5101542B2 (ja) チップ内蔵印刷回路基板及びその製造方法
JP4874305B2 (ja) 電気・電子部品内蔵回路基板とその製造方法
US8891245B2 (en) Printed wiring board
JP2007142403A (ja) プリント基板及びその製造方法
US9338891B2 (en) Printed wiring board
KR101482404B1 (ko) 리지드 플렉시블 인쇄회로기판 및 그 제조방법
KR101056156B1 (ko) 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
KR20160070588A (ko) 임베디드 인쇄회로기판 및 그 제조 방법
KR20140083314A (ko) 인쇄회로 기판 및 그 제조 방법
TWI405511B (zh) 具有電子部件的印刷電路板以及其製造方法
JP2015220281A (ja) プリント配線板
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
CN110621123A (zh) 一种导热pcb的制作方法及pcb
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
KR101038482B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20090066781A (ko) 인쇄회로기판의 제조방법
KR100789531B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
US9521754B1 (en) Embedded components in a substrate
JP2011222962A (ja) プリント基板およびその製造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
KR101084776B1 (ko) 전자소자 내장 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 7