KR20090066781A - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20090066781A
KR20090066781A KR1020070134476A KR20070134476A KR20090066781A KR 20090066781 A KR20090066781 A KR 20090066781A KR 1020070134476 A KR1020070134476 A KR 1020070134476A KR 20070134476 A KR20070134476 A KR 20070134476A KR 20090066781 A KR20090066781 A KR 20090066781A
Authority
KR
South Korea
Prior art keywords
via hole
copper plating
plating layer
circuit board
printed circuit
Prior art date
Application number
KR1020070134476A
Other languages
English (en)
Other versions
KR100965341B1 (ko
Inventor
신희범
목지수
문정호
엄재현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070134476A priority Critical patent/KR100965341B1/ko
Publication of KR20090066781A publication Critical patent/KR20090066781A/ko
Application granted granted Critical
Publication of KR100965341B1 publication Critical patent/KR100965341B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 비아홀 내벽 및 중심부에 도전성 페이스트를 충진하고 도전성 페이스트가 충진되지 않은 비아홀 내부를 필 도금하여 비아홀에 형성되는 회로패턴의 계면 밀착력을 향상시킴과 아울러 인쇄회로기판의 방열 특성을 향상시키고, 비아홀에서 발생 되는 신호 노이즈를 줄이며, 비아홀 충진 시 발생 되는 보이드나 딤플을 방지하고 이종 금속으로 비아홀을 충진하여 인쇄회로기판의 제조 시간을 줄여 생산성을 향상시킬 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판, 도전성 페이스트, 충진, 필 도금

Description

인쇄회로기판의 제조방법{Method of Fabricating Printed Circuit Board}
본 발명은 비아홀 내벽 및 중심부에 도전성 페이스트를 충진하고 도전성 페이스트가 충진되지 않은 비아홀 내부를 필 도금하여 비아홀에 형성되는 회로패턴의 계면 밀착력을 향상시킴과 아울러 인쇄회로기판의 방열 특성을 향상시키고, 비아홀에서 발생 되는 신호 노이즈를 줄이며, 비아홀 충진 시 발생 되는 보이드나 딤플을 방지하고 이종 금속으로 비아홀을 충진하여 인쇄회로기판의 제조 시간을 줄여 생산성을 향상시킬 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board; PCB)은 전자부품 상호 간의 전기배선을 회로설계에 기초하여 절연 기판 위에 배선 패턴을 형성하는 프린트 배선판으로 PCB 기판, 프린트 회로판 또는 인쇄배선기판(Printed Wiring Board)이라고 한다.
이러한, 인쇄회로기판은 일반적으로 페놀수지 절연판 또는 에폭시 수지 절연판 등의 표면에 구리 박판을 부착시킨 후 회로의 배선 패턴에 따라 에칭하여 필요한 회로를 구성하고 그 위에 IC, 콘덴서, 저항 등의 여러 가지 전자 부품을 조밀하게 탑재할 수 있게 하는 절연 평판이다.
즉, 각 전자 부품 상호 간을 연결하는 회로를 절연판의 표면에 배선모양으로 형성시킨 것이다.
이러한, 인쇄회로기판은 배선 회로판의 면수에 따라 단면기판, 양면기판, 다층기판 등으로 분류되고 있으며, 층수가 많을수록 전자 부품의 실장력이 우수하고 고정밀 제품에 사용된다.
이와 같은 인쇄회로기판을 제조하기 위한 제조공정은 홀을 가공하는 드릴(Drill) 공정, 가공된 홀에 전도성을 부여하는 동도금 공정 및 회로를 형성하는 회로 형성 공정으로 나누어진다.
도 1a 내지 도 1f는 종래 기술에 따른 인쇄회로기판의 제조방법을 나타내는 공정 흐름도이다.
종래 기술에 따른 인쇄회로기판의 제조방법은 먼저, 도 1a에 도시된 바와 같이 제 1 절연층(112)의 양면에 동박(114)이 개재된 동박적층판(Copper Clad Laminate; CCL)인 원판(110)을 준비한 후 드릴을 이용하여 제 1 절연층(112)의 양면을 전기적으로 연결하기 위한 비아홀(116)을 원판(110)에 형성한다.
이후, 비아홀(116)에 전도성을 부여하기 위해 무전해 동도금 공정 및 전해 동도금 공정을 통해 도 1b에 도시된 바와 같이 비아홀(116) 내벽 및 동박(114) 위에 제 1 제 1 동도금층(118)을 형성한다.
제 1 동도금층(118)을 형성한 후에는 도 1c에 도시된 바와 같이 제 1 동도금층(118)이 형성된 비아홀(116) 내부에 절연 페이스트(120)를 충진한다.
이후, 비아홀(116) 내부에 충진 된 절연 페이스트(120) 위에 회로패턴을 형성하기 위해 무전해 동도금 공정 및 전해 동도금 공정을 통해 절연 페이스트(120) 와 제 1 동도금층(118) 위에 동도금층(도시하지 않음)을 형성한다.
이후, 비아홀(116) 및 제 1 동도금층(118) 위에 드라이 필름을 적층(Laminating) 한 후 노공 및 현상 공정을 통해 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한다.
드라이 필름을 제거한 후에는 에칭액으로 드라이 필름이 제거된 부분의 제 1 동도금층(118) 및 동박(114)을 제거하여 도 1d와 같은 내층 회로패턴(122)을 형성한다.
내층 회로패턴(122)을 형성한 후에는 내층 회로패턴(122) 위에 제 2 절연층(124)을 적층 한다.
이후, 드릴을 이용하여 도 1e에 도시된 바와 같이 비아홀(116)에 형성된 내층 회로패턴(122)이 노출되도록 블라인드 비아홀(Blind Via Hole; BVH)(126)을 형성한다.
블라인드 비아홀(126)을 형성한 후에는 무전해 동도금 공정 및 전해 동도금 공정을 통해 도 1e에 도시된 바와 같이 블라인드 비아홀(126) 내벽 및 제 2 절연층(124) 위에 제 2 동도금층(128)을 형성한다.
제 2 동도금층(128)을 형성한 후에는 제 2 동도금층(128) 위에 드라이 필름을 적층 한 후 노공 및 현상 공정을 통해 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 에칭액으로 드라이 필름이 제거된 부분의 제 2 동도금층(128)을 제거하여 외층 회로패턴을 형성한다.
그러나, 이와 같은 종래 기술에 따른 인쇄회로기판의 제조방법은 비아홀(116)을 형성한 후 비아홀(116)에 절연 페이스트(120)를 충진하고, 절연 페이스트(120) 위에 동도금층을 형성하는 캡 플레이팅(Cap Plating) 공정을 진행하기 때문에 많은 공정이 필요하게 되어 인쇄회로기판의 제조 시간이 증가할 뿐만 아니라 비아홀(116)에 충진 된 절연 페이스트(120)와 절연 페이스트(120) 위에 형성된 회로패턴 간의 계면에서의 밀착력이 저하되는 문제가 있다.
또한, 종래 기술에 따른 인쇄회로기판의 제조방법은 비아홀(116) 내부에 절연 페이스트(120)를 충진하기 때문에 인쇄회로기판에서 발생 되는 열을 외부로 방출하는 방열 특성이 저하되는 문제가 있다.
이에 따라, 인쇄회로기판의 방열 특성을 향상시키기 위해 도 2a 내지 도 2f에 도시된 바와 같이 비아홀 내부에 도전성 페이스트를 충진하여 인쇄회로기판을 제조하는 방법이 개발되었다.
도 2a 내지 도 2f는 종래 기술의 다른 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 도면이다.
종래 기술의 다른 실시 예에 따른 인쇄회로기판의 제조방법은 먼저, 도 2a에 도시된 바와 같이 제 1 절연층(212)의 양면에 동박(214)이 개재된 동박적층판인 원판(210)을 준비한 후 드릴을 이용하여 제 1 절연층(212)의 양면을 전기적으로 연결하기 위한 비아홀(216)을 원판(210)에 형성한다.
이후, 비아홀(216)에 전도성을 부여하기 위해 무전해 동도금 공정을 통해 도 2b에 도시된 바와 같이 비아홀(216) 내벽 및 동박(214) 위에 제 1 동도금층(218)을 형성한다.
제 1 동도금층(218)을 형성한 후에는 필(Fill) 도금 공정 즉, 전해 동도금 공정을 통해 도 2c에 도시된 바와 같이 제 1 동도금층(218)이 형성된 비아홀(216) 내부를 제 2 동도금층(224)으로 충진한다.
이후, 비아홀(216) 및 제 1 동도금층(218) 위에 드라이 필름을 적층 한 후 노공 및 현상 공정을 통해 내층 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한다.
드라이 필름을 제거한 후에는 에칭액으로 드라이 필름이 제거된 부분의 제 1 동도금층(218) 및 동박(214)을 제거하여 도 2d와 같은 내층 회로패턴(222)을 형성한다.
내층 회로패턴(222)을 형성한 후에는 내층 회로패턴(222) 위에 제 2 절연층(224)을 적층 한다.
이후, 드릴을 이용하여 도 2e에 도시된 바와 같이 비아홀(216)에 형성된 내층 회로패턴(222)이 노출되도록 블라인드 비아홀(226)을 형성한다.
블라인드 비아홀(226)을 형성한 후에는 무전해 동도금 공정을 통해 도 2e에 도시된 바와 같이 블라인드 비아홀(226) 내벽 및 제 2 절연층(224) 위에 시드층을 형성한 후 전해 동도금 공정을 통해 블라인드 비아홀(226) 내부를 필 도금한다.
이에 따라, 필 도금 공정에 의해 블라인드 비아홀(226) 내부는 제 3 동도금층(228)으로 충진되게 된다.
이후, 제 2 동도금층(218) 및 제 3 동도금층(228) 위에 드라이 필름을 적층 한 후 노공 및 현상 공정을 통해 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 에칭액으로 드라이 필름이 제거된 부분의 제 3 동도금층(228)을 제거하여 외층 회로패턴을 형성한다.
그러나, 이와 같은 종래 기술에 따른 인쇄회로기판의 제조방법은 비아홀을 필 도금을 통해 충진하기 때문에 인쇄회로기판의 방열 특성은 향상되는 반면, 비아홀을 필 도금으로 충진하기 위한 필 도금 공정 시간이 증가하게 되므로 인쇄회로기판의 제조 시간이 증가하게 되어 생산성이 저하되는 문제가 있다.
또한, 종래 기술에 따른 인쇄회로기판의 제조방법은 비아홀의 밀집도가 증가할 경우 필 도금 공정에 의해 형성되는 제 3 동도금층의 두께가 증가하게 되어 미세회로 형성이 어려울 뿐만 아니라 필 도금 공정 시 형성되는 제 3 동도금층의 두께가 균일하게 형성되지 않는 문제가 있다.
따라서, 본 발명은 비아홀 내벽 및 중심부에 도전성 페이스트를 충진하고 도전성 페이스트가 충진되지 않은 비아홀 내부를 필 도금하여 비아홀에 형성되는 회로패턴의 계면 밀착력을 향상시킴과 아울러 인쇄회로기판의 방열 특성을 향상시키고, 비아홀에서 발생 되는 신호 노이즈를 줄일 수 있는 인쇄회로기판 및 그 제조방법을 제공하는것을 목적으로 한다.
또한, 본 발명은 비아홀 충진 시 발생 되는 보이드(Void)나 딤플(Dimple)을 방지하고 이종 금속으로 비아홀을 충진하여 인쇄회로기판의 제조 시간을 줄여 생산성을 향상시킬 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 (a) 절연층의 양면에 동박이 적층 된 원판을 준비하는 단계; (b) 상기 원판에 비아홀을 형성하는 단계; (c) 상기 비아홀 내벽과 동박 위에 제 1 동도금층을 형성하는 단계; (d) 상기 비아홀 내부에 도전성 페이스트를 충진하는 단계; (e) 상기 도전성 페이스트가 충진 되지 않은 상기 비아홀 내부와 상기 제 1 동도금층 위에 제 2 동도금층을 형성하는 단계; 및 (f) 상기 원판의 양면에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 상기 (c) 단계 이후에 상기 제 1 동도금층 위에 감광성 물질을 도포한 후 노광 및 현상 공정을 통해 상기 회로패턴이 형성될 부분을 제외한 나머지 부분의 상기 감광성 물질을 제거하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조방법에서 상기 (f) 단계는 (f-1) 상기 회로패턴이 형성될 부분의 제 1 동도금층 위에 적층 된 상기 감광성 물질을 제거하는 단계; 및 (f-2) 에칭액으로 상기 제 2 동도금층, 제 1 동도금층 및 동박을 제거하여 회로패턴을 형성하는 단계를 포함한다.
본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조방법은 (a) 절연층을 준비하는 단계; (b) 상기 절연층에 비아홀을 형성하는 단계; (c) 상기 비아홀 내벽과 절연층 위에 제 1 동도금층을 형성하는 단계; (d) 상기 비아홀 내부에 도전성 페이스트를 충진하는 단계; (e) 상기 도전성 페이스트가 충진 되지 않은 상기 비아홀 내부와 상기 제 1 동도금층 위에 제 2 동도금층을 형성하는 단계; 및 (f) 상기 절연층의 양면에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조방법은 상기 (c) 단계 이후에 상기 제 1 동도금층 위에 감광성 물질을 도포한 후 노광 및 현상 공정을 통해 상기 회로패턴이 형성될 부분을 제외한 나머지 부분의 상기 감광성 물질을 제거하는 단계를 더 포함한다.
본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조방법에서 상기 (f) 단계는 (f-1) 상기 회로패턴이 형성될 부분의 제 1 동도금층 위에 적층 된 상기 감광성 물질을 제거하는 단계; 및 (f-2) 에칭액으로 상기 제 2 동도금층과 제 1 동도금층을 제거하여 회로패턴을 형성하는 단계를 포함한다.
본 발명은 도전성 페이스트로 비아홀의 일부 즉, 비아홀 내벽 및 중앙 부분을 충진 한 후 필 도금으로 비아홀의 나머지 부분을 충진하기 때문에 비아홀 전체가 금속물질로 충진 되어 인쇄회로기판에서 발생 되는 열을 외부로 방출하는 방열 특성을 향상시킬 수 있다.
또한, 본 발명은 비아홀을 이종 금속인 도전성 페이스트와 동도금층으로 충진하기 때문에 비아홀에 도전성 페이스트를 충진하기 위한 인쇄공정과 동도금층으로 비아홀을 충진하기 위한 필 도금 공정의 공정비용을 줄일 수 있을 뿐만 아니라 시드층과 필 도금에 의해 형성된 동도금층의 결합에 의해 도전성 페이스트와 시드층 및 동도금층의 비저항 차이를 줄일 수 있게 되므로 인쇄회로기판에서 발생 되는 신호 노이즈를 줄일 수 있다.
그리고, 본 발명은 도전성 페이스트로 비아홀의 일부를 충진 한 후 나머지 부분을 필 도금을 통해 동도금층으로 충진하기 때문에 비아홀에서 보이드(Void)나 딤플(Dimple)의 발생을 방지할 수 있을 뿐만 아니라 비아홀의 밀집도에 관계없이 스택 비아(Stack Via)를 형성할 수 있다.
또한, 본 발명은 도전성 페이스트 위에 필 도금 공정을 통해 동도금층을 형성하여 회로패턴을 형성하기 때문에 비아홀에 형성된 회로패턴의 계면 밀착력을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 3a 내지 도 3f는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 도면이다.
본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조방법은 먼저 도 3a에 도시된 바와 같이 절연층(2)의 양면에 동박(4)이 개재된 원판(10)을 준비한다.
이때, 절연층(2)은 기초재료로 수지가 사용되고, 전기적인 특성을 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리 섬유 및 유지부직포 등의 보강기재가 혼합된다.
원판(10)을 준비한 후에는 드릴링 공정을 통해 도 3b에 도시된 바와 같이 절연층(2)을 관통하는 비아홀(6)을 형성한다.
이때, 드릴링 공정은 CNC(Computer Numerical Control)를 이용한 기계적 드 릴링(Mechanical Drilling)이나 YAG(Yttrium Aluminum Granet)레이저나 CO2 레이저를 이용하여 원판(10)에 비아홀(6)을 형성하는 공정이다.
비아홀(6)을 형성한 후에는 무전해 동도금 공정을 통해 도 3c에 도시된 바와 같이 비아홀 내벽 및 동박(4) 위에 시드층인 제 1 동도금층(8)을 형성한다.
이때, 제 1 동도금층(8)은 종래 기술에 따른 인쇄회로기판의 제조방법에서 비아홀 내부에 형성된 동도금층보다 작은 두께를 갖도록 형성된다.
이를 위해, 제 1 동도금층(8)은 2㎛의 두께를 갖도록 형성된다.
이후, 도 3d에 도시된 바와 같이 스크린 인쇄법으로 도전성 페이스트(12)를 비아홀(6) 내부에 충진한다.
이때, 도전성 페이스트(12)는 비아홀(6) 내벽 및 비아홀(6) 중앙부에 충진된다.
즉, 도전성 페이스트(12)는 비아홀(6) 내벽에 형성된 제 1 동도금층(8)과 비아홀 중앙부에만 충진되고 비아홀(6) 상부와 하부에는 충진되지 않는다.
이와 같이 비아홀(6)에 도전성 페이스트(12)를 충진한 후에는 전해 동도금 공정을 통해 도 3e에 도시된 바와 같이 도전성 페이스트(12)가 충진되지 않은 비아홀(6) 내부 즉, 비아홀(6) 상부 및 하부와 제 1 동도금층(8) 위에 제 2 동도금층(14)을 형성한다.
제 2 동도금층(14)을 형성한 후에는 제 2 동도금층(14) 위에 감광성 물질을 도포한 후 노광 및 현상 공정을 통해 외층 회로패턴이 형성될 부분을 제외한 나머 지 부분의 감광성 물질을 제거한다.
이때, 감광성 물질로는 드라이 필름이나 포토 레지스터가 사용된다.
이후, 에칭액으로 감광성 물질이 제거되어 노출된 제 2 동도금층(14), 제 1 동도금층(8) 및 동박(4)을 제거하여 도 3f에 도시된 바와 같이 외층 회로패턴(16)을 형성한다.
외층 회로패턴(16)을 형성한 후에는 인쇄회로기판의 사용 용도에 따라 외층 회로패턴(16) 위에 절연물질을 적층 한 후 외층 회로패턴(16)이 노출되도록 절연물질에 블라인드 비아홀을 형성한다.
이후, 도 3d 내지 도 3f에 도시된 공정을 반복적으로 진행하여 다층 인쇄회로기판을 제조한다.
이와 같이 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조방법은 도전성 페이스트(12)로 비아홀(6)의 일부 즉, 비아홀(6) 내벽 및 중앙 부분을 충진 한 후 필(Fill) 도금으로 비아홀(6)의 나머지 부분을 충진하기 때문에 비아홀(6) 전체가 금속물질로 충진 되어 인쇄회로기판에서 발생 되는 열을 외부로 방출하는 방열 특성을 향상시킬 수 있게 된다.
또한, 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조방법은 비아홀(6)을 이종 금속인 도전성 페이스트(12)와 제 2 동도금층(14)으로 충진하기 때문에 비아홀(6)에 도전성 페이스트(12)를 충진하기 위한 인쇄공정과 제 2 동도금층(14)으로 비아홀(6)을 충진하기 위한 도금 공정의 공정비용을 줄일 수 있을 뿐만 아니라 시드층인 제 1 동도금층(8)과 필 도금에 의해 형성된 제 2 동도금층(14)의 결합에 의해 도전성 페이스트(12)와 동도금층(8, 14)의 비저항 차이를 줄일 수 있게 되므로 인쇄회로기판에서 발생 되는 신호 노이즈를 줄일 수 있게 된다.
그리고, 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조방법은 도전성 페이스트(12)로 비아홀(6)의 일부를 충진 한 후 나머지 부분을 제 2 동도금층(14)으로 충진하기 때문에 비아홀(6)에서 비아홀(6)의 일부가 충진 되지 않는 보이드(Void)나 딤플(Dimple)의 발생을 방지할 수 있을 뿐만 아니라 비아홀(6)의 밀집도에 관계없이 스택 비아(Stack Via)를 형성할 수 있게 된다.
또한, 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조방법은 도전성 페이스트(12) 위에 필 도금 공정을 통해 제 2 동도금층(14)을 형성하여 회로패턴을 형성하기 때문에 비아홀(6)에 형성된 회로패턴의 계면 밀착력을 향상시킬 수 있게 된다.
도 4a 내지 도 4f는 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 도면이다.
본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조방법은 먼저 도 4a에 도시된 바와 같이 절연층(32)의 양면에 동박(34)이 개재된 원판(30)을 준비한다.
이때, 절연층(32)은 기초재료로 수지가 사용되고, 전기적인 특성을 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리 섬유 및 유지부직포 등의 보강기재가 혼합된다.
원판(30)을 준비한 후에는 드릴링 공정을 통해 도 3b에 도시된 바와 같이 절 연층(32)을 관통하는 비아홀(36)을 형성한다.
이때, 드릴링 공정은 CNC(Computer Numerical Control)를 이용한 기계적 드릴링(Mechanical Drilling)이나 YAG(Yttrium Aluminum Granet)레이저나 CO2 레이저를 이용하여 원판(30)에 비아홀(36)을 형성하는 공정이다.
비아홀(36)을 형성한 후에는 무전해 동도금 공정을 통해 도 4c에 도시된 바와 같이 비아홀 내벽 및 동박(34) 위에 시드층인 제 1 동도금층(38)을 형성한다.
이때, 제 1 동도금층(38)은 종래 기술에 따른 인쇄회로기판의 제조방법에서 비아홀 내부에 형성된 동도금층보다 작은 두께를 갖도록 형성된다.
이를 위해, 제 1 동도금층(38)은 2㎛의 두께를 갖도록 형성된다.
제 1 동도금층(38)을 형성한 후에는 제 1 동도금층(38) 위에 감광성 필름(40)을 도포한 후 노광 및 현상 공정을 통해 회로패턴이 형성될 부분을 제외한 나머지 부분의 감광성 물질을 제거한다.
이때, 감광성 물질로는 드라이 필름이나 포토 레지스터가 사용된다.
이후, 도 4d에 도시된 바와 같이 스크린 인쇄법으로 도전성 페이스트(42)를 비아홀(36) 내부에 충진한다.
이때, 도전성 페이스트(42)는 비아홀(36) 내벽 및 비아홀(36) 중앙부에 충진된다.
즉, 도전성 페이스트(42)는 비아홀(36) 내벽에 형성된 제 1 동도금층(38)과 비아홀 중앙부에만 충진되고 비아홀(36) 상부와 하부에는 충진되지 않는다.
이와 같이 비아홀(36)에 도전성 페이스트(42)를 충진한 후에는 전해 동도금 공정을 통해 도 4e에 도시된 바와 같이 도전성 페이스트(42)가 충진되지 않은 비아홀(36) 내부 즉, 비아홀(36) 상부 및 하부와 제 1 동도금층(38) 위에 제 2 동도금층(44)을 형성한다.
제 2 동도금층(14)을 형성한 후에는 도 4f에 도시된 바와 같이 제 1 동도금층(38) 위에 적층 된 감광성 물질(40)을 제거한 후 감광성 물질(40)이 제거된 제 1 동도금층(38) 및 동박(34)을 에칭액으로 제거하여 외층 회로패턴(46)을 형성한다.
이때, 에칭액은 제 1 동도금층(38)과 동박(34) 뿐만 아니라 제 2 동도금층(44)의 일부를 제거한다.
외층 회로패턴(46)을 형성한 후에는 인쇄회로기판의 사용 용도에 따라 외층 회로패턴(46) 위에 절연물질을 적층 한 후 외층 회로패턴(46)이 노출되도록 절연물질에 블라인드 비아홀을 형성한다.
이후, 도 4c 내지 도 4f에 도시된 공정을 반복적으로 진행하여 다층 인쇄회로기판을 제조한다.
이와 같이 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조방법은 도전성 페이스트(42)로 비아홀(36)의 일부 즉, 비아홀(36) 내벽 및 중앙 부분을 충진 한 후 필(Fill) 도금으로 비아홀(36)의 나머지 부분을 충진하기 때문에 비아홀(36) 전체가 금속물질로 충진 되어 인쇄회로기판에서 발생 되는 열을 외부로 방출하는 방열 특성을 향상시킬 수 있게 된다.
또한, 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조방법은 비아 홀(36)을 이종 금속인 도전성 페이스트(42)와 제 2 동도금층(44)으로 충진하기 때문에 비아홀(36)에 도전성 페이스트(42)를 충진하기 위한 인쇄공정과 제 2 동도금층(44)으로 비아홀(36)을 충진하기 위한 도금 공정의 공정비용을 줄일 수 있을 뿐만 아니라 시드층인 제 1 동도금층(38)과 필 도금에 의해 형성된 제 2 동도금층(44)의 결합에 의해 도전성 페이스트(42)와 동도금층(38, 44)의 비저항 차이를 줄일 수 있게 되므로 인쇄회로기판에서 발생 되는 신호 노이즈를 줄일 수 있게 된다.
그리고, 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조방법은 도전성 페이스트(42)로 비아홀(36)의 일부를 충진 한 후 나머지 부분을 제 2 동도금층(44)으로 충진하기 때문에 비아홀(36)에서 보이드나 딤플의 발생을 방지할 수 있을 뿐만 아니라 비아홀(36)의 밀집도에 관계없이 스택 비아를 형성할 수 있게 된다.
또한, 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조방법은 도전성 페이스트(42) 위에 필 도금 공정을 통해 제 2 동도금층(44)을 형성하여 회로패턴을 형성하기 때문에 비아홀(36)에 형성된 회로패턴의 계면 밀착력을 향상시킬 수 있게 된다.
도 5a 내지 도 5f는 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 도면이다.
본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조방법은 먼저 도 5a에 도시된 바와 같이 절연층(52)을 준비한다.
이때, 절연층(52)은 기초재료로 수지가 사용되고, 전기적인 특성을 뛰어나지 만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리 섬유 및 유지부직포 등의 보강기재가 혼합된다.
이후, 드릴링 공정을 통해 도 5b에 도시된 바와 같이 절연층(52)을 관통하는 비아홀(56)을 형성한다.
이때, 드릴링 공정은 CNC(Computer Numerical Control)를 이용한 기계적 드릴링(Mechanical Drilling)이나 YAG(Yttrium Aluminum Granet)레이저나 CO2 레이저를 이용하여 절연층(52)에 비아홀(56)을 형성하는 공정이다.
비아홀(56)을 형성한 후에는 무전해 동도금 공정을 통해 도 5c에 도시된 바와 같이 비아홀 내벽 및 절연층(52) 위에 시드층인 제 1 동도금층(58)을 형성한다.
이때, 제 1 동도금층(58)은 종래 기술에 따른 인쇄회로기판의 제조방법에서 비아홀 내부에 형성된 동도금층보다 작은 두께를 갖도록 형성된다.
이를 위해, 제 1 동도금층(58)은 2㎛의 두께를 갖도록 형성된다.
이후, 도 5d에 도시된 바와 같이 스크린 인쇄법으로 비아홀(56) 내부에 도전성 페이스트(62)를 충진한다.
이때, 도전성 페이스트(62)는 비아홀(56) 내벽 및 비아홀(56) 중앙부에 충진된다.
즉, 도전성 페이스트(62)는 비아홀(56) 내벽에 형성된 제 1 동도금층(58)과 비아홀 중앙부에만 충진되고 비아홀(56) 상부와 하부에는 충진되지 않는다.
이와 같이 비아홀(56)에 도전성 페이스트(62)를 충진한 후에는 전해 동도금 공정을 통해 도 5e에 도시된 바와 같이 도전성 페이스트(52)가 충진되지 않은 비아홀(56) 내부 즉, 비아홀(56) 상부 및 하부와 제 1 동도금층(58) 위에 제 2 동도금층(64)을 형성한다.
제 2 동도금층(64)을 형성한 후에는 제 2 동도금층(64) 위에 감광성 물질을 도포한 후 노광 및 현상 공정을 통해 외층 회로패턴이 형성될 부분을 제외한 나머지 부분의 감광성 물질을 제거한다.
이때, 감광성 물질로는 드라이 필름이나 포토 레지스터가 사용된다.
이후, 에칭액으로 감광성 물질이 제거되어 노출된 제 2 동도금층(64) 및 제 1 동도금층(58)을 제거하여 도 5f에 도시된 바와 같이 외층 회로패턴(66)을 형성한다.
외층 회로패턴(66)을 형성한 후에는 인쇄회로기판의 사용 용도에 따라 외층 회로패턴(66) 위에 절연물질을 적층 한 후 외층 회로패턴(66)이 노출되도록 절연물질에 블라인드 비아홀을 형성한다.
이후, 도 5c 내지 도 5f에 도시된 공정을 반복적으로 진행하여 다층 인쇄회로기판을 제조한다.
이와 같이 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조방법은 도전성 페이스트(62)로 비아홀(56)의 일부 즉, 비아홀(56) 내벽 및 중앙 부분을 충진 한 후 필 도금으로 비아홀(56)의 나머지 부분을 충진하기 때문에 비아홀(56) 전체가 금속물질로 충진 되어 인쇄회로기판에서 발생 되는 열을 외부로 방출하는 방열 특성을 향상시킬 수 있게 된다.
또한, 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조방법은 비아홀(56)을 이종 금속인 도전성 페이스트(62)와 제 2 동도금층(64)으로 충진하기 때문에 비아홀(56)에 도전성 페이스트(62)를 충진하기 위한 인쇄공정과 제 2 동도금층(64)으로 비아홀(56)을 충진하기 위한 도금 공정의 공정비용을 줄일 수 있을 뿐만 아니라 시드층인 제 1 동도금층(58)과 필 도금에 의해 형성된 제 2 동도금층(64)의 결합에 의해 도전성 페이스트(62)와 동도금층(58, 64)의 비저항 차이를 줄일 수 있게 되므로 인쇄회로기판에서 발생 되는 신호 노이즈를 줄일 수 있게 된다.
그리고, 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조방법은 도전성 페이스트(62)로 비아홀(56)의 일부를 충진 한 후 나머지 부분을 제 2 동도금층(64)으로 충진하기 때문에 비아홀(56)에서 비아홀(56)의 일부가 충진 되지 않는 보이드나 딤플의 발생을 방지할 수 있을 뿐만 아니라 비아홀(56)의 밀집도에 관계없이 스택 비아를 형성할 수 있게 된다.
또한, 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조방법은 도전성 페이스트(62) 위에 필 도금 공정을 통해 제 2 동도금층(64)을 형성하여 회로패턴을 형성하기 때문에 비아홀(56)에 형성된 회로패턴의 계면 밀착력을 향상시킬 수 있게 된다.
도 6a 내지 도 6f는 본 발명의 제 4 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 도면이다.
본 발명의 제 4 실시 예에 따른 인쇄회로기판의 제조방법은 먼저 도 6a에 도시된 바와 같이 절연층(72)을 준비한다.
이때, 절연층(72)은 기초재료로 수지가 사용되고, 전기적인 특성을 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리 섬유 및 유지부직포 등의 보강기재가 혼합된다.
이후, 드릴링 공정을 통해 도 6b에 도시된 바와 같이 절연층(72)을 관통하는 비아홀(76)을 형성한다.
이때, 드릴링 공정은 CNC(Computer Numerical Control)를 이용한 기계적 드릴링(Mechanical Drilling)이나 YAG(Yttrium Aluminum Granet)레이저나 CO2 레이저를 이용하여 절연층(72)에 비아홀(76)을 형성하는 공정이다.
비아홀(76)을 형성한 후에는 무전해 동도금 공정을 통해 도 6c에 도시된 바와 같이 비아홀 내벽 및 절연층(72) 위에 시드층인 제 1 동도금층(78)을 형성한다.
이때, 제 1 동도금층(78)은 종래 기술에 따른 인쇄회로기판의 제조방법에서 비아홀 내부에 형성된 동도금층보다 작은 두께를 갖도록 형성된다.
이를 위해, 제 1 동도금층(78)은 2㎛의 두께를 갖도록 형성된다.
제 1 동도금층(78)을 형성한 후에는 제 1 동도금층(78) 위에 감광성 필름(40)을 도포한 후 노광 및 현상 공정을 통해 회로패턴이 형성될 부분을 제외한 나머지 부분의 감광성 물질을 제거한다.
이때, 감광성 물질로는 드라이 필름이나 포토 레지스터가 사용된다.
이후, 도 6d에 도시된 바와 같이 스크린 인쇄법으로 도전성 페이스트(82)를 비아홀(76) 내부에 충진한다.
이때, 도전성 페이스트(82)는 비아홀(76) 내벽 및 비아홀(76) 중앙부에 충진된다.
즉, 도전성 페이스트(82)는 비아홀(76) 내벽에 형성된 제 1 동도금층(78)과 비아홀 중앙부에만 충진되고 비아홀(76) 상부와 하부에는 충진되지 않는다.
이와 같이 비아홀(76)에 도전성 페이스트(82)를 충진한 후에는 전해 동도금 공정을 통해 도 6e에 도시된 바와 같이 도전성 페이스트(82)가 충진되지 않은 비아홀(76) 내부 즉, 비아홀(76) 상부 및 하부와 제 1 동도금층(78) 위에 제 2 동도금층(84)을 형성한다.
제 2 동도금층(84)을 형성한 후에는 도 6f에 도시된 바와 같이 제 1 동도금층(78) 위에 적층 된 감광성 물질(80)을 제거한 후 감광성 물질(80)이 제거된 제 1 동도금층(78)을 에칭액으로 제거하여 외층 회로패턴(86)을 형성한다.
이때, 에칭액은 제 1 동도금층(78) 뿐만 아니라 제 2 동도금층(84)의 일부를 제거한다.
외층 회로패턴(86)을 형성한 후에는 인쇄회로기판의 사용 용도에 따라 외층 회로패턴(86) 위에 절연물질을 적층 한 후 외층 회로패턴(86)이 노출되도록 절연물질에 블라인드 비아홀을 형성한다.
이후, 도 6c 내지 도 6f에 도시된 공정을 반복적으로 진행하여 다층 인쇄회 로기판을 제조한다.
이와 같이 본 발명의 제 4 실시 예에 따른 인쇄회로기판의 제조방법은 도전성 페이스트(82)로 비아홀(76)의 일부 즉, 비아홀(76) 내벽 및 중앙 부분을 충진 한 후 필 도금으로 비아홀(76)의 나머지 부분을 충진하기 때문에 비아홀(76) 전체가 금속물질로 충진 되어 인쇄회로기판에서 발생 되는 열을 외부로 방출하는 방열 특성을 향상시킬 수 있게 된다.
또한, 본 발명의 제 4 실시 예에 따른 인쇄회로기판의 제조방법은 비아홀(76)을 이종 금속인 도전성 페이스트(82)와 제 2 동도금층(84)으로 충진하기 때문에 비아홀(76)에 도전성 페이스트(82)를 충진하기 위한 인쇄공정과 제 2 동도금층(84)으로 비아홀(76)을 충진하기 위한 도금 공정의 공정비용을 줄일 수 있을 뿐만 아니라 시드층인 제 1 동도금층(78)과 필 도금에 의해 형성된 제 2 동도금층(84)의 결합에 의해 도전성 페이스트(82)와 동도금층(78, 84)의 비저항 차이를 줄일 수 있게 되므로 인쇄회로기판에서 발생 되는 신호 노이즈를 줄일 수 있게 된다.
그리고, 본 발명의 제 4 실시 예에 따른 인쇄회로기판의 제조방법은 도전성 페이스트(82)로 비아홀(76)의 일부를 충진 한 후 나머지 부분을 제 2 동도금층(84)으로 충진하기 때문에 비아홀(76)에서 보이드나 딤플의 발생을 방지할 수 있을 뿐만 아니라 비아홀(76)의 밀집도에 관계없이 스택 비아를 형성할 수 있게 된다.
또한, 본 발명의 제 4 실시 예에 따른 인쇄회로기판의 제조방법은 도전성 페이스트(82) 위에 필 도금 공정을 통해 제 2 동도금층(84)을 형성하여 회로패턴을 형성하기 때문에 비아홀(76)에 형성된 회로패턴의 계면 밀착력을 향상시킬 수 있게 된다.
도 1a 내지 도 1g는 종래 기술에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 2a 내지 도 2f는 종래 기술의 다른 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 3a 내지 도 3f는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 4a 내지 도 4f는 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 5a 내지 도 5f는 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
도 6a 내지 도 6f는 본 발명의 제 4 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
2, 32, 52, 72, 112, 124, 212, 224 : 절연층
4, 34, 114, 214 : 동박 6, 36, 56, 76, 116, 216 : 비아홀
8, 14, 38, 44, 58, 64, 78, 84, 118, 128, 218, 228 : 동도금층
10, 30, 110, 210 : 원판 12, 42, 62, 82 : 도전성 페이스트
16, 46, 66, 86, 122, 222 : 회로패턴

Claims (6)

  1. (a) 절연층의 양면에 동박이 적층 된 원판을 준비하는 단계;
    (b) 상기 원판에 비아홀을 형성하는 단계;
    (c) 상기 비아홀 내벽과 동박 위에 제 1 동도금층을 형성하는 단계;
    (d) 상기 비아홀 내부에 도전성 페이스트를 충진하는 단계;
    (e) 상기 도전성 페이스트가 충진 되지 않은 상기 비아홀 내부와 상기 제 1 동도금층 위에 제 2 동도금층을 형성하는 단계; 및
    (f) 상기 원판의 양면에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 (c) 단계 이후에 상기 제 1 동도금층 위에 감광성 물질을 도포한 후 노광 및 현상 공정을 통해 상기 회로패턴이 형성될 부분을 제외한 나머지 부분의 상기 감광성 물질을 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 2 항에 있어서,
    상기 (f) 단계는
    (f-1) 상기 회로패턴이 형성될 부분의 제 1 동도금층 위에 적층 된 상기 감 광성 물질을 제거하는 단계; 및
    (f-2) 에칭액으로 상기 제 2 동도금층, 제 1 동도금층 및 동박을 제거하여 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  4. (a) 절연층을 준비하는 단계;
    (b) 상기 절연층에 비아홀을 형성하는 단계;
    (c) 상기 비아홀 내벽과 절연층 위에 제 1 동도금층을 형성하는 단계;
    (d) 상기 비아홀 내부에 도전성 페이스트를 충진하는 단계;
    (e) 상기 도전성 페이스트가 충진 되지 않은 상기 비아홀 내부와 상기 제 1 동도금층 위에 제 2 동도금층을 형성하는 단계; 및
    (f) 상기 절연층의 양면에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 4 항에 있어서,
    상기 (c) 단계 이후에 상기 제 1 동도금층 위에 감광성 물질을 도포한 후 노광 및 현상 공정을 통해 상기 회로패턴이 형성될 부분을 제외한 나머지 부분의 상기 감광성 물질을 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제 5 항에 있어서,
    상기 (f) 단계는
    (f-1) 상기 회로패턴이 형성될 부분의 제 1 동도금층 위에 적층 된 상기 감광성 물질을 제거하는 단계; 및
    (f-2) 에칭액으로 상기 제 2 동도금층과 제 1 동도금층을 제거하여 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
KR1020070134476A 2007-12-20 2007-12-20 인쇄회로기판의 제조방법 KR100965341B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070134476A KR100965341B1 (ko) 2007-12-20 2007-12-20 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070134476A KR100965341B1 (ko) 2007-12-20 2007-12-20 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20090066781A true KR20090066781A (ko) 2009-06-24
KR100965341B1 KR100965341B1 (ko) 2010-06-22

Family

ID=40994734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070134476A KR100965341B1 (ko) 2007-12-20 2007-12-20 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100965341B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125655B1 (ko) * 2011-11-09 2012-03-27 (주) 써트론아이엔씨 방열 경성 ｐｃｂ 및 이의 제조 방법
CN112312649A (zh) * 2019-08-01 2021-02-02 中兴通讯股份有限公司 一种印制电路板的叠孔结构、散热结构及制作方法
CN112752436A (zh) * 2020-11-30 2021-05-04 惠州市特创电子科技股份有限公司 多层线路板
WO2024041313A1 (zh) * 2022-08-24 2024-02-29 京东方科技集团股份有限公司 显示基板及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102474588B1 (ko) 2018-04-09 2022-12-07 주식회사 케이엠더블유 유전체가 삽입된 도파관을 구비한 밀리미터파 통신 안테나 장치
KR20210065347A (ko) * 2019-11-27 2021-06-04 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030011433A (ko) * 2001-08-02 2003-02-11 주식회사 디에이피 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
KR20100025597A (ko) 2005-05-23 2010-03-09 이비덴 가부시키가이샤 프린트 배선판
CN101868120A (zh) * 2005-06-30 2010-10-20 揖斐电株式会社 印刷线路板及其制造方法
KR100754070B1 (ko) * 2005-10-04 2007-08-31 삼성전기주식회사 구리 필 도금을 이용한 인쇄회로기판의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125655B1 (ko) * 2011-11-09 2012-03-27 (주) 써트론아이엔씨 방열 경성 ｐｃｂ 및 이의 제조 방법
CN112312649A (zh) * 2019-08-01 2021-02-02 中兴通讯股份有限公司 一种印制电路板的叠孔结构、散热结构及制作方法
CN112752436A (zh) * 2020-11-30 2021-05-04 惠州市特创电子科技股份有限公司 多层线路板
CN112752436B (zh) * 2020-11-30 2023-08-08 惠州市特创电子科技股份有限公司 多层线路板
WO2024041313A1 (zh) * 2022-08-24 2024-02-29 京东方科技集团股份有限公司 显示基板及其制备方法

Also Published As

Publication number Publication date
KR100965341B1 (ko) 2010-06-22

Similar Documents

Publication Publication Date Title
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
JP2007142403A (ja) プリント基板及びその製造方法
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP2005286112A (ja) プリント配線板及びその製造方法
JP2009260204A (ja) プリント基板およびその製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR100965341B1 (ko) 인쇄회로기판의 제조방법
JP2007281336A (ja) 両面プリント配線板の製造方法および多層プリント配線板
CN110621123A (zh) 一种导热pcb的制作方法及pcb
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR100648971B1 (ko) 임베디드 인쇄회로기판의 제조방법
JPH10284841A (ja) 多層プリント配線板の製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2013106034A (ja) プリント回路基板の製造方法
KR100744994B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2020057767A (ja) プリント配線基板
KR101089923B1 (ko) 인쇄회로기판의 제조방법
JP2000323841A (ja) 多層回路基板とその製造方法
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee