JPH10284841A - 多層プリント配線板の製造方法 - Google Patents

多層プリント配線板の製造方法

Info

Publication number
JPH10284841A
JPH10284841A JP9086387A JP8638797A JPH10284841A JP H10284841 A JPH10284841 A JP H10284841A JP 9086387 A JP9086387 A JP 9086387A JP 8638797 A JP8638797 A JP 8638797A JP H10284841 A JPH10284841 A JP H10284841A
Authority
JP
Japan
Prior art keywords
hole
printed wiring
wiring board
multilayer printed
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9086387A
Other languages
English (en)
Other versions
JP3324437B2 (ja
Inventor
Masa Tachibana
雅 立花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP08638797A priority Critical patent/JP3324437B2/ja
Priority to US09/052,084 priority patent/US6270607B1/en
Priority to EP98302531A priority patent/EP0869705B1/en
Priority to DE69800219T priority patent/DE69800219T2/de
Publication of JPH10284841A publication Critical patent/JPH10284841A/ja
Application granted granted Critical
Publication of JP3324437B2 publication Critical patent/JP3324437B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 各種電子機器に広く用いられている多層プリ
ント配線板において、外層部のランド径が小さくかつス
ルーホールのない高密度実装用の多層プリント配線板の
提供を目的とする。 【解決手段】 内層用の導体パターン２及び導電性ペー
ストを充填された導通孔を有する絶縁基板３上に感光性
樹脂を塗布し樹脂を半硬化状態にして感光性樹脂膜４を
形成し、露光、現像して非貫通孔を形成した後、金属め
っき等により内外層を電気的に接続するフォトビア５を
形成し、この後表面の金属にスクリーン印刷法や写真法
などの手段を用いて、外層用の導体パターン６を形成
し、高密度実装用の多層プリント配線板７を製造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は産業用および民生用
などの各種電子機器に広く用いられている多層プリント
配線板の製造方法に関するものである。
【０００２】
【従来の技術】近年、パーソナルコンピュータ、ワード
プロセッサー、ビデオ一体型カメラや携帯電話機などの
普及に伴い、多層プリント配線板の需要はますます増加
する傾向にあるが、それら電子機器の小型・軽量・多機
能化などの理由から、多層プリント配線板へは、配線収
容性、表面実装密度をより向上させるための非貫通のバ
イアホールによる層間電気的接続方法であるインタース
ティシャルバイアホール（以下ＩＶＨと称す）が要求さ
れ始めている。それに応える手段として導電性ペースト
により全層間をＩＶＨで電気的に接続できる樹脂多層プ
リント配線板や感光性樹脂を絶縁層とし、非貫通孔を設
け金属めっきすることによりＩＶＨで層間を電気的に接
続できる樹脂多層プリント配線板がある。
【０００３】以下に従来の多層プリント配線板における
製造方法について説明する。図２（ａ）〜（ｃ）は従来
の導電性ペーストによりＩＶＨを形成する多層プリント
配線板の製造方法を示すものである。図２において、１
１は銅はく、１２はプリプレグ、１３は内層材、１３ａ
は内層用の導体パターン、１３ｂは導電性のペースト等
を充填させた穴を有する内層用の絶縁基板、１４は内外
部に導体パターンを有する多層プリント配線板である。
【０００４】以上のように構成された多層プリント配線
板の製造方法について以下説明する。
【０００５】まず、図２（ａ）に示すように、穴加工
し、その穴内に導電性を有するペースト等を充填したア
ラミド不織布基材エポキシ樹脂積層板などを絶縁基板１
３ｂとし、その両側に銅はくをラミネートした銅張積層
板の銅はくをスクリーン印刷法や写真法などの手段を用
いて、内層用の導体パターン１３ａに形成し、多層プリ
ント配線板用の内層材１３を得る。
【０００６】次に、図２（ｂ）に示すように、絶縁基板
１３ｂ上に形成された内層用の導体パターン１３ａを有
する内層材１３と、アラミド不織布にエポキシ樹脂など
を含浸させ、樹脂を半硬化状態にした後穴加工し、その
穴内に導電性を有するペースト等を充填したプリプレグ
１２と、最外層の導体パターンを形成するための銅はく
１１を重ね合わせ、熱プレス機にステンレス板などで挟
んでセットし、加熱・加圧して、内層材１３とプリプレ
グ１２と銅はく１１を溶融、冷却、固化させ、銅はく１
１をラミネートした銅張積層板の銅はく１１をスクリー
ン印刷法や写真法などの手段を用いて、外層用の導体パ
ターン１４ａに形成し、図２（ｃ）に示すような多層プ
リント配線板１４を得ている。
【０００７】図３（ａ）〜（ｃ）は従来の感光性樹脂を
用い非貫通孔を金属めっきすることによりＩＶＨを形成
する多層プリント配線板の製造方法を示すものである。
図３において、２１は銅はく、２２は感光性樹脂膜、２
３は内層材、２３ａは内層用の導体パターン、２４ａは
感光性樹脂膜に形成された非貫通穴を金属めっきしたＩ
ＶＨ（以下フォトビアと称す）、２４ｂは内層間を電気
的に接続するスルーホール、２４は内外部に導体パター
ンを有する多層プリトン配線板である。
【０００８】以上のように構成された多層プリント配線
板の製造方法について、以下説明する。
【０００９】まず、図３（ａ）に示すように、絶縁基板
２３ｂの両側に銅はくをラミネートした銅張積層板の銅
はくをスクリーン印刷法や写真法などの手段を用いて、
内層用の導体パターン２３ａに形成し、多層プリント配
線板用の内層材２３を得る。
【００１０】次に、図３（ｂ）に示すように、絶縁基板
２３ｂ上に形成された内層用の導体パターン２３ａを有
する内層材２３に、感光性樹脂を塗布し樹脂を半硬化状
態にし感光性樹脂膜２２を形成し、露光、現像して非貫
通孔を形成した後、ドリル加工等により貫通穴を形成し
金属めっきし内外層を電気的に接続するフォトビア２４
ａ及び内層間を電気的に接続するスルーホール２４ｂを
得る。この後表面の金属にスクリーン印刷法や写真法な
どの手段を用いて、外層用の導体パターン２４ｃを形成
し、図３（ｃ）に示すような多層プリント配線板２４を
得ている。
【００１１】その後、写真法等の公知の方法により、ソ
ルダレジスト形成を行い多層プリント配線板を得る。
【００１２】
【発明が解決しようとする課題】しかしながら上記の従
来の方法のうち、導電性ペーストによる導通孔では、導
通孔を基板内に埋設する構造のため、後工程及び実装工
程での加熱による導電性ペースト中の溶剤分の揮発によ
る層間はく離を防止するため溶剤による導電性ペースト
の粘度調整ができず、その粘度は比較的高いものである
ため直径２００μｍ以下の穴に充填することは不可能で
あり、作業性も悪いという問題を有している。
【００１３】さらに、導通孔が大きいためその上に設置
されるランドの大きさも比較的大きなものにせざるを得
ないことから配線密度の向上に限界があると言う問題も
有している。
【００１４】一方、フォトビアによる非貫通孔の場合、
金属めっきによる電気的接続のため上記導電性ペースト
による導通孔に比べ、小さな穴（直径５０〜１００μ
ｍ）を形成できるという利点を有しているが、内層材の
両面を電気的に接続するためには、フォトビア形成後に
貫通孔のスルーホールを設ける必要があり、高密度配線
の阻害となるという問題を有している。また、内層材の
両面を予め貫通孔のスルーホールにより形成した場合、
感光性樹脂を塗布する際にスルーホール内に完全に感光
性樹脂を埋設することは、非常に困難であり作業性も悪
い。
【００１５】本発明は上記従来の問題点を解決するもの
で、スルーホールが不必要で、スルホールを埋設する必
要もなく、さらに、一部分にフォトビアを有する導電性
ペーストによる貫通孔を有する多層プリント配線板の製
造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】この目的を達成するため
に本発明は、アラミド不織布等に熱硬化性樹脂を含浸し
半硬化して貫通孔を設け、この貫通孔に導電ペーストを
充填し層間導通用接着シートを形成する工程と、導電性
のペーストを充填された穴を有する内層用の絶縁基板に
導電はくを積層した後、その両面の導電はくを回路形成
して導体パターンを有した内層材を形成する工程と、前
記両面に導体パターンを有した内層材の少なくとも片面
に感光性樹脂を塗布し半硬化した後、露光、現像して非
貫通孔を形成する工程と、非貫通孔と内層導体パターン
と最外層を電気的に接続し、最外層の導体を回路形成し
て導体パターンを形成する方法を用いて多層プリント配
線板を製造するものである。
【００１７】上記方法により、内部に導通孔を有し、最
外層に高密度な配線を有し、さらにスルーホールのない
多層プリント配線板が得られる。
【００１８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、アラミド不織布等に熱硬化性樹脂を含浸し半硬化し
て貫通孔を設け、この貫通孔に導電ペーストを充填し層
間導通用接着シートを形成する工程と、導電性のペース
トを充填された穴を有する内層用の絶縁基板に導電はく
を積層した後、その両面の導電はくを回路形成して導体
パターンを有した内層材を形成する工程と、前記両面に
導体パターンを有した内層材の少なくとも片面に感光性
樹脂を塗布し半硬化した後、露光、現像して非貫通孔を
形成する工程と、非貫通孔により内層導体パターンと最
外層を電気的に接続し、最外層の導体を回路形成して導
体パターンを形成する方法を用いて多層プリント配線板
の製造としたものであり、内層の両面を導電性ペースト
により形成された導通孔とし、内層と外層をフォトビア
による非貫通孔としたことにより、最外層の配線密度を
向上させ、かつスルーホールが不必要であるという作用
を有する。
【００１９】請求項２に記載の発明は、内層の内面を導
電性ペーストにより形成された導通孔とし、内層と外層
を金属めっきされたフォトビアによる非貫通孔とした請
求項１に記載の多層プリント配線板の製造方法としたも
のであり、金属めっきにより抵抗値を低くし、信頼性を
向上するという作用を有する。
【００２０】請求項３に記載の発明は、内層と外層をフ
ォトビアを金属めっきする際に予めドリル加工等により
設けた貫通孔を同時に金属めっきする請求項１に記載の
多層プリント配線板の製造方法としたものであり、部品
取り付け穴を有するという作用を有する。
【００２１】請求項４に記載の発明は、感光性樹脂層に
設けた非貫通孔に導電性ペーストを充填することにより
内層と外層を電気的に接続する請求項１に記載の多層プ
リント配線板の製造方法としたものであり、非貫通の導
通孔を金属めっきに比べ効率よく生産でき、基板内に埋
設されないため導電性ペーストの粘度調整ができるた
め、埋設される導電ペーストによる導通孔に比べ作業性
良く小さな穴に導電ペーストを充填でき、最外層の配線
密度を向上できる作用を有する。
【００２２】請求項５に記載の発明は、感光性樹脂層に
設けた非貫通孔に導電性ペーストを充填すると同時にス
クリーン版等を用いて外層の導体パターンを同時に導電
性ペーストで形成する請求項１に記載の多層プリント配
線板の製造方法としたものであり金属めっきや印刷法、
写真法等のパターン形成工程を削減し、生産性向上、コ
ストの大幅な削減ができる作用を有する。
【００２３】以下、本発明の一実施の形態について、図
面を参照しながら説明する。図１（ａ）〜（ｃ）は本発
明の一実施の形態における多層プリント配線板の製造方
法を示す断面図である。図１において、１は内層材、２
は内層用の導体パターン、３は導電性ペースト等を充填
された穴を有する内層用の絶縁基板、４は感光性樹脂
膜、５は感光性樹脂膜に形成された非貫通穴を金属めっ
きしたＩＶＨ（以下フォトビアと称す）、６は外層用の
導体パターン、７は内外部に導体パターンを有する多層
プリント配線板である。
【００２４】以上のように構成された多層プリント配線
板の製造方法について、以下説明する。
【００２５】まず、図１（ａ）に示すように、プリプレ
グに穴加工し、その穴内に導電性を有するペースト等を
充填したアラミド不織布基材エポキシ樹脂積層板などを
絶縁基板３とし、その両側に銅はくをラミネートした銅
張積層板の銅はくをスクリーン印刷法や写真法などの手
段を用いて、内層用の導体パターン２に形成し、多層プ
リント配線板用の内層材１を得る。
【００２６】次に、図１（ｂ）に示すように、絶縁基板
３上に形成された内層用の導体パターン２を有する内層
材１に、感光性樹脂を塗布し樹脂を半硬化状態にし感光
性樹脂膜４を形成し、露光、現像して非貫通孔を形成し
た後、金属めっき等により内外層を電気的に接続するフ
ォトビア５を得る。このとき、予め貫通孔に設けること
により、リード線を有する部品の実装に対応することも
できる。この後表面の金属にスクリーン印刷法や写真法
などの手段を用いて、外層用の導体パターン６を形成
し、図１（ｃ）に示すような多層プリント配線板７を得
ている。
【００２７】また、フォトビアの形成を金属めっきによ
らず溶剤等で粘度調整した低粘度の導電性ペーストを充
填した後、金属めっきすることで、表面導体を平滑にす
ることができる。さらに、フォトビアに溶剤等で粘度調
整された低粘度の導電ペーストを充填する際に、公知の
スクリーン印刷法等で外層の導体パターンも同時に形成
することができ、印刷法や写真法等のパターン形成工程
が削減され、非常に生産性良く安価な多層プリント配線
板を提供することができる。
【００２８】本実施の形態による多層プリント配線板と
従来の多層プリント配線板を比較すると、従来方法の内
導電性ペーストによる導通孔で全層のＩＶＨを形成した
場合に比べ、外層部のランド径を１／２にすることがで
きる。また、フォトビアによるＩＶＨの場合と比較する
とスルーホールによる内層両面導体の接続が不必要なた
め配線収容能力及び実装密度を向上できる。
【００２９】以上のように、本実施の形態によれば、飛
躍的に実装密度を向上することができる多層プリント配
線板を提供することができる。
【００３０】
【発明の効果】以上のように本発明は、導電性ペースト
による導通孔を埋設した内層材の表面に感光性樹脂を塗
布した後、フォトビアを形成することにより配線収容能
力、実装密度が非常に高い多層プリント配線板を実現で
きるものである。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の実施の形態における
多層プリント配線板の製造過程の断面図
【図２】（ａ）〜（ｃ）は従来の多層プリント配線板の
製造過程の断面図
【図３】（ａ）〜（ｃ）は従来の多層プリント配線板の
製造過程の断面図
【符号の説明】
１ 内層材 ２ 内層用の導体パターン ３ 内層用の絶縁基板 ４ 感光性樹脂膜 ５ 感光性樹脂膜に形成された非貫通穴を金属めっきし
たＩＶＨ（フォトビア） ６ 外層用の導体パターン ７ 多層プリント配線板

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 アラミド不織布に熱硬化性樹脂を含浸し
    半硬化して貫通孔を設け、この貫通孔に導電性ペースト
    を充填し層間導通用接着シートを形成する工程と、導電
    性ペーストを充填した穴を有する絶縁基板の両面に導電
    はくを積層し熱圧着した後その両面の導電はくを回路形
    成して両面に導体パターンを有した内層材を形成する工
    程と、前記内層材の両面に感光性絶縁樹脂を塗布し半硬
    化した後、露光して非貫通孔を設け、内層回路と最外層
    を電気的に接続する工程を有する多層プリント配線板の
    製造方法。
  2. 【請求項２】 内層回路と最外層を、非貫通孔を金属め
    っきすることにより電気的に接続する請求項１に記載の
    多層プリント配線板の製造方法。
  3. 【請求項３】 内層回路と最外層を接続する非貫通孔を
    金属めっきする際に予めドリル加工等により設けた貫通
    孔も同時に金属めっきする請求項１に記載の多層プリン
    ト配線板の製造方法。
  4. 【請求項４】 内層回路と最外層を非貫通孔に導電性ペ
    ーストを充填することにより電気的に接続する請求項１
    に記載の多層プリント配線板の製造方法。
  5. 【請求項５】 内層回路と最外層を接続する非貫通孔に
    導電ペーストを充填する際に、最外層の回路を同時に導
    電ペーストで形成する請求項１に記載の多層プリント配
    線板の製造方法。
JP08638797A 1997-04-04 1997-04-04 多層プリント配線板の製造方法 Expired - Fee Related JP3324437B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP08638797A JP3324437B2 (ja) 1997-04-04 1997-04-04 多層プリント配線板の製造方法
US09/052,084 US6270607B1 (en) 1997-04-04 1998-03-31 Method of manufacturing multilayer printed wiring board
EP98302531A EP0869705B1 (en) 1997-04-04 1998-04-01 Method of manufacturing multilayer printed wiring board
DE69800219T DE69800219T2 (de) 1997-04-04 1998-04-01 Verfahren zur Herstellung einer Mehrlagenleiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08638797A JP3324437B2 (ja) 1997-04-04 1997-04-04 多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPH10284841A true JPH10284841A (ja) 1998-10-23
JP3324437B2 JP3324437B2 (ja) 2002-09-17

Family

ID=13885474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08638797A Expired - Fee Related JP3324437B2 (ja) 1997-04-04 1997-04-04 多層プリント配線板の製造方法

Country Status (4)

Country Link
US (1) US6270607B1 (ja)
EP (1) EP0869705B1 (ja)
JP (1) JP3324437B2 (ja)
DE (1) DE69800219T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078249A (ja) * 2001-09-06 2003-03-14 Fujitsu Ten Ltd 多層基板構造
JP2007134396A (ja) * 2005-11-08 2007-05-31 Fujifilm Corp プリント配線板用積層体、それを用いた多層金属配線パターン形成方法及び金属薄膜
US7479297B2 (en) 2004-08-25 2009-01-20 Seiko Epson Corporation Method of manufacturing a multi-layered wiring board

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506242B (en) * 1999-12-14 2002-10-11 Matsushita Electric Ind Co Ltd Multi-layered printed circuit board and method for manufacturing the same
EP1220586A3 (en) * 2000-12-28 2004-05-12 Nitto Denko Corporation Wiring board prepreg and manufacturing method thereof
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
JP2003031952A (ja) * 2001-07-12 2003-01-31 Meiko:Kk コア基板、それを用いた多層回路基板
EP1470744A2 (en) 2001-10-10 2004-10-27 Molex Incorporated High speed differential signal edge card connector circuit board layouts
US6860000B2 (en) 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components
JP2004119863A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
TWI558277B (zh) * 2014-08-19 2016-11-11 乾坤科技股份有限公司 電路板層間導電結構、磁性元件及其製作方法
DE102019108870A1 (de) * 2019-04-04 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit verkleinerter Durchkontaktierung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
JPS6318697A (ja) 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板
US5716663A (en) * 1990-02-09 1998-02-10 Toranaga Technologies Multilayer printed circuit
US5473120A (en) 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JPH06223623A (ja) * 1992-12-28 1994-08-12 Internatl Business Mach Corp <Ibm> 銅を素材とするペーストおよびセラミックパッケージ
US5314742A (en) * 1993-03-31 1994-05-24 E. I. Du Pont De Nemours And Company Resin impregnated laminate for wiring board applications
DE69417684T2 (de) * 1993-10-29 1999-09-09 Matsushita Electric Ind Co Ltd Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078249A (ja) * 2001-09-06 2003-03-14 Fujitsu Ten Ltd 多層基板構造
US7479297B2 (en) 2004-08-25 2009-01-20 Seiko Epson Corporation Method of manufacturing a multi-layered wiring board
JP2007134396A (ja) * 2005-11-08 2007-05-31 Fujifilm Corp プリント配線板用積層体、それを用いた多層金属配線パターン形成方法及び金属薄膜

Also Published As

Publication number Publication date
EP0869705B1 (en) 2000-07-19
DE69800219D1 (de) 2000-08-24
JP3324437B2 (ja) 2002-09-17
US6270607B1 (en) 2001-08-07
DE69800219T2 (de) 2000-11-30
EP0869705A1 (en) 1998-10-07

Similar Documents

Publication Publication Date Title
US7381587B2 (en) Method of making circuitized substrate
JPH0575269A (ja) 多層印刷配線板の製造方法
JP3324437B2 (ja) 多層プリント配線板の製造方法
JP2006049793A (ja) プリント基板の並列式製造方法
JPH05218618A (ja) プリント配線板の製造方法
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JP2009010266A (ja) プリント配線板の製造方法及びプリント配線板
JP4012022B2 (ja) 多層配線基板、多層配線基板用基材およびその製造方法
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JP3104541B2 (ja) プリント配線板の製造方法
JP2004134467A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2004288806A (ja) 多層プリント配線板の製造方法
JP4292397B2 (ja) 配線板の製造方法
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
JPH11298146A (ja) 多層プリント配線板およびその製造方法
JPH07221460A (ja) 多層プリント配線板の製造方法
WO2021246005A1 (ja) 回路基板、回路基板の製造方法及び電子機器
JP2004221192A (ja) 多層基板、多層基板用基材およびその製造方法
JPH11298147A (ja) 多層プリント配線板およびその製造方法
JPH0532919B2 (ja)
JP2001144445A (ja) 多層プリント配線板の製造方法
JPH06350256A (ja) 非貫通スルーホールを有するプリント配線板およびその製造方法
KR20100053761A (ko) 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
CN117178638A (zh) 电路基板、电路基板的制造方法以及电子设备

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070705

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130705

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees