JP2015220281A

JP2015220281A - プリント配線板

Info

Publication number: JP2015220281A
Application number: JP2014101545A
Authority: JP
Inventors: 豊高島部; Toyotaka Shimabe; 隆一朗冨永; Ryuichiro Tominaga
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2014-05-15
Filing date: 2014-05-15
Publication date: 2015-12-07
Also published as: US9560769B2; US20150334844A1

Abstract

【課題】電子部品を内蔵するプリント配線板の信頼性を高める。
【解決手段】幅の小さな第１キャビティ２６Ａには幅の小さな第１突起２８ａが設けられ、幅の大きな第２キャビティ２６Ｂには幅の大きな第２突起２８ｂが設けられるため、混在する幅の小さな第１キャビティ、幅の大きな第２キャビティでそれぞれ、電子部品１１０を適切に位置決めできる。
【選択図】図３

Description

本発明は、電子部品を内蔵するプリント配線板に関する。

特許文献１はコア基板に複数のチップコンデンサを内蔵しているプリント配線板を開示している。

特開２０１３−１８３０２９号公報

しかしながら、１つの開口に複数のチップコンデンサを収容する場合、開口内でのチップコンデンサの位置決め精度が低いと、チップコンデンサへのビア導体による接続が取れなくなることがあり、接続信頼性が低下するという課題が生じる。

本発明の目的は、電子部品を内蔵するプリント配線板の信頼性を高めることである。

本発明に係るプリント配線板は、電子部品収容用の第１キャビティ、第２キャビティを有するコア基板と、前記第１キャビティ、前記第２キャビティにそれぞれ収容されている複数の電子部品と、前記コア基板上に形成され、前記第１キャビティ、第２キャビティを覆っている層間樹脂絶縁層を含むビルドアップ層と、を有する。そして、前記第１キャビティ、前記第２キャビティにそれぞれ電子部品が収容される空間と、電子部品間を仕切る突起とが形成されており、前記第１キャビティ内における電子部品間の距離Ｔ１、突起の先端での幅Ｗ１、前記第２キャビティ内における電子部品間の距離Ｔ２、突起の先端での幅Ｗ２とした場合、
Ｔ１＜Ｔ２、且つ、Ｗ１＜Ｗ２である。

幅の小さな第１キャビティには幅の小さな突起が設けられ、幅の大きな第２キャビティには幅の大きな突起が設けられるため、混在する幅の小さな第１キャビティ、幅の大きな第２キャビティでそれぞれ、電子部品を適切に位置決めできる。また、幅の異なるキャビティが混在しても電子部品間の接触等の不良を起こさないため、キャビティサイズの設計において設計自由度が高くなる。

本発明の第１実施形態に係るプリント配線板の断面図。第１実施形態に係るプリント配線板の多層コア基板の平面図。図３（Ａ）は第１キャビティを示す図であり、図３（Ｂ）は第２キャビティを示す図である。第１実施形態のプリント配線板の製造方法を示す工程図。第１実施形態のプリント配線板の製造方法を示す工程図。第１実施形態のプリント配線板の製造方法を示す工程図。第１実施形態のプリント配線板の製造方法を示す工程図。第１実施形態のプリント配線板の製造方法を示す工程図。第１実施形態のプリント配線板の製造方法を示す工程図。図１０（Ａ）は第１実施形態の第１改変例に係る第１キャビティを示す図であり、図１０（Ｂ）は第２キャビティを示す図である。図１１（Ａ）は第１実施形態の第２改変例に係る第１キャビティを示す図であり、図１１（Ｂ）は第２キャビティを示す図である。図１２（Ａ）は第１実施形態の第３改変例に係る第１キャビティを示す図であり、図１２（Ｂ）は第２キャビティを示す図である。

[第１実施形態]
本発明の第１実施形態に係るプリント配線板１０の断面が図１に示される。そのプリント配線板１０では、チップコンデンサなどの電子部品１１０が第１面（Ｆ）とその第１面と反対側の第２面（Ｓ）を有する多層コア基板３０に内蔵されている。ここでいう電子部品とはチップコンデンサに限らず、チップ抵抗、インダクタ、サーミスタ等でも良い。

第１実施形態のプリント配線板の多層コア基板３０は第３樹脂層２０Ｃとその第３樹脂層を挟む第１樹脂層２０Ａと第２樹脂層２０Ｂを有する。第１樹脂層はコア基板の最上層であり、第２樹脂層はコア基板の最下層である。コア基板の第１面（Ｆ）と各樹脂層の第１面は同じ面であり、コア基板の第２面（Ｓ）と各樹脂層の第２面は同じ面である。各樹脂層２０Ｃ、２０Ａ、２０Ｂは補強材を有している。

コア基板は第１樹脂層の第１面上に第１の導体層３４Ｆを有し、第２樹脂層の第２面上に第２の導体層３４Ｓを有し、第１樹脂層と第３樹脂層の間に第３の導体層３４Ａを有し、第２樹脂層と第３樹脂層の間に第４の導体層３４Ｂを有する。第１と第２と第３の導体層はビアランドを含み、第４の導体層はビアパッド（ビア導体のパッド）３４ＢＰを含む。第１と第２と第３と第４の導体層は、さらに、導体回路を含んでも良い。

コア基板は、さらに、第１樹脂層を貫通し第１の導体層と第３の導体層を接続する層間接続用導体（ビア導体）３６Ａと、第２樹脂層を貫通し第２の導体層と第４の導体層を接続する層間接続用導体（ビア導体）３６Ｂと、第３樹脂層を貫通し第３の導体層と第４の導体層を接続する層間接続用導体（ビア導体）３６Ｃを有する。

ビア導体３６Ａ、３６Ｂ、３６Ｃは直線に積層されていて、これらのビア導体とビア導体３６Ｂとビア導体３６Ｃで挟まれるビアパッド３４ＢＰでスルーホール導体が形成される。ビア導体３６Ａはビア導体３６Ｃ上に直接積層されて、ビア導体３６Ｃとビア導体３６Ｂはビアパッド３４ＢＰを挟んでいる。ここで、各樹脂層の厚みは略同じであると各樹脂層のビア導体の長さが同等に成り、スルーホール導体の信頼性が高くなる。

図２は、図１中の多層コア基板３０の平面図である。図２中のＸ１−Ｘ１断面が図１に対応する。コア基板は第１面Ｆから第２面Ｓに至る第１キャビティ２６Ａと、第２キャビティ２６Ｂとを有する。第１キャビティ２６Ａは幅が第２キャビティ２６Ｂよりも狭く形成されている。第１キャビティ２６Ａ、第２キャビティ２６Ｂは、コア基板を構成している複数の樹脂層を貫通している。それぞれの第１キャビティ２６Ａ、第２キャビティ２６Ｂに１対の電子部品１１０が収容される。多層コア基板上には、図１を参照して上述されたビア導体３６Ａのランド３６ＡＲ、第１の導体層３４Ｆが形成されている。

図３（Ａ）に図２中の第１キャビティ２６Ａが示され、図３（Ｂ）に第２キャビティ２６Ｂが示される。
第１キャビティ２６Ａは、電子部品を収容するための矩形の空間部２６ｃ、空間部２６ｄと、空間部内の電子部品を仕切るための矩形形状の第１突起２８ａを備える。第１突起２８ａは、第１キャビティの側壁２６ＡＷから、多層コア基板の第１面、第２面に平行方向へ突出し、一対の第１突起が対向するように形成されている。第１突起２８ａと第１突起２８ａとの間には、空間部２６ｃと空間部２６ｄとを繋ぐ連通部２６ｅが形成されている。図１中に示されるように、空間部２６ｃ、２６ｄに収容された電子部品１１０の端子１１２に、ビア導体６０ＦＩが接続されている。

第２キャビティ２６Ｂは、電子部品を収容するための矩形の空間部２６ｃ、空間部２６ｄと、空間部内の電子部品を仕切るための矩形形状の第２突起２８ｂを備える。第２突起２８ｂは第２キャビティの側壁２６ＢＷから、多層コア基板の第１面、第２面に平行方向に突出し、一対の第２突起が対向するように形成されている。第２突起２８ｂと第２突起２８ｂとの間には、空間部２６ｃと空間部２６ｄとを繋ぐ連通部２６ｅが形成されている。

第１実施形態では、混在する相対的に幅の小さな第１キャビティ２６Ａ、相対的に幅の大きな第２キャビティ２６Ｂとに、それぞれ電子部品が収容される空間部２６ｃ、２６ｄと、電子部品間を仕切る第１突起２８ａ、第２突起２８ｂとが形成されている。そして、第１キャビティ内における電子部品間の距離Ｔ１、第１突起２８ａの幅Ｗ１、第２キャビティ内における電子部品間の距離Ｔ２、第２突起２８ｂの幅Ｗ２とした場合、Ｔ１＜Ｔ２、且つ、Ｗ１＜Ｗ２である。

幅の小さな第１キャビティ２６Ａには幅の小さな第１突起２８ａが設けられ、幅の大きな第２キャビティ２６Ｂには幅の大きな第２突起２８ｂが設けられるため、混在する幅の小さな第１キャビティ、幅の大きな第２キャビティでそれぞれ、電子部品１１０を適切に位置決めできる。電子部品１１０の端子１１２に確実にビア導体６０ＦＩを接続させることができる。また、幅の異なるキャビティが混在しても電子部品間の接触等の不良を起こさないため、キャビティサイズの設計において設計自由度が高くなる。実施形態では、第１キャビティ２６Ａ、第２キャビティ２６Ｂにそれぞれ２個の電子部品を収容するため、１個の電子部品を収容するキャビティを２個隣り合わせた場合よりも配線のデッドスペースが小さくなり、配線の引き回しが容易になる。

コア基板の樹脂層を複数にすることで各樹脂層の厚みが薄くなる。そのため、各樹脂層に形成されているビア導体用の開口をめっきで充填しやすくなる。ボイドなどの欠陥の少ない、もしくは、欠陥を含んでいないビア導体が形成される。このため、スルーホール導体の抵抗が低くなる。但し、コア基板は多層コア基板に限らず、樹脂層の両面に導体層が形成された２層コア基板でも良い。

第１実施形態のコア基板は電子部品を収容するためのキャビティ２６Ａ、２６Ｂを有している。そのため、コア基板の強度が低い。しかしながら、第１実施形態ではスルーホール導体がフィルドビアと金属からなるビアパッドで形成されているので、コア基板の強度が高い。そのため、コア基板が電子部品を収容するためのキャビティを有してもプリント配線板の反りが小さい。コア基板に内蔵される電子部品がダメージを受けがたい。各樹脂層が薄くてもスルーホール導体によりコア基板の強度が高くなるので、薄い電子部品を内蔵することができる。コア基板の厚みは電子部品の厚みと同等もしくは厚い。コア基板の厚みと電子部品の厚みの差は０から２２０μｍとするのが好ましい。

図１に示されるように、多層コア基板３０の第１面Ｆとチップコンデンサ上に上側のビルドアップ層が形成されている。上側のビルドアップ層は多層コア基板３０の第１面Ｆとチップコンデンサ１１０上に形成されている絶縁層（第１の層間樹脂絶縁層）５０Ｆとその絶縁層５０Ｆ上の導体層（上側の導体層）５８Ｆと絶縁層５０Ｆを貫通し第１の導体層３４Ｆやスルーホール導体と導体層５８Ｆを接続しているビア導体６０Ｆとを有する。ビア導体６０Ｆは導体層５８Ｆとチップコンデンサなどの電子部品の電極１１２とを接続するビア導体６０ＦＩを含む。

多層コア基板３０の第２面Ｓとチップコンデンサ下に下側のビルドアップ層が形成されている。下側のビルドアップ層は多層コア基板３０の第２面Ｓとチップコンデンサ下に形成されている絶縁層（第２の層間樹脂絶縁層）５０Ｓとその絶縁層５０Ｓ下の導体層（下側の導体層）５８Ｓと絶縁層５０Ｓを貫通し第２の導体層３４Ｓやスルーホール導体と導体層５８Ｓを接続しているビア導体６０Ｓを有する。第２の導体層３４Ｓはアライメントマーク３４ＳＡを含む。
電子部品収容用のキャビティ２６Ａ、２６Ｂ内の隙間は充填材５０で充填されている。隙間は電子部品とコア基板間のスペースである。隙間は層間樹脂絶縁層の樹脂成分で充填されている。但し、上側および下側のビルドアップ層は、それぞれ複数の層間樹脂絶縁層と複数の導体層からなっていても良い。

上側と下側のビルドアップ層に開口７１を有するソルダーレジスト層７０Ｆ、７０Ｓが形成されている。ソルダーレジスト層の開口７１により露出されている導体層５８Ｆ、５８Ｓやビア導体６０Ｆ、６０Ｓの上面はパッドとして機能する。パッド上にＮｉ／Ｐｄ／Ａｕなどの金属膜７２が形成され、その金属膜上に半田バンプ７６Ｆ、７６Ｓが形成されている。上側のビルドアップ層上に形成されている半田バンプ７６Ｆを介してＩＣチップがプリント配線板１０に搭載される。下側のビルドアップ層上に形成されている半田バンプ７６Ｓを介してプリント配線板はマザーボードに搭載される。

第１実施形態では、多層コア基板３０にチップコンデンサ１１０が内蔵されるので、チップコンデンサ１１０と実装されるＩＣチップとの距離が短い。そのため、ＩＣチップへ電源が瞬時に供給されるので、ＩＣチップが誤動作しがたい。

[第１実施形態の製造方法]
第１実施形態のプリント配線板１０の製造方法が図４〜図９に示される。
（１）第１面（Ｆ）と第１面と反対側の第３面とを有する絶縁性基材２０Ｃｚとその両面に銅箔１８Ｃが積層されている両面銅張積層板２０Ｚが出発材料である。絶縁性基材の厚さは、４５〜７５μｍである。厚みが４５μｍより薄いと基板強度が低すぎる。厚みが７５μｍを越えるとプリント配線板の厚さが厚くなる。銅箔１８Ｃの表面に図示されない黒化処理が施される（図４（Ａ））。絶縁性基材はガラスクロスを有する。このガラスはＴガラスである。絶縁性基材２０Ｃｚが第３樹脂層２０Ｃに相当する。

（２）絶縁性基材の第１面Ｆ側から両面銅張積層板２０Ｚにレーザが照射される。絶縁性基材にビア導体用の開口２１Ｃが形成される（図４（Ｂ））。

（３）無電解めっき処理により無電解めっき膜２２Ｃが開口２１Ｃの内壁と銅箔上に形成される（図４（Ｃ））。

（４）電解めっき処理により、無電解めっき膜上に電解めっき膜２５Ｃが形成される。開口２１Ｃは電解めっき膜で充填され、ビア導体３６Ｃが形成される。ビア導体３６Ｃは開口２１Ｃの内壁に形成されている無電解めっき膜２２Ｃと開口２１Ｃを充填している電解めっき膜２５Ｃで形成される（図４（Ｄ））

（５）電解めっき膜２５Ｃに所定パターンのエッチングレジスト２４Ｃが形成される（図４（Ｅ））。

（６）エッチングレジストから露出する電解めっき膜２２Ｃ、無電解めっき膜２５Ｃ、銅箔１８Ｃが除去される。その後、エッチングレジストが除去される。第３の導体層３４Ａ、第４の導体層３４Ｂとビア導体３６Ｃが形成される（図５（Ａ））。

（７）第３樹脂層２０Ｃの第１面Ｆと第３の導体層３４Ａ上にプリプレグと金属箔１８Ａが重ねられる。第３樹脂層２０Ｃの第２面と第４の導体層３４Ｂ上にプリプレグと金属箔１８Ｂが重ねられる。その後、加熱プレスによりプリプレグから第１樹脂層２０Ａ、第２樹脂層２０Ｂが形成される（図５（Ｂ））。第１樹脂層の第１面、第２樹脂層の第２面はコア基板の最外層である。

（８）第１樹脂層２０Ａの第１面側からＣＯ２ガスレーザにて第３樹脂層に第３の導体層３４Ａに至るビア導体用の開口２１Ａが形成され、第２樹脂層２０Ｂの第２面側からＣＯ２ガスレーザにて第３樹脂層に第４の導体層３４Ｂに至るビア導体用の開口２１Ｂが形成される（図５（Ｃ））。

（９）無電解めっき処理により、ビア導体用の開口２１Ａ、２１Ｂの内壁と金属箔１８Ａ、１８Ｂ上に無電解めっき膜２２Ａ、２２Ｂが形成される（図５（Ｄ））。

（１０）無電解めっき膜２２Ａ、２２Ｂ上にめっきレジスト２４が形成される（図６（Ａ））。

（１１）次に、電解めっき処理により、めっきレジスト２４から露出する無電解めっき膜２２Ａ、２２Ｂ上に電解めっき膜２５Ａ、２５Ｂが形成される（図６（Ｂ）参照）。

（１２）続いて、めっきレジストが除去される。その後、電解銅めっき膜２５Ａ、２５Ｂから露出する無電解めっき膜２２Ａ、２２Ｂと金属箔１８Ａ、１８Ｂがエッチングにて除去され、金属箔１８Ａ、１８Ｂ、無電解めっき膜２２Ａ、２２Ｂと電解めっき膜２５Ａ、２５Ｂからなる第１の導体層３４Ｆ、第２の導体層３４Ｓが形成される。同時にビア導体３６Ａ、３６Ｂが形成される（図６（Ｃ））。
第２の導体層３４Ｓはアライメントマーク３４ＳＡを含む。また、第１の導体層３４Ｆや第２の導体層３４Ｓは複数の導体回路やビア導体のランド３６ＡＲ、３６ＢＲを含む。

（１３）第２樹脂層２０Ｂの第２面から第１樹脂層２０Ａの第１面に至る第１キャビティ２６Ａ、第２キャビティ２６Ｂ（図２参照）が、第２の導体層中のアライメントマーク３４ＳＡを基準に位置決めされレーザで形成される。第１キャビティ２６Ａ、第２キャビティ２６Ｂは第１樹脂層と第３樹脂層と第２樹脂層を同時に貫通している（図６（Ｄ））。複数の樹脂層を有する多層コア基板３０が完成する。第１キャビティ２６Ａ、第２キャビティ２６Ｂは第２面から第１面に向かってテーパーしていてもよい。

（１４）第２面Ｓが上、第１面Ｆが下になるように、多層コア基板３０が反転される。多層コア基板３０の第１面にテープ９４が貼られる。第１キャビティ２６Ａ、第２キャビティ２６Ｂはテープで塞がれる（図７（Ａ））。テープ９４の例としてＰＥＴフィルムが挙げられる。

（１５）第１キャビティ２６Ａ、第２キャビティ２６Ｂにより露出するテープ９４上にチップコンデンサ１１０が置かれる（図７（Ｂ））。コア基板の第１キャビティ２６Ａ、第２キャビティ２６Ｂに収容されるチップコンデンサの厚みはコア基板の厚みの４５％〜１００％である。

（１６）コア基板の第２面と電子部品上にＢ−ステージのプリプレグ５０αと金属箔４８が積層される。加熱プレスによりプリプレグから樹脂が第１キャビティ２６Ａ、第２キャビティ２６Ｂ内にしみ出て、第１キャビティ２６Ａ、第２キャビティ２６Ｂが充填剤（樹脂充填剤）５０で充填される（図７（Ｃ））。第１キャビティ２６Ａ、第２キャビティ２６Ｂの内壁とチップコンデンサ間の隙間が充填剤で満たされる。チップコンデンサがコア基板に固定される。プリプレグの代わりに層間絶縁層用樹脂フィルムが積層されてもよい。プリプレグはガラスクロスなどの補強材を有するが層間樹脂絶縁層用樹脂フィルムは補強材を有していない。両者ともガラス粒子などの無機粒子を含むことが好ましい。充填剤はシリカなどの無機粒子を含んでいる。

（１７）テープ剥離後、第１面Ｆが上、第２面Ｓが下になるように、多層コア基板３０が反転される。コア基板の第１面と電子部品上にＢ−ステージのプリプレグと金属箔４８が積層される。コア基板の両面に積層されているプリプレグが加熱、硬化され層間樹脂絶縁層５０Ｆ、５０Ｓが形成される（図７（Ｄ））。層間樹脂絶縁層５０Ｆは上側のビルドアップ層に属し、層間樹脂絶縁層５０Ｓは下側のビルドアップ層に属している。

（１８）層間樹脂絶縁層５０Ｆに第１の導体層３４Ｆや第１樹脂層のビアランド３６ＡＲに至るビア導体用の開口５１ＦＯが形成される。同時に、電子部品１１０の電極１１２に至るビア導体用の開口５１ＦＩが形成される。
層間樹脂絶縁層５０Ｓに第２の導体層３４Ｓや第２樹脂層のビアランド３６ＢＲに至るビア導体用の開口５１Ｓが形成される（図７（Ｅ））。金属箔４８、４８上と開口５１ＦＯ、５１ＦＩ、５１Ｓの内壁に無電解めっき膜５２が形成される（図８（Ａ））。その後、無電解メッキ膜上にめっきレジスト５４、５４が形成される（図８（Ｂ））。続いて、めっきレジスト５４、５４から露出する無電解めっき膜上に電解めっき膜５６、５６が形成される（図８（Ｃ））。そして、めっきレジストが除去され、電解めっき膜から露出する無電解めっき膜５２、５２と金属箔４８、４８が除去される。ビルドアップ層が完成する（図８（Ｄ））。１層のビルドアップ層は層間樹脂絶縁層５０Ｆ、５０Ｓと層間樹脂絶縁層上の導体層５８Ｆ、５８Ｓと層間樹脂絶縁層を貫通するビア導体６０ＦＩ、６０ＦＯ、６０Ｓで形成される。ビア導体６０ＦＯは第１の導体層３４Ｆやビアランド３６ＡＲと導体層５８Ｆを接続している。ビア導体６０ＦＩは電子部品１１０の電極１１２と導体層５８Ｆを接続している。ビア６０Ｓは第２の導体層３４Ｓやビアランド３６ＢＲと導体層５８Ｓを接続している。コア基板の第１面上のビルドアップ層が上側のビルドアップ層であり、コア基板の第２面上のビルドアップ層が下側のビルドアップ層である。各層間樹脂絶縁層５０Ｆ、５０Ｓ、はガラスクロスなどの補強材を有している。

（１９）上側と下側のビルドアップ層上に開口７１を有するソルダーレジスト層７０Ｆ、７０Ｓが形成される（図９（Ａ））。開口７１は導体層やビア導体の上面を露出する。その部分はパッドとして機能する。

（２０）パッド上にニッケル層とニッケル層上の金層で形成される金属膜７２が形成される（図９（Ｂ））。ニッケル−金層以外にニッケル−パラジウム−金層からなる金属膜が挙げられる。図１に示されるプリント配線板では、接続ビア導体を上側のビルドアップ層のみ有する。接続ビア導体は電子部品の電極と接続しているビア導体である。そのため、下側のビルドアップ層はチップコンデンサなどの電子部品の下側に導体回路を有しなくてもよい。チップコンデンサの直下の下側のビルドアップ層が導体回路を有さないとプリント配線板に反りが生じ易い。その場合、上側のビルドアップ層の絶縁層の厚みは下側のビルドアップ層の厚みよりも厚いことが好ましい。

（２１）この後、上側のビルドアップ層のパッドに半田バンプ７６Ｆが形成され、下側のビルドアップ層のパッドに半田バンプ７６Ｓが形成される。半田バンプを有するプリント配線板１０が完成する（図１）。

半田バンプ７６Ｆを介してＩＣチップがプリント配線板１０へ実装される（図示せず）。その後、半田バンプ７６Ｓを介してプリント配線板がマザーボードに搭載される（図示せず）。

[第１実施形態の第１改変例]
図１０（Ａ）に第１実施形態の第１改変例に係る第１キャビティ２６Ａが示され、図１０（Ｂ）に第２キャビティ２６Ｂが示される。
第１キャビティ２６Ａは、電子部品を収容するための矩形の空間部２６ｃ、空間部２６ｄと、空間部内の電子部品を仕切るための水平断面が台形形状の第１突起２８ａを備える。第２キャビティ２６Ｂは、電子部品を収容するための矩形の空間部２６ｃ、空間部２６ｄと、空間部内の電子部品を仕切るための水平断面が台形形状の第２突起２８ｂを備える。

第１実施形態の第１改変例では、混在する相対的に幅の小さな第１キャビティ２６Ａ、相対的に幅の大きな第２キャビティ２６Ｂとに、それぞれ電子部品が収容される空間部２６ｃ、２６ｄと、電子部品間を仕切る第１突起２８ａ、第２突起２８ｂとが形成されている。そして、第１キャビティ内における電子部品間の距離Ｔ１、第１突起２８ａの幅（台形の上底の長さ）Ｗ１、第２キャビティ内における電子部品間の距離Ｔ２、第２突起２８ｂの幅（台形の上底の長さ）Ｗ２とした場合、Ｔ１＜Ｔ２、且つ、Ｗ１＜Ｗ２である。

幅の小さな第１キャビティ２６Ａには幅の小さな第１突起２８ａが設けられ、幅の大きな第２キャビティ２６Ｂには幅の大きな第２突起２８ｂが設けられるため、混在する幅の小さな第１キャビティ、幅の大きな第２キャビティでそれぞれ、電子部品１１０を適切に位置決めできる。

[第１実施形態の第２改変例]
図１１（Ａ）に第１実施形態の第２改変例に係る第１キャビティ２６Ａが示され、図１１（Ｂ）に第２キャビティ２６Ｂが示される。
第１実施形態の第２改変例では、２個のチップコンデンサを並列接続した電子部品（チップコンデンサ）１１０Ｂがそれぞれ、第１キャビティ２６Ａ、第２キャビティ２６Ｂに収容されている。

第１実施形態の第２改変例では、混在する相対的に幅の小さな第１キャビティ２６Ａ、相対的に幅の大きな第２キャビティ２６Ｂとに、それぞれ電子部品が収容される空間部２６ｃ、２６ｄと、電子部品間を仕切る第１突起２８ａ、第２突起２８ｂとが形成されている。そして、第１キャビティ内における電子部品間の距離Ｔ１、第１突起２８ａの幅Ｗ１、第２キャビティ内における電子部品間の距離Ｔ２、第２突起２８ｂの幅Ｗ２とした場合、Ｔ１＜Ｔ２、且つ、Ｗ１＜Ｗ２である。

幅の小さな第１キャビティ２６Ａには幅の小さな第１突起２８ａが設けられ、幅の大きな第２キャビティ２６Ｂには幅の大きな第２突起２８ｂが設けられるため、混在する幅の小さな第１キャビティ、幅の大きな第２キャビティでそれぞれ、電子部品１１０Ｂを適切に位置決めできる。第１実施例の第２改変例では、チップコンデンサを並列接続した例が示されたが、実施形態の構成では、チップコンデンサを直列接続した場合、チップコンデンサを直並列接続した場合も同様に対応することができる。

[第１実施形態の第３改変例]
図１２（Ａ）に第１実施形態の第３改変例に係る第１キャビティ２６Ａが示され、図１２（Ｂ）に第２キャビティ２６Ｂが示される。
第１キャビティ２６Ａは、電子部品を収容するための矩形の空間部２６ｃ、空間部２６ｄ、空間部２６ｆと、空間部２６ｃ、空間部２６ｄ内の電子部品を仕切るための矩形形状の第１突起２８ａと、空間部２６ｄ、空間部２６ｆ内の電子部品を仕切るための矩形形状の第１突起２８ａとを備える。

第２キャビティ２６Ｂは、電子部品を収容するための矩形の空間部２６ｃ、空間部２６ｄと、空間部２６ｆと、空間部２６ｃ、空間部２６ｄ内の電子部品を仕切るための矩形形状の第２突起２８ｂと、空間部２６ｄ、空間部２６ｆ内の電子部品を仕切るための矩形形状の第２突起２８ｂとを備える。

第１実施形態の第３改変例では、混在する相対的に幅の小さな第１キャビティ２６Ａ、相対的に幅の大きな第２キャビティ２６Ｂとに、それぞれ電子部品が収容される空間部２６ｃ、２６ｄ、２６ｆと、電子部品間を仕切る第１突起２８ａ、第２突起２８ｂとが形成されている。そして、第１キャビティ内における電子部品間の距離Ｔ１、第１突起２８ａの幅Ｗ１、第２キャビティ内における電子部品間の距離Ｔ２、第２突起２８ｂの幅Ｗ２とした場合、Ｔ１＜Ｔ２、且つ、Ｗ１＜Ｗ２である。

幅の小さな第１キャビティ２６Ａには幅の小さな第１突起２８ａが設けられ、幅の大きな第２キャビティ２６Ｂには幅の大きな第２突起２８ｂが設けられるため、混在する幅の小さな第１キャビティ、幅の大きな第２キャビティでそれぞれ、３個以上の電子部品１１０を適切に位置決めできる。

１０プリント配線板
２６Ａ第１キャビティ
２６Ｂ第２キャビティ
２８ａ第１突起
２８ｂ第２突起
３０多層コア基板
５０Ｆ第１の層間樹脂絶縁層
５８Ｆ、５８Ｓ導体層
６０Ｆビア導体
１１０チップコンデンサ

Claims

電子部品収容用の第１キャビティ、第２キャビティを有するコア基板と、
前記第１キャビティ、前記第２キャビティにそれぞれ収容されている複数の電子部品と、
前記コア基板上に形成され、前記第１キャビティ、第２キャビティを覆っている層間樹脂絶縁層を含むビルドアップ層と、を有するプリント配線板であって、
前記第１キャビティ、前記第２キャビティにそれぞれ電子部品が収容される空間と、電子部品間を仕切る突起とが形成されており、
前記第１キャビティ内における電子部品間の距離Ｔ１、突起の先端での幅Ｗ１、前記第２キャビティ内における電子部品間の距離Ｔ２、突起の先端での幅Ｗ２とした場合、
Ｔ１＜Ｔ２、且つ、Ｗ１＜Ｗ２である。
請求項１のプリント配線板であって、
前記コア基板は、複数の樹脂層で形成された多層コア基板である。
請求項２のプリント配線板であって、
さらに、前記多層コア基板は、それぞれの樹脂層に形成されたビア導体どうしを積層してなるスタックビアを有する。
請求項１のプリント配線板であって、
さらに、前記第１キャビティ内、前記第２キャビティ内には、電子部品固定用の樹脂が充填されている。
請求項１のプリント配線板であって、
前記突起は、矩形形状である。
請求項１のプリント配線板であって、
前記突起は、台形形状である。
請求項１のプリント配線板であって、
前記電子部品はチップコンデンサである。
請求項１のプリント配線板であって、
さらに、前記層間樹脂絶縁層上に導体層を有し、前記層間樹脂絶縁層には前記電子部品の電極と前記導体層とを接続するビア導体が形成される。