JP2015185564A

JP2015185564A - プリント配線板及びプリント配線板の製造方法

Info

Publication number: JP2015185564A
Application number: JP2014058127A
Authority: JP
Inventors: 豊高島部; Toyotaka Shimabe; 隆一朗冨永; Ryuichiro Tominaga
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2014-03-20
Filing date: 2014-03-20
Publication date: 2015-10-22
Also published as: US20150271923A1

Abstract

【課題】電子部品を内蔵するプリント配線板の信頼性を高める。【解決手段】多層コア基板３０の開口２６から各内層導体パターン３４Ａ、３４Ｂまでの距離が、開口から各外層導体パターン３４Ｆ、３４Ｓまでの距離よりも大きい。このため、外層導体パターン３４Ｆのアライメントマーク３４ＦＡを基準にしてレーザで多層コア基板に開口を形成する際に、レーザが内層の導体パターン３４Ａ、３４Ｂに当たることが無い。適切に電子部品収容用の開口を形成できる。【選択図】図２

Description

本発明は、電子部品を内蔵するプリント配線板及びプリント配線板の製造方法に関する。

特開２００７−２８８１７９はコア基板にチップコンデンサを内蔵しているプリント配線板を開示していて、コア基板は表裏の導体回路を接続しているスルーホール導体を有している。

特開２００７−２８８１７９号公報

プリント配線板のコア基板として内層に導体パターンを備える多層コア基板が用いられることがある。係る多層コア基板の場合、チップコンデンサを収容するための開口をレーザで形成する際に、内層の導体パターンにレーザが当たり、適切に開口が形成されず、係る開口にチップコンデンサ内蔵することで、プリント配線板の信頼性が低下することがあった。

本発明の目的は、電子部品を内蔵するプリント配線板の信頼性を高めることである。

本発明に係るプリント配線板は、ビア導体を備える複数の樹脂層で形成され、前記複数の樹脂層の内層に形成された複数の内層導体パターンと、外層に形成された外層導体パターンとを備え、電子部品収容用の開口を有する多層コア基板と、前記多層コア基板の開口に収容されている電子部品と、前記多層コア基板上に形成され、前記開口を覆っている層間樹脂絶縁層を含むビルドアップ層と、を有する。そして、前記開口から各前記内層導体パターンまでの距離が、前記開口から各前記外層導体パターンまでの距離よりも大きい。

本発明に係るプリント配線板の製造方法では、複数の樹脂層と、該樹脂層を貫通するビア導体と、前記複数の樹脂層の内層に形成される複数の内層導体パターンと、外層に形成される外層導体パターンとを備える多層コア基板を形成することであって、前記内層導体パターンは、開口形成位置からの距離が、該開口形成位置から各前記外層導体パターンまでの距離よりも大きくなるように形成することと、前記外層導体パターン中のアライメントマークを基準にレーザで前記多層コア基板に開口を形成することと、前記開口に電子部品を収容することと、前記多層コア基板上にビルドアップ層を形成することと、を備える。

本発明のプリント配線板、及び、プリント配線板の製造方法は、開口から各内層導体パターンまでの距離が、開口から各外層導体パターンまでの距離よりも大きい。このため、外層導体パターンのアライメントマークを用いてレーザで多層コア基板に開口を形成する際に、レーザが内層の導体パターンに当たることが無い。適切に電子部品収容用の開口を形成できる。このため、電子部品を内蔵するプリント配線板の信頼性が高まる。

本発明の第１実施形態に係るプリント配線板の断面図。第１実施形態に係るプリント配線板の多層コア基板の断面図。開口と導体層の配置の説明図。第１実施形態のプリント配線板の製造方法を示す工程図。第１実施形態のプリント配線板の製造方法を示す工程図。第１実施形態のプリント配線板の製造方法を示す工程図。第１実施形態のプリント配線板の製造方法を示す工程図。第１実施形態のプリント配線板の製造方法を示す工程図。第１実施形態のプリント配線板の製造方法を示す工程図。本発明の第１実施形態の改変例に係るプリント配線板の断面図。

[第１実施形態]
本発明の第１実施形態に係るプリント配線板１０の断面が図１に示される。そのプリント配線板１０では、チップコンデンサなどの電子部品１１０が第１面（Ｆ）とその第１面と反対側の第２面（Ｓ）を有する多層コア基板３０に内蔵されている。

図２（Ｂ）は多層コア基板の断面図である。第１実施形態のプリント配線板の多層コア基板３０は第３樹脂層２０Ｃとその第３樹脂層を挟む第１樹脂層２０Ａと第２樹脂層２０Ｂを有する。第１樹脂層はコア基板の最上層であり、第２樹脂層はコア基板の最下層である。コア基板の第１面（Ｆ）と各樹脂層の第１面は同じ面であり、コア基板の第２面（Ｓ）と各樹脂層の第２面は同じ面である。各樹脂層２０Ｃ、２０Ａ、２０Ｂは補強材を有している。第３樹脂層の厚みが第１樹脂層の厚みや第２樹脂層の厚みより厚いと、コア基板の厚みが調整され易い。内蔵される電子部品とコア基板の厚みが同等に成る。各樹脂層の厚みは略同じであると各樹脂層のビア導体の長さが同等に成る。スルーホール導体の信頼性が高くなる。

コア基板は第１樹脂層の第１面上に第１の導体層３４Ｆを有し、第２樹脂層の第２面上に第２の導体層３４Ｓを有し、第１樹脂層と第３樹脂層の間に第３の導体層３４Ａを有し、第２樹脂層と第３樹脂層の間に第４の導体層３４Ｂを有する。第１と第２と第３の導体層はビアランドを含み、第４の導体層はビアパッド（ビア導体のパッド）３４ＢＰを含む。第１と第２と第３と第４の導体層は、さらに、導体回路を含んでも良い。

コア基板は、さらに、第１樹脂層を貫通し第１の導体層と第３の導体層を接続する層間接続用導体（ビア導体）３６Ａと、第２樹脂層を貫通し第２の導体層と第４の導体層を接続する層間接続用導体（ビア導体）３６Ｂと、第３樹脂層を貫通し第３の導体層と第４の導体層を接続する層間接続用導体（ビア導体）３６Ｃを有する。

ビア導体３６Ａ、３６Ｂ、３６Ｃは直線に積層されていて、これらのビア導体とビア導体３６Ｂとビア導体３６Ｃで挟まれるビアパッド３４ＢＰでスルーホール導体が形成される。ビア導体３６Ａはビア導体３６Ｃ上に直接積層されて、ビア導体３６Ｃとビア導体３６Ｂはビアパッド３４ＢＰを挟んでいる。

さらに、コア基板は第１面Ｆから第２面Ｓに至る開口２６を有している。開口２６はコア基板を構成している複数の樹脂層を貫通している。この開口に電子部品が収容される。

第１実施形態では、外層導体パターン（第１の導体層３４Ｆ、第２の導体層３４Ｓ）は、開口２６から距離ｄ１：５０μｍ分離れた線Ｌ１上に形成されている。内層導体パターン（第３の導体層３４Ａ、第４の導体層３４Ｂ）は、開口２６から距離ｄ２：７０μｍ分離れた線Ｌ２上に形成されている。図３（Ａ）は、開口２６と線Ｌ１、Ｌ２を示す平面図である。図３（Ｂ）は、外層導体パターン（第１の導体層）３４Ｆの配置例を示す平面図である。図３（Ｂ）中では、線Ｌ１分離して、開口２６の外周を囲む額縁状のプレーン層３４ＦＰが形成されている。図３（Ｃ１）は、外層導体パターン（第１の導体層）３４Ｆの配置例を示す平面図である。図３（Ｃ１）中では、線Ｌ１分離してビアランド３４ＦＲが配置されている。該ビアランドのビア導体３６Ａが接続される内層の導体パターン（第３の導体層）３４Ａが図３（Ｃ２）中に示される。内層の導体パターン（第３の導体層）３４Ａでは、ビアランド３４ＡＲが、開口２６に面する側が線Ｌ２に沿って一部切り取られて形成されている。

第１実施形態では、多層コア基板３０の開口２６から各内層導体パターン３４Ａ、３４Ｂまでの距離が、開口から各外層導体パターン３４Ｆ、３４Ｓまでの距離よりも２０μｍ以上大きい。このため、図２（Ａ）中に示されるように、外層導体パターン３４Ｆのアライメントマーク３４ＦＡを基準にしてレーザで多層コア基板に開口を形成する際に、レーザが内層の導体パターン３４Ａ、３４Ｂに当たることが無い。適切に電子部品収容用の開口を形成できる。このため、電子部品を内蔵するプリント配線板の信頼性が高まる。

第１実施形態では、電子部品を収容するための開口２６を有するコア基板が複数の樹脂層で形成されている。特開２００７−２８８１７９の図１では１枚のコア基板にスルーホール導体用の貫通孔が形成されている。それに対して、実施形態ではコア基板が複数の樹脂層で形成され、各樹脂層にビア導体用の開口が形成される。そのため、１枚のコア基板にスルーホール導体用の貫通孔を形成することに比べ第１実施形態ではビア導体用の各開口の深さが浅くなる。そのため、ビア導体用の開口の径を小さくすることができる。第１実施形態ではスルーホール導体間のピッチを狭くすることができる。

コア基板の樹脂層を複数にすることで各樹脂層の厚みが薄くなる。そのため、各樹脂層に形成されているビア導体用の開口をめっきで充填しやすくなる。ボイドなどの欠陥の少ない、もしくは、欠陥を含んでいないビア導体が形成される。このため、スルーホール導体の抵抗が低くなる。

第１実施形態のコア基板は電子部品を収容するための開口を有している。そのため、コア基板の強度が低い。しかしながら、第１実施形態ではスルーホール導体がフィルドビアと金属からなるビアパッドで形成されているので、コア基板の強度が高い。そのため、コア基板が電子部品を収容するための開口を有してもプリント配線板の反りが小さい。コア基板に内蔵される電子部品がダメージを受けがたい。各樹脂層が薄くてもスルーホール導体によりコア基板の強度が高くなるので、薄い電子部品を内蔵することができる。コア基板の厚みは電子部品の厚みと同等もしくは厚い。コア基板の厚みと電子部品の厚みの差は０から２２０μｍである。

図１に示されるように、多層コア基板３０の第１面Ｆとチップコンデンサ上に上側のビルドアップ層が形成されている。上側のビルドアップ層は多層コア基板３０の第１面Ｆとチップコンデンサ１１０上に形成されている絶縁層（第１の層間樹脂絶縁層）５０Ｆとその絶縁層５０Ｆ上の導体層（上側の導体層）５８Ｆと絶縁層５０Ｆを貫通し第１の導体層３４Ｆやスルーホール導体と導体層５８Ｆを接続しているビア導体６０Ｆとを有する。ビア導体６０Ｆは導体層５８Ｆとチップコンデンサなどの電子部品の電極１１０Ｔとを接続するビア導体６０ＦＩを含む。

多層コア基板３０の第２面Ｓとチップコンデンサ下に下側のビルドアップ層が形成されている。下側のビルドアップ層は多層コア基板３０の第２面Ｓとチップコンデンサ下に形成されている絶縁層（第２の層間樹脂絶縁層）５０Ｓとその絶縁層５０Ｓ下の導体層（下側の導体層）５８Ｓと絶縁層５０Ｓを貫通し第２の導体層３４Ｓやスルーホール導体と導体層５８Ｓを接続しているビア導体６０Ｓを有する。
電子部品収容用の開口内の隙間は充填材で充填されている。隙間は電子部品とコア基板間のスペースである。隙間は層間樹脂絶縁層の樹脂成分で充填されている。

上側と下側のビルドアップ層に開口７１を有するソルダーレジスト層７０Ｆ、７０Ｓが形成されている。ソルダーレジスト層の開口７１により露出されている導体層５８Ｆ、５８Ｓやビア導体６０Ｆ、６０Ｓの上面はパッドとして機能する。パッド上にＮｉ／Ｐｄ／Ａｕなどの金属膜７２が形成され、その金属膜上に半田バンプ７６Ｕ、７６Ｓが形成されている。上側のビルドアップ層上に形成されている半田バンプ７６Ｕを介してＩＣチップがプリント配線板１０に搭載される。下側のビルドアップ層上に形成されている半田バンプ７６Ｓを介してプリント配線板はマザーボードに搭載される。

第１実施形態では、多層コア基板３０にチップコンデンサ１１０が内蔵されるので、チップコンデンサ１１０と実装されるＩＣチップとの距離が短い。そのため、ＩＣチップへ電源が瞬時に供給されるので、ＩＣチップが誤動作しがたい。

[第１実施形態の製造方法]
第１実施形態のプリント配線板１０の製造方法が図４〜図９に示される。
（１）第１面（Ｆ）と第１面と反対側の第３面とを有する絶縁性基材２０Ｃｚとその両面に銅箔１８Ｃが積層されている両面銅張積層板２０Ｚが出発材料である。絶縁性基材の厚さは、４５〜７５μｍである。厚みが４５μｍより薄いと基板強度が低すぎる。厚みが７５μｍを越えるとプリント配線板の厚さが厚くなる。銅箔１８Ｃの表面に図示されない黒化処理が施される（図４（Ａ））。絶縁性基材はガラスクロスを有する。このガラスはＴガラスである。絶縁性基材２０Ｃｚが第３樹脂層２０Ｃに相当する。

（２）絶縁性基材の第１面Ｆ側から両面銅張積層板２０Ｚにレーザが照射される。絶縁性基材にビア導体用の開口２１Ｃが形成される（図４（Ｂ））。

（３）無電解めっき処理により無電解めっき膜２２Ｃが開口２１Ｃの内壁と銅箔上に形成される（図４（Ｃ））。

（４）電解めっき処理により、無電解めっき膜上に電解めっき膜２６Ｃが形成される。開口２１Ｃは電解めっき膜で充填され、ビア導体３６Ｃが形成される。ビア導体３６Ｃは開口２１Ｃの内壁に形成されている無電解めっき膜２２Ｃと開口２１Ｃを充填している電解めっき膜２６Ｃで形成される（図４（Ｄ））。

（５）電解めっき膜２６Ｃに所定パターンのエッチングレジスト２４Ｃが形成される（図４（Ｅ））。

（６）エッチングレジストから露出する電解めっき膜２２Ｃ、無電解めっき膜２６Ｃ、銅箔１８Ｃが除去される。その後、エッチングレジストが除去される。第３の導体層３４Ａ、第４の導体層３４Ｂとビア導体３６Ｃが形成される（図５（Ａ））。

（７）第３樹脂層２０Ｃの第１面Ｆと第３の導体層３４Ａ上にプリプレグと金属箔１８Ａが重ねられる。第３樹脂層２０Ｃの第２面と第４の導体層３４Ｂ上にプリプレグと金属箔１８Ａが重ねられる。その後、加熱プレスにより第３樹脂層２０Ｃ上にプリプレグと金属箔１８Ｃが積層される。プリプレグから第１樹脂層２０Ａ、第２樹脂層２０Ｂが形成される（図５（Ｂ））。第１樹脂層の第１面、第２樹脂層の第２面はコア基板の最外層である。

（８）第１樹脂層２０Ａの第１面側からＣＯ２ガスレーザにて第３樹脂層に第３の導体層３４Ａに至るビア導体用の開口２１Ａが形成され、第２樹脂層２０Ｂの第２面側からＣＯ２ガスレーザにて第３樹脂層に第４の導体層３４Ｂに至るビア導体用の開口２１Ｂが形成される（図５（Ｃ））。

（９）無電解めっき処理により、ビア導体用の開口２１Ａ、２１Ｂの内壁と金属箔１８Ａ、１８Ｂ上に無電解めっき膜２２Ａが形成される（図５（Ｄ））。

（１０）無電解めっき膜２２Ａ上にめっきレジスト２４Ａが形成される（図６（Ａ））。

（１１）次に、電解めっき処理により、めっきレジスト２４Ａから露出する無電解めっき膜２２Ａ上に電解めっき膜２６Ａが形成される（図６（Ｂ）参照）。

（１２）続いて、めっきレジストが除去される。その後、電解銅めっき膜２６Ａから露出する無電解めっき膜２２Ａと金属箔１８Ａ、１８Ｂがエッチングにて除去され、金属箔１８Ａ、１８Ｂ、無電解めっき膜２２Ａと電解めっき膜２６Ａからなる第１の導体層３４Ｆ、第２の導体層３４Ｓが形成される。同時にビア導体３６Ａ、３６Ｂが形成される（図６（Ｃ））。
第１の導体層３４Ｆはアライメントマーク３４ＦＡを含む。また、第１の導体層３４Ｆや第２の導体層３４Ｓは複数の導体回路やビア導体のランドを含む。第４の導体層３４Ｂはビア導体のパッド３４ＢＰを含む。そのパッド以外に第４の導体層は導体回路を有しても良い。第３の導体層内のパッド３４Ｐとそのパッドを挟むビア導体３６Ａ、３６Ｂは直線に並んでいる。そして、それらはスルーホール導体として機能する。

（１３）第１樹脂層２０Ａの第１面から第２樹脂層２０Ｂの第２面に至る開口２６が、第１導体層中のアライメントマーク３４ＦＡを基準に位置決めされレーザで形成される。開口２６は第１樹脂層と第３樹脂層と第２樹脂層を同時に貫通している（図６（Ｄ））。複数の樹脂層を有する多層コア基板３０が完成する。開口２６は第２面から第１面に向かってテーパーしていてもよい。

図２を参照して上述されたように、多層コア基板の開口から各内層導体パターン３４Ａ、３４Ｂまでの距離が、開口から各外層導体パターン３４Ｆ、３４Ｓまでの距離よりも大きい。このため、外層導体パターン３４Ｆのアライメントマーク３４ＦＡを基準にしてレーザで多層コア基板に開口を形成する際に、レーザが内層の導体パターン３４Ａ、３４Ｂに当たることが無い。適切に電子部品収容用の開口を形成できる。このため、電子部品を内蔵するプリント配線板の信頼性が高まる。

（１４）第２面Ｓが上、第１面Ｆが下になるように、多層コア基板３０が反転される。多層コア基板３０の第１面にテープ９４が貼られる。開口２６はテープで塞がれる（図７（Ａ））。テープ９４の例としてＰＥＴフィルムが挙げられる。

（１５）開口２６により露出するテープ９４上にチップコンデンサ１１０が置かれる（図７（Ｂ））。コア基板の開口２６に収容されるチップコンデンサの厚みはコア基板の厚みの７５％〜１００％である。

（１６）コア基板の第２面と電子部品上にＢ−ステージのプリプレグと金属箔４８が積層される。加熱プレスによりプリプレグから樹脂が開口内にしみ出て、開口２６が充填剤（樹脂充填剤）５０で充填される（図７（Ｃ））。開口の内壁とチップコンデンサ間の隙間が充填剤で満たされる。チップコンデンサがコア基板に固定される。プリプレグの代わりに層間絶縁層用樹脂フィルムが積層されてもよい。プリプレグはガラスクロスなどの補強材を有するが層間樹脂絶縁層用樹脂フィルムは補強材を有していない。両者ともガラス粒子などの無機粒子を含むことが好ましい。充填剤はシリカなどの無機粒子を含んでいる。

（１７）テープ剥離後、第１面Ｆが上、第２面Ｓが下になるように、多層コア基板３０が反転される。コア基板の第１面と電子部品上にＢ−ステージのプリプレグと金属箔４８が積層される。コア基板の両面に積層されているプリプレグが加熱、硬化され層間樹脂絶縁層５０Ｆ、５０Ｓが形成される（図７（Ｄ））。層間樹脂絶縁層５０Ｆは上側のビルドアップ層に属し、層間樹脂絶縁層５０Ｓは下側のビルドアップ層に属している。

（１８）層間樹脂絶縁層５０Ｆに第１の導体層３４Ｆや第１樹脂層のビア導体３６Ａに至るビア導体用の開口５１ＦＯが形成される。同時に、電子部品１１０の電極１１０Ｔに至るビア導体用の開口５１ＦＩが形成される。
層間樹脂絶縁層５０Ｓに第２の導体層３４Ｓや第２樹脂層のビア導体３６Ｂに至るビア導体用の開口５１Ｓが形成される。金属箔４８、４８上と開口５１ＦＯ、５１ＦＩ、５１Ｓの内壁に無電解めっき膜５２が形成される（図８（Ａ））。その後、無電解メッキ膜上にめっきレジスト５４、５４が形成される（図８（Ｂ））。続いて、めっきレジスト５４、５４から露出する無電解めっき膜上に電解めっき膜５６、５６が形成される（図８（Ｃ））。そして、めっきレジストが除去され、電解めっき膜から露出する無電解めっき膜５２、５２と金属箔４８、４８が除去される。ビルドアップ層が完成する（図８（Ｄ））。１層のビルドアップ層は層間樹脂絶縁層５０Ｆ、５０Ｓと層間樹脂絶縁層上の導体層５８Ｆ、５８Ｓと層間樹脂絶縁層を貫通するビア導体６０ＦＩ、６０ＦＯ、６０Ｓで形成される。ビア導体６０ＦＯは第１の導体層３４Ｆやスルーホール導体３６Ａと導体層５８Ｆを接続している。ビア導体６０ＦＩは電子部品１１０の電極１１０と導体層５８Ｆを接続している。ビア６０Ｓは第２の導体層３４Ｓやスルーホール導体３６Ｂと導体層５８Ｓを接続している。コア基板の第１面上のビルドアップ層が上側のビルドアップ層であり、コア基板の第２面上のビルドアップ層が下側のビルドアップ層である。各層間樹脂絶縁層５０Ｆ、５０Ｓ、はガラスクロスなどの補強材を有している。

（１９）上側と下側のビルドアップ層上に開口７１を有するソルダーレジスト層７０Ｆ、７０Ｓが形成される（図９（Ａ））。開口７１は導体層やビア導体の上面を露出する。その部分はパッドとして機能する。

（２０）パッド上にニッケル層とニッケル層上の金層で形成される金属膜７２が形成される（図９（Ｂ））。ニッケル−金層以外にニッケル−パラジウム−金層からなる金属膜が挙げられる。図１に示されるプリント配線板では、接続ビア導体を上側のビルドアップ層のみ有する。接続ビア導体は電子部品の電極と接続しているビア導体である。そのため、下側のビルドアップ層はチップコンデンサなどの電子部品の下側に導体回路を有しなくてもよい。チップコンデンサの直下の下側のビルドアップ層が導体回路を有さないとプリント配線板に反りが生じ易い。その場合、上側のビルドアップ層の絶縁層の厚みは下側のビルドアップ層の厚みよりも厚いことが好ましい。

（２１）この後、上側のビルドアップ層のパッドに半田バンプ７６Ｕが形成され、下側のビルドアップ層のパッドに半田バンプ７６Ｓが形成される。半田バンプを有するプリント配線板１０が完成する（図１）。

半田バンプ７６Ｕを介してＩＣチップがプリント配線板１０へ実装される（図示せず）。その後、半田バンプ７６Ｓを介してプリント配線板がマザーボードに搭載される（図示せず）。

[第１実施形態の改変例]
図１０に第１実施形態の改変例に係るプリント配線板の断面が示される。
第１実施形態の改変例では、開口２６が多層コア基板の第１面側から第２面側に向かって側壁がテーパーしている。係る開口形状においても、内層の導体パターンの配置位置を、外層導体パターンよりも開口から距離を置くことで、開口の信頼性を高めることができる。

１０プリント配線板
２６開口
３０多層コア基板
３４Ｆ、３４Ｓ外層導体パターン
３４Ａ、３４Ｂ内層の導体パターン
５０Ｆ第１の層間樹脂絶縁層
５８Ｆ、５８Ｓ導体層
６０Ｆビア導体
１１０チップコンデンサ

Claims

ビア導体を備える複数の樹脂層で形成され、前記複数の樹脂層の内層に形成された複数の内層導体パターンと、外層に形成された外層導体パターンとを備え、電子部品収容用の開口を有する多層コア基板と、
前記多層コア基板の開口に収容されている電子部品と、
前記多層コア基板上に形成され、前記開口を覆っている層間樹脂絶縁層を含むビルドアップ層と、を有するプリント配線板であって、
前記開口から各前記内層導体パターンまでの距離が、前記開口から各前記外層導体パターンまでの距離よりも大きい。
請求項１のプリント配線板であって、
前記開口から各前記内層導体パターンまでの距離が、前記開口から各前記外層導体パターンまでの距離よりも２０μｍ以上大きい。
請求項１のプリント配線板であって、
前記外層導体パターンは、前記開口の外周を囲む額縁状のプレーン層を備える。
請求項１のプリント配線板であって、
前記内層導体パターンと前記外層導体パターンは、スタックビア導体に含まれるビアランドから成り、
前記内層導体パターンは、前記開口に面する側が一部切り取られたビアランドを含む。
請求項１のプリント配線板であって、
前記開口は、前記複数の樹脂層の連続した切断面から成る。
請求項１のプリント配線板であって、
前記開口の側壁にテーパーが付けられている。
プリント配線板の製造方法であって、
複数の樹脂層と、該樹脂層を貫通するビア導体と、前記複数の樹脂層の内層に形成される複数の内層導体パターンと、外層に形成される外層導体パターンとを備える多層コア基板を形成することであって、
前記内層導体パターンは、開口形成位置からの距離が、該開口形成位置から各前記外層導体パターンまでの距離よりも大きくなるように形成することと、
前記外層導体パターン中のアライメントマークを基準にレーザで前記多層コア基板に開口を形成することと、
前記開口に電子部品を収容することと、
前記多層コア基板上にビルドアップ層を形成することと、を備える。