JP2019079899A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2019079899A
JP2019079899A JP2017204926A JP2017204926A JP2019079899A JP 2019079899 A JP2019079899 A JP 2019079899A JP 2017204926 A JP2017204926 A JP 2017204926A JP 2017204926 A JP2017204926 A JP 2017204926A JP 2019079899 A JP2019079899 A JP 2019079899A
Authority
JP
Japan
Prior art keywords
conductor
thickness
conductor layer
outermost
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017204926A
Other languages
English (en)
Inventor
武馬 足立
Takema Adachi
武馬 足立
年秀 牧野
Toshihide Makino
年秀 牧野
英俊 野口
Hidetoshi Noguchi
英俊 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2017204926A priority Critical patent/JP2019079899A/ja
Priority to US16/165,743 priority patent/US10368440B2/en
Publication of JP2019079899A publication Critical patent/JP2019079899A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Abstract

【課題】 高い信頼性を有するプリント配線板の提供【解決手段】 実施形態のプリント配線板１０は第１面Ｆと第２面Ｓとを有するコア基板３０と第１面Ｆ上の第１ビルドアップ層Ｂｕ１と第２面Ｓ上の第２ビルドアップ層Ｂｕ２で形成される。コア基板３０はコア層２０とコア層上の導体層３４Ｆ、３４Ｓを有し、第１と第２ビルドアップ層Ｂｕ１、Ｂｕ２は内側の導体層５８Ｆ、１５８Ｆ、５８Ｓ、１５８Ｓと最外の導体層２５８Ｆ、２５８Ｓを有する。そして、ビルドアップ層Ｂｕ１、Ｂｕ２内の少なくとも１つの内側の導体層の厚みは、最外の導体層の厚みとコア基板の導体層の厚みより薄い。【選択図】 図２

Description

本発明は、コア基板とコア基板上に交互に積層されている導体層と樹脂絶縁層とを有するプリント配線板に関する。
特許文献１は図２Ａに多層プリント配線板を開示している。そのプリント配線板では、絶縁層と導体層が交互に積層されていて、隣接する導体層は絶縁層に形成されているバイアホールで接続されている。また、特許文献１は、図９Ａ〜９Ｅ、及び、図１０Ａ〜１０Ｅ、図１１、図１２Ａ〜１２Ｂに多層プリント配線板の製造方法を示している。特許文献１の図９Ｂによれば、銅箔に至るバイアホール形成用の開口が絶縁層に形成されている。その後、その開口内にバイアホールが形成されている。それから、図９Ｅに示されるように、絶縁層の両面に導体層が形成されている。そして、図９Ｅの回路基板の両面に絶縁層と導体層を交互に積層することで、特許文献１は、図１２Ａに示される多層プリント配線板を製造している。
特開２０１２−１５６５２５号公報
[特許文献１の課題]
図９Ａ〜９Ｅ、及び、図１０Ａ〜１０Ｅ、図１１、図１２Ａ〜１２Ｂに示されている製造方法によれば、特許文献１では、図９Ｅの回路基板はコア基板と考えられる。そして、そのコア基板は銅箔に至るバイアホールを有している。例えば、特許文献１の図１２Ａに示される多層プリント配線板はヒートサイクルでストレスを受けると、図９Ｅに示される回路基板（コア基板）が大きなストレスを受けると考えられる。特に、特許文献１の図９Ｅに示される回路基板（コア基板）に形成されているバイアホールの底面とその底面と接続している銅箔（導体回路）との界面に働くストレスが大きいと考えられる。そのストレスで図９Ｅに示される回路基板（コア基板）内のバイアホールの底面と銅箔（導体回路）との間の接続信頼性が低下すると予想される。
本発明に係るプリント配線板は、第１面と前記第１面と反対側の第２面を有するコア層と前記コア層の前記第１面上の第１導体層と前記コア層の前記第２面上の第２導体層と前記コア層を貫通し前記第１導体層と前記第２導体層とを接続するスルーホール導体とを有するコア基板と、前記第１面と前記第１導体層上に形成されている第１樹脂絶縁層と、前記第２面と前記第２導体層上に形成されている第２樹脂絶縁層と、前記第１樹脂絶縁層上に形成されている内側の第１導体層と、前記第２樹脂絶縁層上に形成されている内側の第２導体層と、前記第１樹脂絶縁層と前記内側の第１導体層上に形成されている最外の第１樹脂絶縁層と、前記第２樹脂絶縁層と前記内側の第２導体層上に形成されている最外の第２樹脂絶縁層と、前記最外の第１樹脂絶縁層上に形成されている最外の第１導体層と、前記最外の第２樹脂絶縁層上に形成されている最外の第２導体層、とからなる。そして、前記第１導体層と前記第２導体層と前記内側の第１導体層と前記内側の第２導体層と前記最外の第１導体層と前記最外の第２導体層は金属箔と前記金属箔上のシード層と前記シード層上の電解めっき膜で形成され、前記第１導体層は複数の第１導体回路と隣接する前記第１導体回路間の第１スペースで形成され、前記第２導体層は複数の第２導体回路と隣接する前記第２導体回路間の第２スペースで形成され、前記第内側の１導体層は複数の内側の第１導体回路と隣接する前記内側の第１導体回路間の内側の第１スペースで形成され、前記内側の第２導体層は複数の内側の第２導体回路と隣接する前記内側の第２導体回路間の内側の第２スペースで形成され、前記最外の第１導体層は複数の最外の第１導体回路と隣接する前記最外の第１導体回路間の最外の第１スペースで形成され、前記最外の第２導体層は複数の最外の第２導体回路と隣接する前記最外の第２導体回路間の最外の第２スペースで形成され、前記第１導体回路は第１導体回路の幅を有し、前記第２導体回路は第２導体回路の幅を有し、前記内側の第１導体回路は内側の第１導体回路の幅を有し、前記内側の第２導体回路は内側の第２導体回路の幅を有し、前記最外の第１導体回路は最外の第１導体回路の幅を有し、前記最外の第２導体回路は最外の第２導体回路の幅を有し、前記第１導体回路の幅は最小の第１導体回路の幅を有し、前記第２導体回路の幅は最小の第２導体回路の幅を有し、前記内側の第１導体回路の幅は最小の内側の第１導体回路の幅を有し、前記内側の第２導体回路の幅は最小の内側の第２導体回路の幅を有し、前記最外の第１導体回路の幅は最小の最外の第１導体回路の幅を有し、前記最外の第２導体回路の幅は最小の最外の第２導体回路の幅を有し、前記最小の内側の第１導体回路の幅は、前記最小の内側の第１導体回路の幅と前記最小の第１導体回路の幅と前記最小の第２導体回路の幅と前記最小の最外の第１導体回路の幅と前記最小の最外の第２導体回路の幅の中で最も小さく、前記最小の内側の第２導体回路の幅は、前記最小の内側の第２導体回路の幅と前記最小の第１導体回路の幅と前記最小の第２導体回路の幅と前記最小の最外の第１導体回路の幅と前記最小の最外の第２導体回路の幅の中で最も小さく、前記第１スペースは第１スペースの幅を有し、前記第２スペースは第２スペースの幅を有し、前記内側の第１スペースは内側の第１スペースの幅を有し、前記内側の第２スペースは内側の第２スペースの幅を有し、前記最外の第１スペースは最外の第１スペースの幅を有し、前記最外の第２スペースは最外の第２スペースの幅を有し、前記第１スペースの幅は最小の第１スペースの幅を有し、前記第２スペースの幅は最小の第２スペースの幅を有し、前記内側の第１スペースの幅は最小の内側の第１スペースの幅を有し、前記内側の第２スペースの幅は最小の内側の第２スペースの幅を有し、前記最外の第１スペースの幅は最小の最外の第１スペースの幅を有し、前記最外の第２スペースの幅は最小の最外の第２スペースの幅を有し、前記最小の内側の第１スペースの幅は、前記最小の内側の第１スペースの幅と前記最小の第１スペースの幅と前記最小の第２スペースの幅と前記最小の最外の第１スペースの幅と前記最小の最外の第２スペースの幅の中で最も小さく、前記最小の内側の第２スペースの幅は、前記最小の内側の第２スペースの幅と前記最小の第１スペースの幅と前記最小の第２スペースの幅と前記最小の最外の第１スペースの幅と前記最小の最外の第２スペースの幅の中で最も小さく、前記内側の第１導体層の厚みは、前記第１導体層の厚みと前記第２導体層の厚みと前記内側の第１導体層の厚みと前記最外の第１導体層の厚みと前記最外の第２導体層の厚みの中で最も小さく、前記内側の第２導体層の厚みは、前記第１導体層の厚みと前記第２導体層の厚みと前記内側の第２導体層の厚みと前記最外の第１導体層の厚みと前記最外の第２導体層の厚みの中で最も小さい。
本発明の第２の観点に係るプリント配線板は、第１面と前記第１面と反対側の第２面を有するコア層と前記コア層の前記第１面上の第１導体層と前記コア層の前記第２面上の第２導体層と前記コア層を貫通し前記第１導体層と前記第２導体層とを接続するスルーホール導体とを有するコア基板と、前記第１面と前記第１導体層上に形成されている第１樹脂絶縁層と、前記第２面と前記第２導体層上に形成されている第２樹脂絶縁層と、前記第１樹脂絶縁層上に形成されている内側の第１導体層と、前記第２樹脂絶縁層上に形成されている内側の第２導体層と、前記第１樹脂絶縁層と前記内側の第１導体層上に形成されている最外の第１樹脂絶縁層と、前記第２樹脂絶縁層と前記内側の第２導体層上に形成されている最外の第２樹脂絶縁層と、前記最外の第１樹脂絶縁層上に形成されている最外の第１導体層と、前記最外の第２樹脂絶縁層上に形成されている最外の第２導体層、とを有する。そして、前記第１導体層と前記第２導体層と前記内側の第１導体層と前記内側の第２導体層と前記最外の第１導体層と前記最外の第２導体層は金属箔と前記金属箔上のシード層と前記シード層上の電解めっき膜で形成され、前記内側の第１導体層の厚みは、前記第１導体層の厚みと前記第２導体層の厚みと前記内側の第１導体層の厚みと前記最外の第１導体層の厚みと前記最外の第２導体層の厚みの中で最も小さく、前記内側の第２導体層の厚みは、前記第１導体層の厚みと前記第２導体層の厚みと前記内側の第２導体層の厚みと前記最外の第１導体層の厚みと前記最外の第２導体層の厚みの中で最も小さい。
[実施形態の効果]
本発明の実施形態によれば、最外の第１導体層の厚みと最外の第２導体層の厚みが厚い。そのため、それらで実施形態のプリント配線板が補強される。実施形態のプリント配線板は、最も外に位置する導体層で補強される。従って、プリント配線板の反りを低減することができる。スルーホール導体を介する第１導体層と第２導体層間の接続信頼性を高くすることができる。
第１導体層の厚みと第２導体層の厚みが厚いので、コア基板の強度を高くすることができる。そのため、スルーホール導体に働くストレスを小さくすることができる。スルーホール導体を介する第１導体層と第２導体層間の接続信頼性を高くすることができる。
内側の第１導体層の厚みと内側の第２導体層の厚みが薄いので、内側の導体層に微細な導体回路を形成することができる。導体層の数と樹脂絶縁層の数を少なくすることができる。スルーホール導体の直上に形成されるビア導体の数を少なくすることができる。そのため、スルーホール導体に働くストレスを小さくすることができる。スルーホール導体を介する第１導体層と第２導体層間の接続信頼性を高くすることができる。
本発明の実施形態に係るプリント配線板と半田バンプを有するプリント配線板の断面図 図２（Ａ）は実施形態のプリント配線板の拡大図であり、図２（Ｂ）はスルーホール導体用の貫通孔の説明図である。 実施形態のプリント配線板の製造工程図 実施形態のプリント配線板の製造工程図 実施形態のプリント配線板の製造工程図 実施形態のプリント配線板の製造工程図 実施形態のプリント配線板の製造工程図 実施形態のプリント配線板の導体層の平面図 実施形態のプリント配線板の導体層の関係を説明する図
[実施形態]
図１（Ａ）は、実施形態に係るプリント配線板１０の断面図である。
プリント配線板１０は、第１面Ｆと第１面Ｆと反対側の第２面Ｓとを有するコア基板３０を有する。コア基板３０は、第１面Ｆと第１面Ｆと反対側の第２面Ｓとを有するコア層２０と、コア層２０の第１面Ｆ上に形成されている第１導体層３４Ｆと、コア層２０の第２面Ｓ上に形成されている第２導体層３４Ｓと、コア層２０を貫通し第１導体層３４Ｆと第２導体層３４Ｓとを接続しているスルーホール導体３６で形成されている。コア層２０は、樹脂と補強材と無機粒子で形成されている。樹脂の例はエポキシであり、補強材の例はガラスクロスであり、無機粒子の例はシリカである。コア層２０は、第１面Ｆから第２面Ｓに向かってテーパーしている第１開口２８Ｆと第２面Ｓから第１面Ｆに向かってテーパーしている第２開口２８Ｓとからなる貫通孔２８を有している。貫通孔２８内にめっきを充填することで、スルーホール導体３６が形成されている。コア基板３０の第１面Ｆとコア層２０の第１面Ｆは同じ面であり、コア基板３０の第２面Ｓとコア層２０の第２面Ｓは同じ面である。
プリント配線板１０は、さらに、コア基板３０の第１面Ｆ上に第１ビルドアップ層Ｂｕ１を有する。第１ビルドアップ層Ｂｕ１は、コア基板３０の第１面Ｆと第１導体層３４Ｆ上に形成されている第１樹脂絶縁層５０Ｆと、第１樹脂絶縁層５０Ｆ上に形成されている内側の第１導体層５８Ｆと、第１樹脂絶縁層５０Ｆを貫通し、第１導体層３４Ｆと内側の第１導体層５８Ｆとを接続する第１ビア導体６０Ｆと、第１樹脂絶縁層５０Ｆと内側の第１導体層５８Ｆ上に形成されている第３樹脂絶縁層１５０Ｆと、第３樹脂絶縁層１５０Ｆ上に形成されている内側の第３導体層１５８Ｆと、第３樹脂絶縁層１５０Ｆを貫通し、内側の第１導体層５８Ｆと内側の第３導体層１５８Ｆとを接続する第３ビア導体１６０Ｆと、第３樹脂絶縁層１５０Ｆと内側の第３導体層１５８Ｆ上に形成されている最外の第１樹脂絶縁層２５０Ｆと、最外の第１樹脂絶縁層２５０Ｆ上に形成されている最外の第１導体層２５８Ｆと、最外の第１樹脂絶縁層２５０Ｆを貫通し、内側の第３導体層１５８Ｆと最外の第１導体層２５８Ｆとを接続する最外の第１ビア導体２６０Ｆとを有する。
第２ビルドアップ層Ｂｕ２は、コア基板３０の第２面Ｓと第２導体層３４Ｓ上に形成されている第２樹脂絶縁層５０Ｓと、第２樹脂絶縁層５０Ｓ上に形成されている内側の第２導体層５８Ｓと、第２樹脂絶縁層５０Ｓを貫通し、第２導体層３４Ｓと内側の第２導体層５８Ｓとを接続する第２ビア導体６０Ｓと、第２樹脂絶縁層５０Ｓと内側の第２導体層５８Ｓ上に形成されている第４樹脂絶縁層１５０Ｓと、第４樹脂絶縁層１５０Ｓ上に形成されている内側の第４導体層１５８Ｓと、第４樹脂絶縁層１５０Ｓを貫通し、内側の第２導体層５８Ｓと内側の第４導体層１５８Ｓとを接続する第４ビア導体１６０Ｓと、第４樹脂絶縁層１５０Ｓと内側の第４導体層１５８Ｓ上に形成されている最外の第２樹脂絶縁層２５０Ｓと、最外の第２樹脂絶縁層２５０Ｓ上に形成されている最外の第２導体層２５８Ｓと、最外の第２樹脂絶縁層２５０Ｓを貫通し、内側の第４導体層１５８Ｓと最外の第２導体層２５８Ｓとを接続する最外の第２ビア導体２６０Ｓとを有する。
第１ビルドアップ層Ｂｕ１と第２ビルドアップ層Ｂｕ２に属する樹脂絶縁層は、樹脂と補強材と無機粒子で形成されている。それらの例はコア層の例と同じである。
第１ビルドアップ層Ｂｕ１上に第１開口７１Ｆを有する第１ソルダーレジスト層７０Ｆが形成されている。第１開口７１Ｆから露出する最外の第１導体層２５８Ｆは、電子部品を実装するための第１パッド７３Ｆを形成する。
第２ビルドアップ層上に第２開口７１Ｓを有する第２ソルダーレジスト層７０Ｓが形成されている。第２開口７１Ｓから露出する最外の第２導体層２５８Ｓは、電子部品を実装するための第２パッド７３Ｓを形成する。
図３（Ｃ）に示されるように、貫通孔２８は、第１開口２８Ｆと第２開口２８Ｓで形成されていて、第１開口２８Ｆと第２開口２８Ｓは、図２（Ｂ）に示されるように、接合エリア２８Ｐで繋がっている。図２（Ｂ）では、接合エリア２８Ｐに斜線が描かれている。接合エリア２８Ｐの外周はネック部２８Ｃと称される。実施形態のスルーホール導体３６は、このような貫通孔２８内に形成されている。そのため、スルーホール導体３６はネック部２８Ｃで屈曲する。従って、実施形態のスルーホール導体３６がストレスを受けると、接続信頼性が低下しやすい。しかしながら、コア基板やビルドアップ層に形成されている導体層の厚みの観点から、実施形態のスルーホール導体３６は劣化しがたい。
第１導体層３４Ｆはスルーホール導体３６に直接繋がっている第１スルーホールランド３６Ｆを有する。第１スルーホールランド３６Ｆはスルーホール導体３６の直上に位置し、スルーホール導体３６から延びている。
第２導体層３４Sはスルーホール導体３６に直接繋がっている第２スルーホールランド３６Sを有する。第２スルーホールランド３６Ｓはスルーホール導体３６の直上に位置し、スルーホール導体３６から延びている。
スルーホール導体３６は第１スルーホールランド３６Ｆと第２スルーホールランド３６Ｓを接続している。
図２（Ａ）は、図１（Ａ）に示されているプリント配線板１０の拡大図である。第１導体層３４Ｆは、コア層２０の第１面Ｆ上に形成されている第１金属箔３２ｔｆと第１金属箔３２ｔｆ上の第１シード層４２ｔｆと第１シード層４２ｔｆ上の第１電解めっき膜４４ｔｆから成る。
第２導体層３４Ｓは、コア層２０の第２面Ｓ上に形成されている第２金属箔３２ｔｓと第２金属箔３２ｔｓ上の第２シード層４２ｔｓと第２シード層４２ｔｓ上の第２電解めっき膜４４ｔｓから成る。
内側の第１導体層５８Ｆは、第１樹脂絶縁層５０Ｆ上に形成されている内側の第１金属箔３２ｓｆと内側の第１金属箔３２ｓｆ上の内側の第１シード層４２ｓｆと内側の第１シード層４２ｓｆ上の内側の第１電解めっき膜４４ｓｆから成る。
内側の第２導体層５８Ｓは、第２樹脂絶縁層５０Ｓ上に形成されている内側の第２金属箔３２ｓｓと内側の第２金属箔３２ｓｓ上の内側の第２シード層４２ｓｓと内側の第２シード層４２ｓｓ上の内側の第２電解めっき膜４４ｓｓから成る。
内側の第３導体層１５８Ｆは、第３樹脂絶縁層１５０Ｆ上に形成されている内側の第３金属箔３２ｇｆと内側の第３金属箔３２ｇｆ上の内側の第３シード層４２ｇｆと内側の第３シード層４２ｇｆ上の内側の第３電解めっき膜４４ｇｆから成る。
内側の第４導体層１５８Ｓは、第４樹脂絶縁層１５０Ｓ上に形成されている内側の第４金属箔３２ｇｓと内側の第４金属箔３２ｇｓ上の内側の第４シード層４２ｇｓと内側の第４シード層４２ｇｓ上の内側の第４電解めっき膜４４ｇｓから成る。
最外の第１導体層２５８Ｆは、最外の第１樹脂絶縁層２５０Ｆ上に形成されている最外の第１金属箔３２ｕｆと最外の第１金属箔３２ｕｆ上の最外の第１シード層４２ｕｆと最外の第１シード層４２ｕｆ上の最外の第１電解めっき膜４４ｕｆから成る。
最外の第２導体層２５８Ｓは、最外の第２樹脂絶縁層２５０Ｓ上に形成されている最外の第２金属箔３２ｕｓと最外の第２金属箔３２ｕｓ上の最外の第２シード層４２ｕｓと最外の第２シード層４２ｕｓ上の最外の第２電解めっき膜４４ｕｓから成る。
第１ビルドアップ層Ｂｕ１と第２ビルドアップ層Ｂｕ２に属する導体層は、最外の導体層と内側の導体層に分類される。図２では、最外の導体層は、最外の第１導体層２５８Ｆと最外の第２導体層２５８Ｓである。内側の導体層は、内側の第１導体層５８Ｆと内側の第２導体層５８Ｓと内側の第３導体層１５８Ｆと内側の第４導体層１５８Ｓである。
第１導体層３４Ｆは厚みＴｆを有する。第２導体層３４Ｓは厚みＴｓを有する。内側の第１導体層５８Ｆは厚みＳｆを有する。内側の第２導体層５８Ｓは厚みＳｓを有する。内側の第３導体層１５８Ｆは厚みＧｆを有する。内側の第４導体層１５８Ｓは厚みＧｓを有する。最外の第１導体層２５８Ｆは厚みＵｆを有する。最外の第２導体層２５８Ｓは厚みＵｓを有する。
第１ビルドアップ層Ｂｕ１内の少なくとも１つの内側の導体層の厚みは、第１導体層３４Ｆの厚みＴｆ、第２導体層３４Ｓの厚みＴｓ、最外の第１導体層２５８Ｆの厚みＵｆと最外の第２導体層２５８Ｓの厚みＵｓより薄い。
第１ビルドアップ層Ｂｕ１が複数の内側の導体層を有すると、第１ビルドアップ層Ｂｕ１内の内側の導体層は、薄い厚みを有する内側の導体層と厚い厚みを有する内側の導体層を有する。そして、薄い厚みを有する内側の導体層の厚みは、第１導体層３４Ｆの厚みＴｆ、第２導体層３４Ｓの厚みＴｓ、最外の第１導体層２５８Ｆの厚みＵｆと最外の第２導体層２５８Ｓの厚みＵｓより薄い。また、厚い厚みを有する内側の導体層の厚みは、第１導体層３４Ｆの厚みＴｆ、第２導体層３４Ｓの厚みＴｓ、最外の第１導体層２５８Ｆの厚みＵｆと最外の第２導体層２５８Ｓの厚みＵｓと略等しい。
薄い厚みを有する内側の導体層の厚みは、厚い厚みを有する内側の導体層の厚みより相対的に薄い。薄い厚みを有する内側の導体層に属する各導体層の厚みは略等しい。厚い厚みを有する内側の導体層に属する各導体層の厚みは略等しい。薄い厚みを有する内側の導体層の数は厚い厚みを有する内側の導体層の数より大きい。
第２ビルドアップ層Ｂｕ２内の少なくとも１つの内側の導体層の厚みは、第１導体層３４Ｆの厚みＴｆ、第２導体層３４Ｓの厚みＴｓ、最外の第１導体層２５８Ｆの厚みＵｆと最外の第２導体層２５８Ｓの厚みＵｓより薄い。
第２ビルドアップ層Ｂｕ２が複数の内側の導体層を有すると、第２ビルドアップ層Ｂｕ２内の内側の導体層は、薄い厚みを有する内側の導体層と厚い厚みを有する内側の導体層を有する。そして、薄い厚みを有する内側の導体層の厚みは、第１導体層３４Ｆの厚みＴｆ、第２導体層３４Ｓの厚みＴｓ、最外の第１導体層２５８Ｆの厚みＵｆと最外の第２導体層２５８Ｓの厚みＵｓより薄い。また、厚い厚みを有する内側の導体層の厚みは、第１導体層３４Ｆの厚みＴｆ、第２導体層３４Ｓの厚みＴｓ、最外の第１導体層２５８Ｆの厚みＵｆと最外の第２導体層２５８Ｓの厚みＵｓと略等しい。
薄い厚みを有する内側の導体層の厚みは、厚い厚みを有する内側の導体層の厚みより相対的に薄い。薄い厚みを有する内側の導体層に属する各導体層の厚みは略等しい。厚い厚みを有する内側の導体層に属する各導体層の厚みは略等しい。
薄い厚みを有する内側の導体層の数は厚い厚みを有する内側の導体層の数より大きい。
第１ビルドアップ層Ｂｕ１内の内側の導体層が薄い厚みを有する内側の導体層と厚い厚みを有する内側の導体層を有し、第２ビルドアップ層Ｂｕ２内の内側の導体層が薄い厚みを有する内側の導体層と厚い厚みを有する内側の導体層を有する。その場合、第１ビルドアップ層Ｂｕ１内の薄い厚みを有する内側の導体層の厚みと第２ビルドアップ層Ｂｕ２内の薄い厚みを有する内側の導体層の厚みは略等しい。第１ビルドアップ層Ｂｕ１内の厚い厚みを有する内側の導体層の厚みと第２ビルドアップ層Ｂｕ２内の厚い厚みを有する内側の導体層の厚みは略等しい。第１ビルドアップ層Ｂｕ１内の厚い厚みを有する内側の導体層の厚みと第２ビルドアップ層Ｂｕ２内の厚い厚みを有する内側の導体層の厚みは、第１導体層３４Ｆの厚みＴｆと略等しい。第１導体層３４Ｆの厚みＴｆと第２導体層３４Ｓの厚みＴｓと最外の第１導体層２５８Ｆの厚みＵｆと最外の第２導体層２５８Ｓの厚みＵｓは略等しい。
第１ビルドアップ層Ｂｕ１内の内側の導体層が薄い厚みを有する内側の導体層と厚い厚みを有する内側の導体層を有し、第２ビルドアップ層Ｂｕ２内の内側の導体層が薄い厚みを有する内側の導体層と厚い厚みを有する内側の導体層を有する。その場合、第１ビルドアップ層Ｂｕ１内の薄い厚みを有する内側の導体層と第２ビルドアップ層Ｂｕ２内の薄い厚みを有する内側の導体層はコア基板に関して対称に形成される。同様に、第１ビルドアップ層Ｂｕ１内の厚い厚みを有する内側の導体層と第２ビルドアップ層Ｂｕ２内の厚い厚みを有する内側の導体層はコア基板に関して対称に形成される。その例が図９に示される。図９では導体層に番号が順に付けられている。コア基板３０に最も近い内側の導体層に１が付与され、最外の導体層２５８Ｆ、２５８Ｓに最も近い内側の導体層に最も大きな数字が付与される。
図９に示されるように、第１ビルドアップ層Ｂｕ１内の番号１で示される内側の導体層が厚い厚みを有する内側の導体層ＭＦＣであれば、第２ビルドアップ層Ｂｕ２内の番号１で示される内側の導体層は厚い厚みを有する内側の導体層ＭＦＣである。それら以外の内側の導体層２、３は、薄い厚みを有する導体層ＭＢＣである。
第１ビルドアップ層Ｂｕ１内の番号１、３で示される内側の導体層が厚い厚みを有する内側の導体層ＭＦＣであれば、第２ビルドアップ層Ｂｕ２内の番号１、３で示される内側の導体層は厚い厚みを有する内側の導体層ＭＦＣである。そして、第１ビルドアップ層Ｂｕ１内の番号２で示される内側の導体層が薄い厚みを有する内側の導体層ＭＢＣであれば、第２ビルドアップ層Ｂｕ２内の番号２で示される内側の導体層は薄い厚みを有する内側の導体層ＭＢＣである。
図２に示されるプリント配線板１０の例では、内側の第１導体層５８Ｆと内側の第２導体層５８Ｓは薄い厚みを有する内側の導体層ＭＢＣに属し、内側の第３導体層１５８Ｆと内側の第４導体層１５８Ｓは、厚い厚みを有する内側の導体層ＭＦＣに属する。そして、第１導体層３４Ｆの厚みＴｆ、第２導体層３４Ｓの厚みＴｓ、最外の第１導体層２５８Ｆの厚みＵｆと最外の第２導体層２５８Ｓの厚みＵｓは、内側の第１導体層５８Ｆの厚みＳｆと内側の第２導体層５８Ｓの厚みＳｓより厚い。内側の第１導体層５８Ｆの厚みＳｆと内側の第２導体層５８Ｓの厚みＳｓは略等しい。内側の第３導体層１５８Ｆの厚みＧｆと内側の第４導体層１５８Ｓの厚みＧｓは、第１導体層３４Ｆの厚みＴｆと略等しい。第１導体層の厚みＴｆと第２導体層３４Ｓの厚みＴｓと最外の第１導体層２５８Ｆの厚みＵｆと最外の第２導体層２５８Ｓの厚みＵｓは略等しい。
内側の第１導体層５８Ｆの厚みＳｆは、第１導体層３４Ｆの厚みＴｆと第２導体層３４Ｓの厚みＴｓと内側の第１導体層５８Ｆの厚みＳｆと最外の第１導体層２５８Ｆの厚みＵｆと最外の第２導体層２５８Ｓの厚みＵｓの中で最も小さい。内側の第２導体層５８Ｓの厚みＳｓは、第１導体層３４Ｆの厚みＴｆと第２導体層３４Ｓの厚みＴｓと内側の第２導体層５８Ｓの厚みＳｓと最外の第１導体層２５８Ｆの厚みＵｆと最外の第２導体層２５８Ｓの厚みＵｓの中で最も小さい。
導体層を形成する金属箔の厚みは導体層の厚みに関連している。即ち、厚い厚みを有する導体層を形成する金属箔の厚みは薄い厚みを有する導体層を形成する金属箔の厚みより厚い。薄い厚みを有する内側の導体層を形成する金属箔の厚みは、厚い厚みを有する内側の導体層を形成する金属箔の厚みより薄い。薄い厚みを有する内側の導体層ＭＢＣを形成する金属箔の厚みは、最外の導体層（最外の第１導体層２５８Ｆ、最外の第２導体層２５８Ｓ）を形成する金属箔（最外の第１金属箔３２ｕｆ、最外の第２金属箔３２ｕｓ）の厚みより薄い。薄い厚みを有する内側の導体層ＭＢＣを形成する金属箔の厚みは、コア基板の導体層（第１導体層３４Ｆ、第２導体層３４Ｓ）を形成する金属箔（第１金属箔３２ｔｆ、第２金属箔３２ｔｓ）の厚みより薄い。厚い厚みを有する内側の導体層ＭＦＣを形成する金属箔の厚みと最外の導体層を形成する金属箔の厚みとコア基板の導体層を形成する金属箔の厚みは略等しい。もしくは、最外の導体層を形成する金属箔の厚みはコア基板の導体層を形成する金属箔の厚みより薄い。そして、厚い厚みを有する内側の導体層を形成する金属箔の厚みは最外の導体層を形成する金属箔の厚みと略等しい。
例えば、内側の第１金属箔３２ｓｆの厚みＳ１は、第１金属箔３２ｔｆの厚みＴ１と第２金属箔３２ｔｓの厚みＴ２と内側の第１金属箔３２ｓｆの厚みＳ１と最外の第１金属箔３２ｕｆの厚みＵ１と最外の第２金属箔３２ｕｓの厚みＵ２の中で最も小さい。内側の第２金属箔３２ｓｓの厚みＳ２は、第１金属箔３２ｔｆの厚みＴ１と第２金属箔３２ｔｓの厚みＴ２と内側の第２金属箔３２ｓｓの厚みＳ２と最外の第１金属箔３２ｕｆの厚みＵ１と最外の第２金属箔３２ｕｓの厚みＵ２の中で最も小さい。
導体層を形成する電解めっき膜の厚みと導体層を形成する金属箔の厚みとの比（電解めっき膜の厚み／金属箔の厚み）Ｒは導体層を形成する金属箔の厚みに関連している。金属箔の厚みが厚いと、比Ｒは１より小さい。金属箔の厚みが薄いと、比Ｒは１より大きい。即ち、薄い厚みを有する導体層では、比Ｒは１より大きい。厚い厚みを有する導体層では、比Ｒは１より小さい。
第１導体層３４Ｆを形成する第１電解めっき膜４４ｔｆの厚みは厚みｔ１で、第２導体層３４Ｓを形成する第２電解めっき膜４４ｔｓの厚みは厚みｔ２である。内側の第１導体層５８Ｆを形成する内側の第１電解めっき膜４４ｓｆの厚みは厚みｓ１で、内側の第２導体層５８Ｓを形成する内側の第２電解めっき膜４４ｓｓの厚みは厚みｓ２である。内側の第３導体層１５８Ｆを形成する内側の第３電解めっき膜４４ｇｆの厚みは厚みｇ１で、内側の第４導体層１５８Ｓを形成する内側の第４電解めっき膜４４ｇｓの厚みは厚みｇ２である。最外の第１導体層２５８Ｆを形成する最外の第１電解めっき膜４４ｕｆの厚みは厚みｕ１で、最外の第２導体層２５８Ｓを形成する最外の第２電解めっき膜４４ｕｓの厚みは厚みｕ２である。
例えば、第１電解めっき膜４４ｔｆの厚みｔ１と第１金属箔３２ｔｆの厚みＴ１との比（ｔ１／Ｔ１）は１より小さい。第２電解めっき膜４４ｔｓの厚みｔ２と第２金属箔３２ｔｓの厚みＴ２との比（ｔ２／Ｔ２）は１より小さい。最外の第１電解めっき膜４４ｕｆの厚みｕ１と最外の第１金属箔３２ｕｆの厚みＵ１との比（ｕ１／Ｕ１）は１より小さい。最外の第２電解めっき膜４４ｕｓの厚みｕ２と最外の第２金属箔３２ｕｓの厚みＵ２との比（ｕ２／Ｕ２）は１より小さい。内側の第１電解めっき膜４４ｓｆの厚みｓ１と内側の第１金属箔３２ｓｆの厚みＳ１との比（ｓ１／Ｓ１）は１より大きい。内側の第２電解めっき膜４４ｓｓの厚みｓ２と、内側の第２金属箔３２ｓｓの厚みＳ２との比（ｓ２／Ｓ２）は１より大きい。
薄い厚みを有する導体層では、導体層を形成する電解めっき膜の厚みと導体層を形成する金属箔の厚みとの比（電解めっき膜の厚み／金属箔の厚み）は、１．５以上、４以下である。また、厚い厚みを有する導体層では、導体層を形成する電解めっき膜の厚みと導体層を形成する金属箔の厚みとの比（電解めっき膜の厚み／金属箔の厚み）は、０．６以上、０．９以下である。例えば、比（ｔ１／Ｔ１）と比（ｔ２／Ｔ２）、比（ｕ１／Ｕ１）、比（ｕ２／Ｕ２）は０．７以上、０．８５以下であり、比（ｓ１／Ｓ１）と比（ｓ２／Ｓ２）は２．５以上、３．５以下である。
実施形態のプリント配線板１０では、最外の第１導体層２５８Ｆの厚みＵｆと最外の第２導体層２５８Ｓの厚みＵｓが厚い厚みを有する導体層に属する。そのため、最外の第１導体層２５８Ｆを形成する最外の第１金属箔３２ｕｆの厚みＵ１と最外の第２導体層２５８Ｓを形成する最外の第２金属箔３２ｕｓの厚みＵ２を厚くすることができる。それらでプリント配線板１０が補強される。プリント配線板１０は、最も外に位置する導体層で補強される。そのため、プリント配線板１０の反りを低減することができる。スルーホール導体３６を介する第１導体層３４Ｆと第２導体層３４Ｓ間の接続信頼性を高くすることができる。最外の第１導体層２５８Ｆに実装される電子部品とプリント配線板１０との間の接続信頼性を高くすることができる。最外の第２導体層２５８Ｓに実装される電子部品とプリント配線板１０との間の接続信頼性を高くすることができる。
第１ビルドアップ層Ｂｕ１内の内側の導体層は薄い厚みを有する導体層ＭＢＣを有し、第２ビルドアップ層Ｂｕ２内の内側の導体層は薄い厚みを有する導体層ＭＢＣを有する。そのため、内側の導体層内に微細な導体回路を形成することができる。例えば、内側の第１導体層５８Ｆ、内側の第２導体層５８Ｓ、内側の第３導体層１５８Ｆと内側の第４導体層１５８Ｓが薄い厚みを有する導体層ＭＢＣで形成されると、内側の第１導体層５８Ｆ、内側の第２導体層５８Ｓ、内側の第３導体層１５８Ｆと内側の第４導体層１５８Ｓは微細な導体回路を有することができる。そのため、実施形態のプリント配線板１０の配線密度を高くすることができる。プリント配線板のサイズや厚みを小さくすることができる。この例では、第１ビルドアップ層Ｂｕ１と第２ビルドアップ層Ｂｕ２が共に複数の内側の導体層を含む。そして、全ての内側の導体層が薄い厚みを有する導体層ＭＢＣに属する。
コア基板３０はプリント配線板１０の厚み方向の略中心に位置する。そのため、プリント配線板１０がヒートサイクルを受けると、発生する熱応力はコア基板３０に集中しやすい。しかしながら、実施形態のプリント配線板１０では、コア基板を形成する第１導体層３４Ｆと第２導体層３４Ｓが厚い厚みを有する導体層に属する。そのため、第１導体層３４Ｆを形成する第１金属箔３２ｔｆの厚みＴ１と第２導体層３４Ｓを形成する第２金属箔３２ｔｓの厚みＴ２を厚くすることができる。これにより、コア基板３０が補強される。従って、スルーホール導体３６を介する接続信頼性を高くすることができる。
導体層を形成する金属箔はマット面を有する。マット面の凹凸により、導体層はコア層２０や樹脂絶縁層に接着される。
導体層の厚みや金属箔の厚みは、金属箔のマット面の凹凸の大きさと関連している。厚い厚みを有する導体層を形成する金属箔のマット面の凹凸の大きさは、薄い厚みを有する導体層を形成する金属箔のマット面の凹凸の大きさより大きい。相対的に厚い厚みを有する金属箔のマット面の凹凸の大きさは相対的に薄い厚みを有する金属箔のマット面の凹凸の大きさより大きい。
第１導体層３４Ｆと第２導体層３４Ｓは厚い厚みを有する導体層なので、コア層２０と第１金属箔３２ｔｆ間の密着強度やコア層２０と第２金属箔３２ｔｓ間の密着強度を高くすることができる。熱応力で第１導体層３４Ｆと第２導体層３４Ｓがコア層２０から剥離し難い。
実施形態のプリント配線板では、コア基板３０に形成されている第１導体層３４Ｆと第２導体層３４Ｓがスルーホール導体３６で接続されている。第１導体層３４Ｆはスルーホール導体３６の周りとスルーホール導体の直上にスルーホール導体の第１スルーホールランド３６Ｆを有する。スルーホール導体３６の周りに形成されている第１スルーホールランド３６Ｆはコア層２０の第１面Ｆ上に形成されている。また、第２導体層３４Ｓはスルーホール導体３６の周りとスルーホール導体の直上にスルーホール導体の第２スルーホールランド３６Ｓを有する。スルーホール導体３６の周りに形成されている第２スルーホールランド３６Ｓはコア層２０の第２面Ｓ上に形成されている。第１スルーホールランド３６Ｆと第２スルーホールランド３６Ｓはスルーホール導体３６から延びている。第１スルーホールランド３６Ｆと第２スルーホールランド３６Ｓはスルーホール導体３６と直接接続している。第１スルーホールランド３６Ｆとスルーホール導体３６は一体的に形成されている。第２スルーホールランド３６Ｓとスルーホール導体３６は一体的に形成されている。そのため、スルーホール導体３６と第１導体層３４Ｆ間の接続信頼性やスルーホール導体３６と第２導体層３４Ｓ間の接続信頼性を高くすることができる。
第１ビルドアップ層Ｂｕ１内に薄い厚みを有する内側の導体層が形成されている。第２ビルドアップ層Ｂｕ２内に薄い厚みを有する内側の導体層が形成されている。例えば、内側の第１導体層５８Ｆの厚みＳｆ、内側の第２導体層５８Ｓの厚みＳｓ、内側の第３導体層１５８Ｆの厚みＧｆ、内側の第４導体層１５８Ｓの厚みＧｓが薄い。そのため、内側の導体層に微細な導体回路を形成することができる。導体層の数と樹脂絶縁層の数を少なくすることができる。スルーホール導体３６の直上に形成されるビア導体の数を少なくすることができる。そのため、スルーホール導体３６に働くストレスを小さくすることができる。スルーホール導体３６を介する第１導体層３４Ｆと第２導体層３４Ｓ間の接続信頼性を高くすることができる。
第１導体層３４Ｆや第２導体層３４Ｓ、最外の第１導体層２５８Ｆ、最外の第２導体層２５８Ｓでは、導体層を形成する金属箔の厚みが電解めっき膜の厚みより大きい。そのため、これらの導体層の厚みのバラツキを小さくすることができる。これらの導体層の厚みを均一にすることができる。なぜなら、金属箔の厚みのバラツキは電解めっき膜の厚みのバラツキより小さいからである。最外の導体層の厚みのバラツキが小さいので、例えば、電子部品を実装する面や他の回路基板と接続するための面の平坦度を高くすることができる。従って、実施形態のプリント配線板と電子部品との間の接続信頼性や実施形態のプリント配線板と他の回路基板との間の接続信頼性を高くすることが出来る。
コア基板３０を形成している第１導体層３４Ｆと第２導体層３４Ｓが厚い厚みを有する導体層であっても、実施形態では、それらを形成する金属箔の厚みが電解めっき膜の厚みより厚い。そのため、第１導体層３４Ｆの厚みのバラツキや第２導体層３４Ｓの厚みのバラツキを小さくすることができる。例えば、コア基板の平坦度を高くすることができる。実施形態のプリント配線板では、コア基板上にビルドアップ層が積層されるので、コア基板の平坦度を高くすることで、例えば、電子部品を実装する面や他の回路基板と接続するための面の平坦度を高くすることができる。第１ビルドアップ層Ｂｕ１に含まれる導体層の数が７以上であっても、プリント配線板１０の反りを小さくすることができる。そのため、第１ビルドアップ層Ｂｕ１内の各樹脂絶縁層を貫通するビア導体が第１スルーホールランド３６Ｆの直上に形成されてもビア導体を介する接続信頼性を高くすることができる。この場合、ビア導体は真っ直ぐ配置され、スタックビアが形成される。
第２ビルドアップ層Ｂｕ２に含まれる導体層の数が７以上であっても、プリント配線板１０の反りを小さくすることができる。そのため、第２ビルドアップ層Ｂｕ２内の各樹脂絶縁層を貫通するビア導体が第２スルーホールランド３６Ｓの直上に形成されてもビア導体を介する接続信頼性を高くすることができる。この場合、ビア導体は真っ直ぐ配置され、スタックビアが形成される。
ビア導体用の開口に電解めっき膜を形成することで、ビア導体が形成される。従って、電解めっき膜の厚みが金属箔の厚みより厚いと、ビア導体用の開口を電解めっき膜で充填することが容易になる。ビア導体用の開口にビア導体が形成される時、ビア導体の直上とビア導体の周りにビアランドが形成される。
ビア導体とビアランドでビア構造が形成される。そして、ビア構造は最外のビア構造と内側のビア構造を含む。最外のビア構造のビアランドは最外の導体層で形成される。内側のビア構造のビアランドは内側の導体層で形成される。図２で、最外のビア構造を形成するビア導体は、最外の第１ビア導体２６０Ｆと最外の第２ビア導体２６０Ｓである。図２で、内側のビア構造を形成するビア導体は、第１ビア導体６０Ｆ、第２ビア導体６０Ｓ、第３ビア導体１６０Ｆと第４ビア導体１６０Ｓである。
ビアランドを形成する電解めっき膜の厚みがビアランドを形成する金属箔の厚みより厚いと、ビアランドの上面が平坦になりやすい。ビアランドを形成する電解めっき膜の厚みがビアランドを形成する金属箔の厚みより厚いと、そのビアランドの直上に別のビア導体を積層することができる。従って、内側のビア構造を形成するビアランドでは、電解めっき膜の厚みが金属箔の厚みより厚いことが好ましい。例えば、第１ビルドアップ層Ｂｕ１内の内側の導体層の内、２／３以上の内側の導体層では、電解めっき膜の厚みが金属箔の厚みより厚い。第１ビルドアップ層Ｂｕ１内の内側の導体層の内、２／３以上の内側の導体層は、薄い厚みを有する導体層ＭＢＣである。同様に、第２ビルドアップ層Ｂｕ２内の内側の導体層の内、２／３以上の内側の導体層では、電解めっき膜の厚みが金属箔の厚みより厚い。第２ビルドアップ層Ｂｕ２内の内側の導体層の内、２／３以上の内側の導体層は、薄い厚みを有する導体層ＭＢＣである。
図２の別例が次に示される。内側の第１導体層５８Ｆ、内側の第２導体層５８Ｓ、内側の第３導体層１５８Ｆと内側の第４導体層１５８Ｓでは、電解めっき膜の厚みが金属箔の厚みより厚い。この例では、全ての内側の導体層が薄い厚みを有する導体層ＭＢＣである。そのため、第１ビア導体６０Ｆの直上に形成されているビアランド（第１ビアランド）の上面の平坦度を高くすることができる。第２ビア導体６０Ｓの直上に形成されているビアランド（第２ビアランド）の上面の平坦度を高くすることができる。第３ビア導体１６０Ｆの直上に形成されているビアランド（第３ビアランド）の上面の平坦度を高くすることができる。第４ビア導体１６０Ｓの直上に形成されているビアランド（第４ビアランド）の上面の平坦度を高くすることができる。電解めっき膜の厚みが薄いと、ビア導体の開口を充填することが難しいが、実施形態では、電解めっき膜の厚みが厚いので、ビア導体の開口を充填することができる。ビアランドの上面が平坦であると、ビア導体の直上にビア導体を形成することができる。高密度なプリント配線板を提供することができる。また、樹脂絶縁層や導体層の数を少なくすることが出来るので、プリント配線板の反りを小さくすることができる。コア基板のスルーホール導体に働くストレスを小さくすることができる。
図８（Ａ）は第１導体層３４Ｆの平面図である。
第１導体層３４Ｆは、スルーホール導体３６に繋がる第１スルーホールランド３６Ｆと複数の第１導体回路３４ｔｆと複数の第１スペースＳＰｔｆで形成されている。第１スペースＳＰｔｆは隣接する第１導体回路３４ｔｆ間に形成されている。第１導体回路３４ｔｆは種々の第１導体回路の幅Ｌｔｆを有し、第１導体回路の幅Ｌｔｆは最小の第１導体回路の幅（最小配線幅）Ｌｔｆｍを有する。第１スペースＳＰｔｆは種々の第１スペースの幅Ｓｔｆを有する。第１スペースの幅Ｓｔｆは隣接する第１導体回路３４ｔｆ間の距離である。第１スペースの幅Ｓｔｆは最小の第１スペースの幅（最小絶縁間隔）Ｓｔｆｍを有する。
図８（Ｂ）は第２導体層３４Ｓの平面図である。
第２導体層３４Ｓは、スルーホール導体３６に繋がる第２スルーホールランド３６Ｓと複数の第２導体回路３４ｔｓと複数の第２スペースＳＰｔｓで形成されている。第２スペースＳＰｔｓは隣接する第２導体回路３４ｔｓ間に形成されている。第２導体回路３４ｔｓは種々の第２導体回路の幅Ｌｔｓを有し、第２導体回路の幅Ｌｔｓは最小の第２導体回路の幅（最小配線幅）Ｌｔｓｍを有する。第２スペースＳＰｔｓは種々の第２スペースの幅Ｓｔｓを有する。第２スペースの幅Ｓｔｓは隣接する第２導体回路３４ｔｓ間の距離である。第２スペースの幅Ｓｔｓは最小の第２スペースの幅（最小絶縁間隔）Ｓｔｓｍを有する。
図８（Ｃ）は内側の第１導体層５８Ｆの平面図である。
内側の第１導体層５８Ｆは、第１ビア導体６０Ｆに繋がる第１ビアランド６０ＦＦと複数の内側の第１導体回路５８ｓｆと複数の内側の第１スペースＳＰｓｆで形成されている。内側の第１スペースＳＰｓｆは隣接する内側の第１導体回路５８ｓｆ間に形成されている。内側の第１導体回路５８ｓｆは種々の内側の第１導体回路の幅Ｌｓｆを有し、内側の第１導体回路の幅Ｌｓｆは最小の内側の第１導体回路の幅（最小配線幅）Ｌｓｆｍを有する。内側の第１スペースＳＰｓｆは種々の内側の第１スペースの幅Ｓｓｆを有する。内側の第１スペースの幅Ｓｓｆは隣接する内側の第１導体回路５８ｓｆ間の距離である。内側の第１スペースの幅Ｓｓｆは最小の内側の第１スペースの幅（最小絶縁間隔）Ｓｓｆｍを有する。
図８（Ｄ）は内側の第２導体層５８Ｓの平面図である。
内側の第２導体層５８Ｓは、第２ビア導体６０Ｓに繋がる第２ビアランド６０ＳＳと複数の内側の第２導体回路５８ｓｓと複数の内側の第２スペースＳＰｓｓで形成されている。内側の第２スペースＳＰｓｓは隣接する内側の第２導体回路５８ｓｓ間に形成されている。内側の第２導体回路５８ｓｓは種々の内側の第２導体回路の幅Ｌｓｓを有し、内側の第２導体回路の幅Ｌｓｓは最小の内側の第２導体回路の幅（最小配線幅）Ｌｓｓｍを有する。内側の第２スペースＳＰｓｓは種々の内側の第２スペースの幅Ｓｓｓを有する。内側の第２スペースの幅Ｓｓｓは隣接する内側の第２導体回路５８ｓｓ間の距離である。内側の第２スペースの幅Ｓｓｓは最小の内側の第２スペースの幅（最小絶縁間隔）Ｓｓｓｍを有する。
図８（Ｅ）は内側の第３導体層１５８Ｆの平面図である。
内側の第３導体層１５８Ｆは、第３ビア導体１６０Ｆに繋がる第３ビアランド１６０ＦＦと複数の内側の第３導体回路１５８ｆｆと複数の内側の第３スペースＳＰ３ｆで形成されている。内側の第３スペースＳＰ３ｆは隣接する内側の第３導体回路１５８ｆｆ間に形成されている。内側の第３導体回路１５８ｆｆは種々の内側の第３導体回路の幅Ｌ３ｆを有し、内側の第３導体回路の幅Ｌ３ｆは最小の内側の第３導体回路の幅（最小配線幅）Ｌ３ｆｍを有する。内側の第３スペースＳＰ３ｆは種々の内側の第３スペースの幅Ｓ３ｆを有する。内側の第３スペースの幅Ｓ３ｆは隣接する内側の第３導体回路１５８ｆｆ間の距離である。内側の第３スペースの幅Ｓ３ｆは最小の内側の第３スペースの幅（最小絶縁間隔）Ｓ３ｆｍを有する。
図８（Ｆ）は内側の第４導体層１５８Ｓの平面図である。
内側の第４導体層１５８Ｓは、第４ビア導体１６０Ｓに繋がる第４ビアランド１６０ＳＳと複数の内側の第４導体回路１５８ｓｓと複数の内側の第４スペースＳＰ４ｓで形成されている。内側の第４スペースＳＰ４ｓは隣接する内側の第４導体回路１５８ｓｓ間に形成されている。内側の第４導体回路１５８ｓｓは種々の内側の第４導体回路の幅Ｌ４ｓを有し、内側の第４導体回路の幅Ｌ４ｓは最小の内側の第４導体回路の幅（最小配線幅）Ｌ４ｓｍを有する。内側の第４スペースＳＰ４ｓは種々の内側の第４スペースの幅Ｓ４ｓを有する。内側の第４スペースの幅Ｓ４ｓは隣接する内側の第４導体回路１５８ｓｓ間の距離である。内側の第４スペースの幅Ｓ４ｓは最小の内側の第４スペースの幅（最小絶縁間隔）Ｓ４ｓｍを有する。
図８（Ｇ）は最外の第１導体層２５８Ｆの平面図である。
最外の第１導体層２５８Ｆは、最外の第１ビア導体２６０Ｆに繋がる最外の第１ビアランド２６０ＦＦと複数の最外の第１導体回路２５８ｕｆと複数の最外の第１スペースＳＰｕｆで形成されている。最外の第１スペースＳＰｕｆは隣接する最外の第１導体回路２５８ｕｆ間に形成されている。最外の第１導体回路２５８ｕｆは種々の最外の第１導体回路の幅Ｌｕｆを有し、最外の第１導体回路の幅Ｌｕｆは最小の最外の第１導体回路の幅（最小配線幅）Ｌｕｆｍを有する。最外の第１スペースＳＰｕｆは種々の最外の第１スペースの幅Ｓｕｆを有する。最外の第１スペースの幅Ｓｕｆは隣接する最外の第１導体回路２５８ｕｆ間の距離である。最外の第１スペースの幅Ｓｕｆは最小の最外の第１スペースの幅（最小絶縁間隔）Ｓｕｆｍを有する。
図８（Ｈ）は最外の第２導体層２５８Ｓの平面図である。
最外の第２導体層２５８Ｓは、最外の第２ビア導体２６０Ｓに繋がる最外の第２ビアランド２６０ＳＳと複数の最外の第２導体回路２５８ｕｓと複数の最外の第２スペースＳＰｕｓで形成されている。最外の第２スペースＳＰｕｓは隣接する最外の第２導体回路２５８ｕｓ間に形成されている。最外の第２導体回路２５８ｕｓは種々の最外の第２導体回路の幅Ｌｕｓを有し、最外の第２導体回路の幅Ｌｕｓは最小の最外の第２導体回路の幅（最小配線幅）Ｌｕｓｍを有する。最外の第２スペースＳＰｕｓは種々の最外の第２スペースの幅Ｓｕｓを有する。最外の第２スペースの幅Ｓｕｓは隣接する最外の第２導体回路２５８ｕｓ間の距離である。最外の第２スペースの幅Ｓｕｓは最小の最外の第２スペースの幅（最小絶縁間隔）Ｓｕｓｍを有する。
各導体層に存在する最小の導体回路の幅（最小配線幅）は導体層の厚みに関連している。厚い厚みを有する導体層に存在する最小の導体回路の幅は、薄い厚みを有する導体層に存在する最小の導体回路の幅より大きい。
各導体層に存在する最小の導体回路の幅は導体層を形成する金属箔の厚みに関連している。厚い厚みを有する金属箔で形成されている導体層内の最小の導体回路の幅は、薄い厚みを有する金属箔で形成されている導体層内の最小の導体回路の幅より大きい。
各導体層に存在する最小の導体回路の幅は導体層を形成する電解めっき膜の厚みに関連している。薄い厚みを有する電解めっき膜で形成されている導体層内の最小の導体回路の幅は、厚い厚みを有する電解めっき膜で形成されている導体層内の最小の導体回路の幅より大きい。
各導体層に存在する最小の導体回路の幅は導体層を形成する金属箔のマット面の大きさに関連している。大きな凹凸を有する金属箔で形成されている導体層内の最小の導体回路の幅は、小さな凹凸を有する金属箔で形成されている導体層内の最小の導体回路の幅より大きい。
各導体層に存在する最小のスペースの幅（最小絶縁間隔）は導体層の厚みに関連している。厚い厚みを有する導体層に存在する最小のスペースの幅は、薄い厚みを有する導体層に存在する最小のスペースの幅より大きい。
各導体層に存在する最小のスペースの幅は導体層を形成する金属箔の厚みに関連している。厚い厚みを有する金属箔で形成されている導体層内の最小のスペースの幅は、薄い厚みを有する金属箔で形成されている導体層内の最小のスペースの幅より大きい。
各導体層に存在する最小のスペースの幅は導体層を形成する電解めっき膜の厚みに関連している。薄い厚みを有する電解めっき膜で形成されている導体層内の最小のスペースの幅は、厚い厚みを有する電解めっき膜で形成されている導体層内の最小のスペースの幅より大きい。
各導体層に存在する最小のスペースの幅は導体層を形成する金属箔のマット面の大きさに関連している。大きな凹凸を有する金属箔で形成されている導体層内の最小のスペースの幅は、小さな凹凸を有する金属箔で形成されている導体層内の最小のスペースの幅より大きい。
図２に示される実施形態のプリント配線板１０の一例が次に示される。
最小の内側の第１導体回路の幅Ｌｓｆｍは、最小の内側の第１導体回路の幅Ｌｓｆｍと最小の第１導体回路の幅Ｌｔｆｍと最小の第２導体回路の幅Ｌｔｓｍと最小の最外の第１導体回路の幅Ｌｕｆｍと最小の最外の第２導体回路の幅Ｌｕｓｍの中で最も小さい。そして、最小の内側の第３導体回路の幅Ｌ３ｆｍは、最小の内側の第１導体回路の幅Ｌｓｆｍと略等しい。あるいは、最小の内側の第３導体回路の幅Ｌ３ｆｍと最小の第１導体回路の幅Ｌｔｆｍと最小の第２導体回路の幅Ｌｔｓｍと最小の最外の第１導体回路の幅Ｌｕｆｍと最小の最外の第２導体回路の幅Ｌｕｓｍは略等しい。
最小の内側の第２導体回路の幅Ｌｓｓｍは、最小の内側の第２導体回路の幅Ｌｓｓｍと最小の第１導体回路の幅Ｌｔｆｍと最小の第２導体回路の幅Ｌｔｓｍと最小の最外の第１導体回路の幅Ｌｕｆｍと最小の最外の第２導体回路の幅Ｌｕｓｍの中で最も小さい。そして、最小の内側の第４導体回路の幅Ｌ４ｓｍは、最小の内側の第２導体回路の幅Ｌｓｓｍと略等しい。あるいは、最小の内側の第４導体回路の幅Ｌ４ｓｍと最小の第１導体回路の幅Ｌｔｆｍと最小の第２導体回路の幅Ｌｔｓｍと最小の最外の第１導体回路の幅Ｌｕｆｍと最小の最外の第２導体回路の幅Ｌｕｓｍは略等しい。
最小の内側の第１スペースの幅Ｓｓｆｍは、最小の内側の第１スペースの幅Ｓｓｆｍと最小の第１スペースの幅Ｓｔｆｍと最小の第２スペースの幅Ｓｔｓｍと最小の最外の第１スペースの幅Ｓｕｆｍと最小の最外の第２スペースの幅Ｓｕｓｍの中で最も小さい。そして、最小の内側の第３スペースの幅Ｓ３ｆｍは最小の内側の第１スペースの幅Ｓｓｆｍと略等しい。あるいは、最小の内側の第３スペースの幅Ｓ３ｆｍと最小の第１スペースの幅Ｓｔｆｍと最小の第２スペースの幅Ｓｔｓｍと最小の最外の第１スペースの幅Ｓｕｆｍと最小の最外の第２スペースの幅Ｓｕｓｍは略等しい。
最小の内側の第２スペースの幅Ｓｓｓｍは、最小の内側の第２スペースの幅Ｓｓｓｍと最小の第１スペースの幅Ｓｔｆｍと最小の第２スペースの幅Ｓｔｓｍと最小の最外の第１スペースの幅Ｓｕｆｍと最小の最外の第２スペースの幅Ｓｕｓｍの中で最も小さい。そして、最小の内側の第４スペースの幅Ｓ４ｓｍは最小の内側の第２スペースの幅Ｓｓｓｍと略等しい。あるいは、最小の内側の第４スペースの幅Ｓ４ｓｍと最小の第１スペースの幅Ｓｔｆｍと最小の第２スペースの幅Ｓｔｓｍと最小の最外の第１スペースの幅Ｓｕｆｍと最小の最外の第２スペースの幅Ｓｕｓｍは略等しい。
このため、第１ビルドアップ層Ｂｕ１内の内側の導体層と第２ビルドアップ層Ｂｕ２内の内側の導体層に微細な導体回路を形成することができる。例えば、内側の第１導体層５８Ｆと内側の第２導体層５８Ｓの配線密度を高くすることができる。プリント配線板を小さくすることができる。プリント配線板の厚みを薄くすることができる。
[実施形態の製造方法]
実施形態のプリント配線板１０の製造方法が図３〜図７に示される。
図３（Ａ）に示される出発基板２０ｚが準備される。出発基板２０ｚは、第１面Ｆと第１面Ｆと反対側の第２面Ｓを有するコア層２０とコア層２０の第１面Ｆに積層されている第１金属箔３２ｔｆと第２面Ｓに積層されている第２金属箔３２ｔｓで形成されている。第１金属箔３２ｔｆは、コア層２０の第１面Ｆと第１金属箔３２ｔｆとの間の界面に第１マット面３２ｔｆｍを有する。第１マット面３２ｔｆｍの凹凸の十点平均粗さＲｚ１は３．５μｍ以上、５．０μｍ以下である。第２金属箔３２ｔｓは、コア層２０の第２面Ｓと第２金属箔３２ｔｓとの間の界面に第２マット面３２ｔｓｍを有する。第２マット面３２ｔｓｍ凹凸の十点平均粗さＲｚ２は３．５μｍ以上、５．０以下である。厚い厚みを有する導体層を形成する金属箔のマット面の凹凸の十点平均粗さＲｚは、３．５μｍ以上、５．０μｍ以下である。コア層２０は樹脂と補強材で形成されている。コア層２０は無機粒子を有しても良い。コア層２０の樹脂の例は、エポキシ樹脂やＢＴ（ビスマレイミドトリアジン）樹脂である。コア層２０の補強材の例はガラスクロスやアラミド繊維である。コア層２０の無機粒子の例はシリカやアルミナである。
図３（Ｂ）に示されるように、第１金属箔３２ｔｆにＣＯ２レーザが照射される。コア層２０の第１面Ｆ側に第１開口２８Ｆが形成される。第１開口２８Ｆは、第１面から第２面Ｓに向かってテーパーしている。テーパーが形成されるように、レーザの条件が設定される。レーザの条件はショット数やパルス幅、出力等である。第２ショットの径を第１ショットの径より小さくすることが出来る。
図３（Ｃ）に示されるように、第２金属箔３２ｔｓにＣＯ２レーザが照射される。コア層２０の第２面Ｓ側に第２開口２８Ｓが形成される。第２開口２８Ｓは、第２面Ｓから第１面Ｆに向かってテーパーしている。テーパーが形成されるように、レーザの条件が設定される。レーザの条件はショット数やパルス幅、出力等である。第２ショットの径を第１ショットの径より小さくすることが出来る。第１開口２８Ｆと第２開口２８Ｓで貫通孔２８が形成される。第１開口と第２開口の接合箇所に接合エリア２８Ｐが形成される。接合エリア２８Ｐの外周がネック部２８Ｃを形成する。
第１金属箔３２ｔｆと第２金属箔３２ｔｓ、貫通孔２８の側壁上に無電解めっき処理により第１シード層４２ｔｆと第２シード層４２ｔｓが形成される（図３（Ｄ））。第１シード層４２ｔｆを用いて第１電解めっき膜４４ｔｆが形成され、第２シード層４２ｔｓを用いて第２電解めっき膜４４ｔｓが形成される（図４（Ａ））。第１シード層４２ｔｆと第２シード層４２ｔｓは同時に形成される。第１電解めっき膜４４ｔｆ上に第１エッチングレジスト４８ｔｆが形成される。第２電解めっき膜４４ｔｓ上に第２エッチングレジスト４８ｔｓが形成される（図４（Ｂ））。第１エッチングレジスト４８ｔｆと第２エッチングレジスト４８ｔｓが同時に形成される。第１エッチングレジストから露出する第１電解めっき膜４４ｔｆと第１シード層４２ｔｆ、第１金属箔３２ｔｆがエッチングで除去される。第２エッチングレジストから露出する第２電解めっき膜４４ｔｓと第２シード層４２ｔｓ、第２金属箔３２ｔｓがエッチングで除去される。これらは同時に除去される。エッチングレジストが除去され、コア基板３０が完成する（図４（Ｃ））。貫通孔２８にスルーホール導体３６が形成される。同時に第１スルーホールランド３６Ｆを含む第１導体層３４Ｆや第２スルーホールランド３６Ｓを含む第２導体層３４Ｓが形成される。第１導体層３４Ｆや第２導体層３４Ｓはサブトラクティブ法で形成される。
実施形態では、貫通孔２８の略中央部分に接合エリア２８Ｐやネック部２８Ｃが形成される。そのため、めっきでスルーホール導体３６が形成される時、スルーホール導体３６内にボイドが発生し難い。スルーホール導体３６の信頼性が高い。第１導体層３４Ｆは、第１金属箔３２ｔｆと第１金属箔３２ｔｆ上の第１シード層４２ｔｆと第１シード層４２ｔｆ上の第１電解めっき膜４４ｔｆから成る。第２導体層３４Ｓは第２金属箔３２ｔｓと第２金属箔３２ｔｓ上の第２シード層４２ｔｓと第２シード層４２ｔｓ上の第２電解めっき膜４４ｔｓから成る。第１導体層３４Ｆの厚みＴｆは１５μｍ以上、３５μｍ以下であり、第２導体層３４Ｓの厚みＴｓは１５μｍ以上、３５μｍ以下であり、第１金属箔３２ｔｆの厚みＴ１は２μｍ以上、１５μｍ以下であり、第２金属箔３２ｔｓの厚みＴ２は２μｍ以上、１５μｍ以下である。第１電解めっき膜４４ｔｆの厚みｔ１は１μｍ以上、１２μｍ以下であり、第２電解めっき膜４４ｔｓの厚みｔ２は１μｍ以上、１２μｍ以下である。
コア基板３０の第１面Ｆと第１導体層３４Ｆ上に第１樹脂絶縁層５０Ｆと内側の第１金属箔３２ｓｆが順に積層される。第２面Ｓと第２導体層３４Ｓ上に第２樹脂絶縁層５０Ｓと内側の第２金属箔３２ｓｓが順に積層される（図４（Ｄ））。内側の第１金属箔３２ｓｆは、第１樹脂絶縁層５０Ｆと内側の第１金属箔３２ｓｆとの間の界面に内側の第１マット面３２ｓｆｍを有する。内側の第１マット面３２ｓｆｍの凹凸の十点平均粗さＲｚＩ１は１．５μｍ以上、２．５μｍ以下である。内側の第２金属箔３２ｓｓは、第２樹脂絶縁層５０Ｓと内側の第２金属箔３２ｓｓとの間の界面に内側の第２マット面３２ｓｓｍを有する。内側の第２マット面３２ｓｓｍの凹凸の十点平均粗さＲｚＩ２は１．５μｍ以上、２．５μｍ以下である。第１樹脂絶縁層５０Ｆと第２樹脂絶縁層５０Ｓは、ガラスクロス等の補強材とシリカ等の無機粒子とエポキシ等の樹脂で形成されている。ＣＯ２ガスレーザにて第１樹脂絶縁層５０Ｆと内側の第１金属箔３２ｓｆを貫通し第１導体層３４Ｆへ至る開口５１Ｆが形成される。第２樹脂絶縁層５０Ｓと内側の第２金属箔３２ｓｓを貫通し第２導体層３４Ｓに至る開口５１Ｓが形成される（図５（Ａ））。図４（Ｄ）中の内側の第１金属箔３２ｓｔと内側の第２金属箔３２ｓｓで薄い厚みを有する内側の導体層が形成される。
内側の第１金属箔３２ｓｆと開口５１Ｆの内壁上に内側の第１シード層４２ｓｆが形成される。内側の第２金属箔３２ｓｓと開口５１Ｓの内壁上に内側の第２シード層４２ｓｓが形成される。内側の第１シード層４２ｓｆ上にめっきレジスト４８ｓｆが形成され、内側の第２シード層４２ｓｓ上にめっきレジスト４８ｓｓが形成される（図５（Ｂ））。めっきレジスト４８ｓｆから露出する内側の第１シード層４２ｓｆ上に内側の第１電解めっき膜４４ｓｆが形成される。めっきレジスト４８ｓｓから露出する内側の第２シード層４２ｓｓ上に内側の第２電解めっき膜４４ｓｓが形成される。この時、開口５１Ｆは内側の第１電解めっき膜４４ｓｆで充填される。開口５１Ｓは内側の第２電解めっき膜４４ｓｓで充填される。開口５１Ｆに第１導体層３４Ｆへ接続する第１ビア導体６０Ｆが形成される。開口５１Ｓに第２導体層３４Ｓへ接続する第２ビア導体６０Ｓが形成される（図５（Ｃ））。めっきレジスト４８ｓｆ、４８ｓｓが除去される。
内側の第１電解めっき膜４４ｓｆから露出する内側の第１シード層４２ｓｆと内側の第１金属箔３２ｓｆが除去される。内側の第２電解めっき膜４４ｓｓから露出する内側の第２シード層４２ｓｓと内側の第２金属箔３２ｓｓが除去される。内側の第１導体層５８Ｆと内側の第２導体層５８ＳがＭＳＡＰ（Modified Semi Additive Process）で形成される（図５（Ｄ））。内側の第１導体層５８Ｆは、内側の第１金属箔３２ｓｆと内側の第１金属箔３２ｓｆ上の内側の第１シード層４２ｓｆと内側の第１シード層４２ｓｆ上の内側の第１電解めっき膜４４ｓｆとから成る。内側の第２導体層５８Ｓは、内側の第２金属箔３２ｓｓと内側の第２金属箔３２ｓｓ上の内側の第２シード層４２ｓｓと内側の第２シード層４２ｓｓ上の内側の第２電解めっき膜４４ｓｓとから成る。内側の第１導体層５８Ｆの厚みＳｆは５μｍ以上、２５μｍ以下であり、内側の第２導体層５８Ｓの厚みＳｓは５μｍ以上、２５μｍ以下である。内側の第１金属箔３２ｓｆの厚みＳ１は２μｍ以上、５μｍ以下であり、内側の第１電解めっき膜４４ｓｆの厚みｓ１は５μｍ以上、２５μｍ以下である。内側の第２金属箔３２ｓｓの厚みＳ２は２μｍ以上、５μｍ以下であり、内側の第２電解めっき膜４４ｓｓの厚みｓ２は５μｍ以上、２５μｍ以下である。
図４（Ｄ）〜図５（Ｄ）の工程が繰り返される。
第３樹脂絶縁層１５０Ｆと内側の第３金属箔３２ｇｆが第１樹脂絶縁層５０Ｆと内側の第１導体層５８Ｆ上に順に形成される。
第４樹脂絶縁層１５０Ｓと内側の第４金属箔３２ｇｓが第２樹脂絶縁層５０Ｓと内側の第２導体層５８Ｓ上に順に形成される。
第３樹脂絶縁層１５０Ｆ上に内側の第３導体層１５８ＦがＭＳＡＰで形成される。同時に、第３樹脂絶縁層１５０Ｆを貫通し、内側の第１導体層５８Ｆと内側の第３導体層１５８Ｆを接続する第３ビア導体１６０Ｆが形成される。内側の第３導体層１５８Ｆは、内側の第３金属箔３２ｇｆと内側の第３金属箔３２ｇｆ上の内側の第３シード層４２ｇｆと内側の第３シード層４２ｇｆ上の内側の第３電解めっき膜４４ｇｆとから成る。
内側の第３金属箔３２ｇｆは、第３樹脂絶縁層１５０Ｆと内側の第３金属箔３２ｇｆとの間の界面に内側の第３マット面３２ｇｆｍを有する。第３マット面３２ｇｆｍの凹凸の十点平均粗さＲｚＵＩ１は１．５μｍ以上、２．５μｍ以下である。
内側の第３導体層１５８Ｆの厚みＧｆは５μｍ以上、２５μｍ以下である。内側の第３導体層１５８Ｆを形成する第３金属箔３２ｇｆの厚みＧ１は２μｍ以上、５μｍ以下であり、内側の第３電解めっき膜４４ｇｆの厚みｇ１は５μｍ以上、２５μｍ以下である。
第４樹脂絶縁層１５０Ｓ上に内側の第４導体層１５８ＳがＭＳＡＰで形成される。同時に、第４樹脂絶縁層１５０Ｓを貫通し、内側の第２導体層５８Ｓと内側の第４導体層１５８Ｓを接続する第４ビア導体１６０Ｓが形成される（図６（Ａ））。内側の第４導体層１５８Ｓは、内側の第４金属箔３２ｇｓと内側の第４金属箔３２ｇｓ上の内側の第４シード層４２ｇｓと内側の第４シード層４２ｇｓ上の内側の第４電解めっき膜４４ｇｓとから成る。
内側の第４金属箔３２ｇｓは、第４樹脂絶縁層１５０Ｓと内側の第４金属箔３２ｇｓとの間の界面に内側の第４マット面３２ｇｓｍを有する。第４マット面３２ｇｓｍの凹凸の十点平均粗さＲｚＵＩ２は１．５μｍ以上、２．５μｍ以下である。
内側の第４導体層１５８Ｓの厚みＧｓは５μｍ以上、２５μｍ以下である。内側の第４導体層１５８Ｓを形成する内側の第４金属箔３２ｇｓの厚みＧ２は２μｍ以上、５μｍ以下であり、内側の第４電解めっき膜４４ｇｓの厚みｇ２は５μｍ以上、２５μｍ以下である。
第３樹脂絶縁層１５０Ｆと内側の第３導体層１５８Ｆ上に最外の第１樹脂絶縁層２５０Ｆと最外の第１金属箔３２ｕｆが順に積層される。最外の第１金属箔３２ｕｆは、最外の第１樹脂絶縁層２５０Ｆと最外の第１金属箔３２ｕｆとの間の界面に最外の第１マット面３２ｕｆｍを有する。最外の第１マット面３２ｕｆｍの凹凸の十点平均粗さＲｚＯ１は３．５μｍ以上、５．０μｍ以下である。最外の第１金属箔３２ｕｆから厚い厚みを有する導体層が形成される。
第４樹脂絶縁層１５０Ｓと内側の第４導体層１５８Ｓ上に最外の第２樹脂絶縁層２５０Ｓと最外の第２金属箔３２ｕｓが順に積層される。最外の第２金属箔３２ｕｓは、最外の第２樹脂絶縁層２５０Ｓと最外の第２金属箔３２ｕｓとの間の界面に最外の第２マット面３２ｕｓｍを有する。最外の第２マット面３２ｕｓｍの凹凸の十点平均粗さＲｚＯ２は３．５μｍ以上、５．０μｍ以下である。最外の第２金属箔３２ｓｆから厚い厚みを有する導体層が形成される。
ＣＯ２ガスレーザが最外の第１金属箔３２ｕｆに照射される。最外の第１金属箔３２ｕｆと最外の第１樹脂絶縁層２５０Ｆを貫通し、内側の第３導体層１５８Ｆへ至る開口２５１Ｆが形成される。
ＣＯ２ガスレーザが最外の第２金属箔３２ｕｓに照射される。最外の第２金属箔３２ｕｓと最外の第２樹脂絶縁層２５０Ｓを貫通し、内側の第４導体層１５８Ｓに至る開口２５１Ｓが形成される（図６（Ｂ））。
無電解めっき処理により最外の第１金属箔３２ｕｆと開口２５１Ｆの内壁上に最外の第１シード層４２ｕｆが形成される。最外の第２金属箔３２ｕｓと開口２５１Ｓの内壁上に最外の第２シード層４２ｕｓが形成される。電解めっき処理により最外の第１シード層４２ｕｆ上に最外の第１電解めっき膜４４ｕｆが形成される。同時に、開口２５１Ｆ内に最外の第１ビア導体２６０Ｆが形成される。同時に、最外の第２シード層４２ｕｓ上に最外の第２電解めっき膜４４ｕｓが形成される。開口２５１Ｓ内に最外の第２ビア導体２６０Ｓが形成される。最外の第１電解めっき膜４４ｕｆ上にエッチングレジスト４８ｕｆが形成される。最外の第２電解めっき膜４４ｕｓ上にエッチングレジスト４８ｕｓが形成される（図７（Ａ））。エッチングレジスト４８ｕｆから露出する最外の第１電解めっき膜４４ｕｆと最外の第１シード層４２ｕｆ、最外の第１金属箔３２ｕｆがエッチングで除去される。最外の第１導体層２５８Ｆはサブトラクティブ法で形成される。エッチングレジスト４８ｕｓから露出する最外の第２電解めっき膜４４ｕｓと最外の第２シード層４２ｕＳ、最外の第２金属箔３２ｕｓがエッチングで除去される。最外の第２導体層２５８Ｓがサブトラクティブ法で形成される（図７（Ｂ））。コア基板３０の第１面Ｆ上に第１ビルドアップ層Ｂｕ１が形成され、コア基板３０の第２面Ｓ上に第２ビルドアップ層Ｂｕ２が形成される。
最外の第１導体層２５８Ｆは、最外の第１金属箔３２ｕｆと最外の第１金属箔３２ｕｆ上の最外の第１シード層４２ｕｆと最外の第１シード層４２ｕｆ上の最外の第１電解めっき膜４４ｕｆとから成る。最外の第２導体層２５８Ｓは、最外の第２金属箔３２ｕｓと最外の第２金属箔３２ｕｓ上の最外の第２シード層４２ｕｓと最外の第２シード層４２ｕｓ上の最外の第２電解めっき膜４４ｕｓとから成る。
最外の第１導体層２５８Ｆの厚みＵｆは１５μｍ以上、３５μｍ以下である。最外の第１導体層２５８Ｆを形成する最外の第１金属箔３２ｕｆの厚みＵ１は２μｍ以上、１５μｍ以下であり、最外の第１電解めっき膜４４ｕｆの厚みｕ１は１μｍ以上、１２μｍ以下である。
最外の第２導体層２５８Ｓの厚みＵｓは１５μｍ以上、３５μｍ以下である。最外の第２導体層２５８Ｓを形成する最外の第２金属箔３２ｕｓの厚みＵ２は２μｍ以上、１５μｍ以下であり、最外の第２電解めっき膜４４ｕｓの厚みｕ２は１μｍ以上、１２μｍ以下である。
第１ビルドアップ層Ｂｕ１上に最外の第１導体層２５８Ｆに含まれる第１パッド７３Ｆを露出するための第１開口７１Ｆを有する第１ソルダーレジスト層７０Ｆが形成される。第２ビルドアップ層Ｂｕ２上に最外の第２導体層２５８Ｓに含まれる第２パッド７３Ｓを露出するための第２開口７１Ｓを有する第２ソルダーレジスト層７０Ｓが形成される（図１（Ａ））。第１開口７１Ｆから露出する第１パッド７３Ｆ上にリフローで第１半田バンプ７６Ｆが形成される。第２開口７１Ｓから露出する第２パッド７３Ｓ上にリフローで第２半田バンプ７６Ｓが形成される。半田バンプを有するプリント配線板１０が完成する（図１（Ｂ））。
コア基板の導体層（第１導体層３４Ｆと第２導体層３４Ｓ）と最外の導体層（最外の第１導体層２５８Ｆと最外の第２導体層２５８Ｓ）は厚い厚みを有する導体層に属する。内側の導体層は、厚い厚みを有する導体層と薄い厚みを有する導体層に分類される。厚い厚みを有する導体層に属する各導体層の厚みはそれぞれ略等しい。薄い厚みを有する導体層に属する各導体層の厚みはそれぞれ略等しい。
厚い厚みを有する導体層の厚みと薄い厚みを有する導体層の厚みとの比ＲＴＴ（厚い厚みを有する導体層の厚み／薄い厚みを有する導体層の厚み）は、１．２以上、３以下であることが好ましい。比ＲＴＴが１．２未満であると、密着強度が大きく改善されない。比ＲＴＴが３を超えると、密着強度の変化が小さくなる。
例えば、比ＲＴＴが１より大きく、１．２未満であると、比較される２つの導体層の厚みは略等しい。比ＲＴＴが１．２を超えると、比較される２つの導体層は、薄い厚みを有する導体層と厚い厚みを有する導体層に分類される。
導体層の厚みの例が次に示される。２つの導体層の厚みが比較されるとき、１つの導体層の厚みと別の導体層の厚みの比（１つの導体層の厚み／別の導体層の厚み）が０．９以上、１．１以下であると、２つの導体層の厚みは略等しい。
導体層の厚みと導体層を形成している金属箔の厚みは関連している。厚い厚みを有する導体層は厚い厚みを有する金属箔で形成され、薄い厚みを有する導体層は薄い厚みを有する金属箔で形成される。厚い厚みを有する金属箔の厚みは薄い厚みを有する金属箔の厚みより厚い。厚い厚みを有する金属箔の厚みと薄い厚みを有する金属箔の厚みとの比（厚い厚みを有する金属箔の厚み／薄い厚みを有する金属箔の厚み）は１．２以上であることが好ましい。
導体層の厚みと導体層を形成している電解めっき膜の厚みは関連している。厚い厚みを有する導体層は薄い厚みを有する電解めっき膜で形成され、薄い厚みを有する導体層は厚い厚みを有する電解めっき膜で形成される。厚い厚みを有する電解めっき膜の厚みは薄い厚みを有する電解めっき膜の厚みより厚い。厚い厚みを有する電解めっき膜の厚みと薄い厚みを有する電解めっき膜の厚みとの比（厚い厚みを有する電解めっき膜の厚み／薄い厚みを有する電解めっき膜の厚み）は１．２以上であることが好ましい。
導体層の厚みと導体層を形成している金属箔のマット面の凹凸の大きさは関連している。厚い厚みを有する導体層は大きな凹凸を有する金属箔で形成され、薄い厚みを有する導体層は小さな凹凸を有する金属箔で形成される。凹凸の大きさは、例えば、十点平均粗さで代表される。大きな凹凸の大きさは小さな凹凸の大きさより大きい。大きな凹凸の大きさと小さな凹凸の大きさとの比（大きな凹凸の大きさ／小さな凹凸の大きさ）は１．２以上であることが好ましい。
コア基板３０を形成する導体層３４Ｆ、３４Ｓの厚みは１５μｍ以上、３５μｍ以下である。コア基板の導体層を形成する金属箔の厚みは２μｍ以上、１５μｍ以下である。コア基板の導体層を形成する電解めっき膜の厚みは１μｍ以上、１２μｍ以下である。コア基板の導体層を形成する金属箔のマット面の凹凸の十点平均粗さＲｚは３．０μｍ以上、５．０μｍ以下である。
最外の導体層２５８Ｆ、２５８Ｓの厚みは１５μｍ以上、３５μｍ以下である。最外の導体層を形成する金属箔の厚みは２μｍ以上、１５μｍ以下である。最外の導体層を形成する電解めっき膜の厚みは１μｍ以上、１２μｍ以下である。最外の導体層を形成する金属箔のマット面の凹凸の十点平均粗さＲｚは３．０μｍ以上、５．０μｍ以下である。最外の導体層を形成する金属箔の厚みをコア基板の導体層を形成する金属箔の厚みより薄くすることができる。最外の導体層を形成する金属箔のマット面の凹凸の十点平均粗さをコア基板の導体層を形成する金属箔のマット面の凹凸の十点平均粗さより小さくすることができる。
薄い厚みを有する内側の導体層の例が以下に示される。
薄い厚みを有する内側の導体層の厚みは５μｍ以上、２５μｍ以下である。薄い厚みを有する内側の導体層を形成する金属箔の厚みは２μｍ以上、５μｍ以下である。薄い厚みを有する内側の導体層を形成する電解めっき膜の厚みは５μｍ以上、２５μｍ以下である。薄い厚みを有する内側の導体層を形成する金属箔のマット面の凹凸の十点平均粗さＲｚは１．５μｍ以上、２．５μｍ以下である。
厚い厚みを有する内側の導体層の例が以下に示される。
厚い厚みを有する内側の導体層の厚みは１５μｍ以上、３５μｍ以下である。厚い厚みを有する内側の導体層を形成する金属箔の厚みは２μｍ以上、１５μｍ以下である。厚い厚みを有する内側の導体層を形成する電解めっき膜の厚みは１μｍ以上、１２μｍ以下である。厚い厚みを有する内側の導体層を形成する金属箔のマット面の凹凸の十点平均粗さＲｚは３．０μｍ以上、５．０μｍ以下である。
３０ コア基板
３２ｔｆ、３２ｓｆ、３２ｇｆ、３２ｕｆ 金属箔
３４Ｆ 第１導体層
３４Ｓ 第２導体層
３６ スルーホール導体
５０Ｆ 第１樹脂絶縁層
５０Ｓ 第２樹脂絶縁層
５８Ｆ 内側の第１導体層
５８Ｓ 内側の第２導体層
２５０Ｆ 最外の第１樹脂絶縁層
２５０Ｓ 最外の第２樹脂絶縁層
２５８Ｆ 最外の第１導体層
２５８Ｓ 最外の第２導体層

Claims (6)

  1. 第１面と前記第１面と反対側の第２面を有するコア層と前記コア層の前記第１面上の第１導体層と前記コア層の前記第２面上の第２導体層と前記コア層を貫通し前記第１導体層と前記第２導体層とを接続するスルーホール導体とを有するコア基板と、
    前記第１面と前記第１導体層上に形成されている第１樹脂絶縁層と、
    前記第２面と前記第２導体層上に形成されている第２樹脂絶縁層と、
    前記第１樹脂絶縁層上に形成されている内側の第１導体層と、
    前記第２樹脂絶縁層上に形成されている内側の第２導体層と、
    前記第１樹脂絶縁層と前記内側の第１導体層上に形成されている最外の第１樹脂絶縁層と、
    前記第２樹脂絶縁層と前記内側の第２導体層上に形成されている最外の第２樹脂絶縁層と、
    前記最外の第１樹脂絶縁層上に形成されている最外の第１導体層と、
    前記最外の第２樹脂絶縁層上に形成されている最外の第２導体層、とからなるプリント配線板であって、
    前記第１導体層と前記第２導体層と前記内側の第１導体層と前記内側の第２導体層と前記最外の第１導体層と前記最外の第２導体層は金属箔と前記金属箔上のシード層と前記シード層上の電解めっき膜で形成され、
    前記第１導体層は複数の第１導体回路と隣接する前記第１導体回路間の第１スペースで形成され、
    前記第２導体層は複数の第２導体回路と隣接する前記第２導体回路間の第２スペースで形成され、
    前記第内側の１導体層は複数の内側の第１導体回路と隣接する前記内側の第１導体回路間の内側の第１スペースで形成され、
    前記内側の第２導体層は複数の内側の第２導体回路と隣接する前記内側の第２導体回路間の内側の第２スペースで形成され、
    前記最外の第１導体層は複数の最外の第１導体回路と隣接する前記最外の第１導体回路間の最外の第１スペースで形成され、
    前記最外の第２導体層は複数の最外の第２導体回路と隣接する前記最外の第２導体回路間の最外の第２スペースで形成され、
    前記第１導体回路は第１導体回路の幅を有し、前記第２導体回路は第２導体回路の幅を有し、前記内側の第１導体回路は内側の第１導体回路の幅を有し、前記内側の第２導体回路は内側の第２導体回路の幅を有し、前記最外の第１導体回路は最外の第１導体回路の幅を有し、前記最外の第２導体回路は最外の第２導体回路の幅を有し、
    前記第１導体回路の幅は最小の第１導体回路の幅を有し、前記第２導体回路の幅は最小の第２導体回路の幅を有し、前記内側の第１導体回路の幅は最小の内側の第１導体回路の幅を有し、前記内側の第２導体回路の幅は最小の内側の第２導体回路の幅を有し、前記最外の第１導体回路の幅は最小の最外の第１導体回路の幅を有し、前記最外の第２導体回路の幅は最小の最外の第２導体回路の幅を有し、
    前記最小の内側の第１導体回路の幅は、前記最小の内側の第１導体回路の幅と前記最小の第１導体回路の幅と前記最小の第２導体回路の幅と前記最小の最外の第１導体回路の幅と前記最小の最外の第２導体回路の幅の中で最も小さく、
    前記最小の内側の第２導体回路の幅は、前記最小の内側の第２導体回路の幅と前記最小の第１導体回路の幅と前記最小の第２導体回路の幅と前記最小の最外の第１導体回路の幅と前記最小の最外の第２導体回路の幅の中で最も小さく、
    前記第１スペースは第１スペースの幅を有し、前記第２スペースは第２スペースの幅を有し、前記内側の第１スペースは内側の第１スペースの幅を有し、前記内側の第２スペースは内側の第２スペースの幅を有し、前記最外の第１スペースは最外の第１スペースの幅を有し、前記最外の第２スペースは最外の第２スペースの幅を有し、
    前記第１スペースの幅は最小の第１スペースの幅を有し、前記第２スペースの幅は最小の第２スペースの幅を有し、前記内側の第１スペースの幅は最小の内側の第１スペースの幅を有し、前記内側の第２スペースの幅は最小の内側の第２スペースの幅を有し、前記最外の第１スペースの幅は最小の最外の第１スペースの幅を有し、前記最外の第２スペースの幅は最小の最外の第２スペースの幅を有し、
    前記最小の内側の第１スペースの幅は、前記最小の内側の第１スペースの幅と前記最小の第１スペースの幅と前記最小の第２スペースの幅と前記最小の最外の第１スペースの幅と前記最小の最外の第２スペースの幅の中で最も小さく、
    前記最小の内側の第２スペースの幅は、前記最小の内側の第２スペースの幅と前記最小の第１スペースの幅と前記最小の第２スペースの幅と前記最小の最外の第１スペースの幅と前記最小の最外の第２スペースの幅の中で最も小さく、
    前記内側の第１導体層の厚みは、前記第１導体層の厚みと前記第２導体層の厚みと前記内側の第１導体層の厚みと前記最外の第１導体層の厚みと前記最外の第２導体層の厚みの中で最も小さく、
    前記内側の第２導体層の厚みは、前記第１導体層の厚みと前記第２導体層の厚みと前記内側の第２導体層の厚みと前記最外の第１導体層の厚みと前記最外の第２導体層の厚みの中で最も小さい。
  2. 請求項１のプリント配線板であって、
    前記第１導体層を形成する前記金属箔は第１金属箔であり、前記第２導体層を形成する前記金属箔は第２金属箔であり、前記内側の第１導体層を形成する前記金属箔は内側の第１金属箔であり、前記内側の第２導体層を形成する前記金属箔は内側の第２金属箔であり、前記最外の第１導体層を形成する前記金属箔は最外の第１金属箔であり、前記最外の第２導体層を形成する前記金属箔は最外の第２金属箔であり、前記内側の第１金属箔の厚みは、前記第１金属箔の厚みと前記第２金属箔の厚みと前記内側の第１金属箔の厚みと前記最外の第１金属箔の厚みと前記最外の第２金属箔の厚みの中で最も小さく、前記内側の第２金属箔の厚みは、前記第１金属箔の厚みと前記第２金属箔の厚みと前記内側の第２金属箔の厚みと前記最外の第１金属箔の厚みと前記最外の第２金属箔の厚みの中で最も小さい。
  3. 請求項１のプリント配線板であって、
    前記スルーホール導体を形成するための貫通孔は、前記第１面から前記第２面に向けてテーパーしている第１開口と前記第２面から前記第１面に向けてテーパーしている第２開口で形成されている。
  4. 請求項１のプリント配線板であって、
    前記第１導体層の厚みと前記第２導体層の厚み、前記最外の第１導体層の厚み、前記最外の第２導体層の厚みは略等しく、前記第１導体層の厚みと前記内側の第１導体層の厚みとの比（第１導体層の厚み／内側の第１導体層の厚み）は、１．２以上、３以下であり、前記第１導体層の厚みと前記内側の第２導体層の厚みとの比（第１導体層の厚み／内側の第２導体層の厚み）は、１．２以上、３以下である。
  5. 請求項２のプリント配線板であって、
    前記第１金属箔の厚みと前記第２金属箔の厚み、前記最外の第１金属箔の厚み、前記最外の第２金属箔の厚みは、前記内側の第１金属箔の厚みより厚く、前記第１金属箔の厚みと前記第２金属箔の厚み、前記最外の第１金属箔の厚み、前記最外の第２金属箔の厚みは、前記内側の第２銅箔の厚みより厚い。
  6. 第１面と前記第１面と反対側の第２面を有するコア層と前記コア層の前記第１面上の第１導体層と前記コア層の前記第２面上の第２導体層と前記コア層を貫通し前記第１導体層と前記第２導体層とを接続するスルーホール導体とを有するコア基板と、
    前記第１面と前記第１導体層上に形成されている第１樹脂絶縁層と、
    前記第２面と前記第２導体層上に形成されている第２樹脂絶縁層と、
    前記第１樹脂絶縁層上に形成されている内側の第１導体層と、
    前記第２樹脂絶縁層上に形成されている内側の第２導体層と、
    前記第１樹脂絶縁層と前記内側の第１導体層上に形成されている最外の第１樹脂絶縁層と、
    前記第２樹脂絶縁層と前記内側の第２導体層上に形成されている最外の第２樹脂絶縁層と、
    前記最外の第１樹脂絶縁層上に形成されている最外の第１導体層と、
    前記最外の第２樹脂絶縁層上に形成されている最外の第２導体層、とからなるプリント配線板であって、
    前記第１導体層と前記第２導体層と前記内側の第１導体層と前記内側の第２導体層と前記最外の第１導体層と前記最外の第２導体層は金属箔と前記金属箔上のシード層と前記シード層上の電解めっき膜で形成され、
    前記内側の第１導体層の厚みは、前記第１導体層の厚みと前記第２導体層の厚みと前記内側の第１導体層の厚みと前記最外の第１導体層の厚みと前記最外の第２導体層の厚みの中で最も小さく、
    前記内側の第２導体層の厚みは、前記第１導体層の厚みと前記第２導体層の厚みと前記内側の第２導体層の厚みと前記最外の第１導体層の厚みと前記最外の第２導体層の厚みの中で最も小さい。
JP2017204926A 2017-10-24 2017-10-24 プリント配線板 Pending JP2019079899A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017204926A JP2019079899A (ja) 2017-10-24 2017-10-24 プリント配線板
US16/165,743 US10368440B2 (en) 2017-10-24 2018-10-19 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017204926A JP2019079899A (ja) 2017-10-24 2017-10-24 プリント配線板

Publications (1)

Publication Number Publication Date
JP2019079899A true JP2019079899A (ja) 2019-05-23

Family

ID=66171343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017204926A Pending JP2019079899A (ja) 2017-10-24 2017-10-24 プリント配線板

Country Status (2)

Country Link
US (1) US10368440B2 (ja)
JP (1) JP2019079899A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115551184A (zh) * 2022-09-29 2022-12-30 高德(江苏)电子科技股份有限公司 采用锥形柱进行互联的印刷线路板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP2014027212A (ja) * 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
JP2015038911A (ja) * 2012-09-27 2015-02-26 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015185564A (ja) * 2014-03-20 2015-10-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
US10368440B2 (en) 2019-07-30
US20190124765A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
US6531661B2 (en) Multilayer printed circuit board and method of making the same
JP4203435B2 (ja) 多層樹脂配線基板
US20080196931A1 (en) Printed circuit board having embedded components and method for manufacturing thereof
US9578755B2 (en) Printed wiring board having buildup layers and multilayer core substrate with double-sided board
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2015170770A (ja) プリント配線板
JP2015220282A (ja) プリント配線板
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
JP5753471B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20160042861A1 (en) Printed wiring board
JP2010123829A (ja) プリント配線板とその製造方法
US10314168B2 (en) Printed wiring board
JP2019079899A (ja) プリント配線板
JP2019079901A (ja) プリント配線板
CN106888552B (zh) 印刷电路板及其制造方法
JP2020057767A (ja) プリント配線基板
JP2012160559A (ja) 配線基板の製造方法
US10440823B2 (en) Printed wiring board
US10405426B2 (en) Printed wiring board
JP2019091775A (ja) プリント配線板の製造方法
JP4961180B2 (ja) プリント配線板
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2018163901A (ja) プリント配線板
US9736939B2 (en) Printed circuit board and method of manufacturing printed circuit board
JP2016134395A (ja) プリント配線板の製造方法