JP2016134395A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2016134395A JP2016134395A JP2015006053A JP2015006053A JP2016134395A JP 2016134395 A JP2016134395 A JP 2016134395A JP 2015006053 A JP2015006053 A JP 2015006053A JP 2015006053 A JP2015006053 A JP 2015006053A JP 2016134395 A JP2016134395 A JP 2016134395A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- seed layer
- copper foil
- plating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 製造時間の短いプリント配線板の製造方法の提供【解決手段】 第１樹脂絶縁層２０Ｆにはセミアディティブで中央導体層３４Ｃが形成され、第２樹脂絶縁層２０Ｓにはテンティングで第２導体層３４Ｓが形成される。ファインピッチが要求される中央導体層のみを時間の掛かるセミアディティブとし、ファインピッチが要求されない第２導体層３４Ｓを短時間で出来るテンティングで形成するため、プリント配線板の製造時間を短縮できる。【選択図】 図１
Description
本発明は、複数の絶縁層を積層して成るコア基板上にビルドアップ層を形成するプリント配線板の製造方法に関する。
特許文献１では、支持板上の所定数の導体層と絶縁層とを交互に積層することで途中基板を形成し、途中基板を支持板から分離する。そして、途中基板の両面にビルドアップ層を形成している。そして、途中基板の導体層はセミアディティブで形成されている。
特許文献１では、途中基板の全ての導体層がセミアディティブで形成されるので、製造時間が長くなり、製造コストが嵩んでいた。
第１の観点に係る本発明のプリント配線板の製造方法は、樹脂絶縁層と導体層を交互に積層することを含む。そして、前記導体層の形成方法は、前記樹脂絶縁層上に銅箔を積層することと前記銅箔と前記樹脂絶縁層を貫通する貫通孔を形成することと前記銅箔と前記貫通孔の内壁上に第１のシード層を形成することと前記第１のシード層上に第１の電解銅めっき膜を形成することと前記第１の電解銅めっき膜上にエッチングレジストを形成することと前記エッチングレジストから露出する前記銅箔と前記第１のシード層と前記第１の電解銅めっき膜を除去することと前記エッチングレジストを除去することを含む第１の回路形成方法と、前記樹脂絶縁層を貫通する開口を形成することと前記樹脂絶縁層と前記開口の内壁上に第２のシード層を形成することと前記第２のシード層上にめっきレジストを形成することと前記めっきレジストから露出する前記第２のシード層上に第２の電解銅めっき膜を形成することと前記めっきレジストを除去することと前記第２の電解銅めっき膜から露出する前記第２のシード層を除去することを含む第２の回路形成方法を有する。
第２の観点に係る本発明のプリント配線板の製造方法は、樹脂絶縁層と導体層を交互に積層することを含む。そして、前記導体層の形成方法は、前記樹脂絶縁層上に第２の銅箔を積層することと前記第２の銅箔と前記樹脂絶縁層を貫通する第２の貫通孔を形成することと前記第２の銅箔と前記第２の貫通孔の内壁上に第３のシード層を形成することと前記第３のシード層上に第２のめっきレジストを形成することと前記第２のめっきレジストから露出する前記第３のシード層上に第３の電解銅めっき膜を形成することと前記第２のめっきレジストを除去することと前記第３の電解銅めっき膜から露出する前記第３のシード層と前記第２の銅箔を除去することを含む第３の回路形成方法と、前記樹脂絶縁層を貫通する開口を形成することと前記樹脂絶縁層と前記開口の内壁上に第２のシード層を形成することと前記第２のシード層上にめっきレジストを形成することと前記めっきレジストから露出する前記第２のシード層上に第２の電解銅めっき膜を形成することと前記めっきレジストを除去することと前記第２の電解銅めっき膜から露出する前記第２のシード層を除去することを含む第２の回路形成方法を有する。
本発明の実施形態では、ファインピッチが要求される第１導体層のみを時間の掛かるセミアディティブとし、ファインピッチが要求されない第２導体層を短時間で出来るテンティングで形成するため、プリント配線板の製造時間を短縮でき、製造コストを低減できる。
図１に実施形態のプリント配線板の断面が示されている。実施形態のプリント配線板は、電子部品を搭載するためのパッド７３Ｆを含む最上の導体層５８Ｆを有する。さらに、プリント配線板は、最上の導体層５８Ｆを支える上側の層間樹脂絶縁層５０Ｆを有している。
実施形態では、上側の層間樹脂絶縁層５０Ｆにパッド７３Ｆと接続するビア導体６０Ｆが形成されている。上側の層間樹脂絶縁層５０Ｆの下に第１導体層３４Ｆが形成されている。
プリント配線板１０は、第１樹脂絶縁層２０Ｆ、第２樹脂絶縁層２０Ｓから成るコア基板３０を有する。コア基板３０は、第１面（Ｆ）とその第１面と反対側の第２面（Ｓ）とを有する。コア基板の第１面側に上述された第１導体層３４Ｆと、第２面側に第２導体層３４Ｓが形成されている。第１導体層３４Ｆと第２導体層３４Ｓとは、第１樹脂絶縁層２０Ｆに形成されたビア導体３６Ｆと、中央導体層３４Ｃと、第２樹脂絶縁層２０Ｓに形成された第２ビア導体３６Ｓとを介して接続される。中央導体層３４Ｃには、ビア導体３６Ｆのビアランド３６ＦＲが含まれる。第２導体層３４Ｓには、ビア導体３６Ｓのビアランド３６ＳＲが含まれる。中央導体層３４Ｃは、セミアディティブでファインピッチに形成されている。該中央導体層３４Ｃには、主として信号線に用いられている。第２導体層３４Ｓはテンティングで相対的に低密度に形成されている。該第２導体層３４Ｓは、アース、電源等のベタ層として主に用いられ、設けられる信号線の幅は広く設定される。第１樹脂絶縁層２０Ｆ、第２樹脂絶縁層２０Ｓには、低誘電率、低誘電正接の樹脂が用いられ、信号線の伝送速度を高めている。
コア基板３０の第２面Ｓ上に下側の層間樹脂絶縁層５０Ｓが形成されている。下側の層間樹脂絶縁層５０Ｓ上に最下の導体層５８Ｓが形成されている。コア基板上の第２導体層３４Ｓと最下の導体層５８Ｓとはビア導体６０Ｓを介して接続されている。
上側の層間樹脂絶縁層５０Ｆ上に開口７１Ｆを有するソルダーレジスト層７０Ｆが形成され、下側の層間樹脂絶縁層５０Ｓ上に開口７１Ｓを有するソルダーレジスト層７０Ｓが形成されている。上側の層間樹脂絶縁層５０Ｆ上のソルダーレジスト層７０Ｆの開口７１Ｆによりパッド７３Ｆが露出する。パッド７３Ｆ上に半田バンプ７６Ｆが形成される。下側の層間樹脂絶縁層５０Ｓ上のソルダーレジスト層７０Ｓの開口７１Ｓにより露出しているパッド７３Ｓ上にマザーボードと接続するための半田バンプ７６Ｓが形成される。パッド７３Ｆ、７３Ｓ上にＮｉ／Ａｕ又はＮｉ／Ｐｄ／Ａｕなどの金属膜７２が形成されている。
[実施形態のプリント配線板の製造方法]
実施形態のプリント配線板１０の製造方法が図２〜図６に示される。
両面にキャリア銅箔１４が積層された樹脂基板１２が準備され、キャリア銅箔１４上に極薄銅箔１６が張られた支持板１２ｚが用意される（図２（Ａ））。
支持板１２ｚの極薄銅箔１６上に所定パターンのめっきレジスト２２が形成される（図２（Ｂ））。めっきレジストの非形成部分に電解銅めっきにより電解銅めっき膜２４が形成される（図２（Ｃ））。
実施形態のプリント配線板１０の製造方法が図２〜図６に示される。
両面にキャリア銅箔１４が積層された樹脂基板１２が準備され、キャリア銅箔１４上に極薄銅箔１６が張られた支持板１２ｚが用意される（図２（Ａ））。
支持板１２ｚの極薄銅箔１６上に所定パターンのめっきレジスト２２が形成される（図２（Ｂ））。めっきレジストの非形成部分に電解銅めっきにより電解銅めっき膜２４が形成される（図２（Ｃ））。
めっきレジストが剥離され、電解銅めっき膜２４から成る第１導体層３４Ｆが形成される（図２（Ｄ））。
第１導体層３４Ｆの設けられた支持板１２ｚ上に、第２の銅箔１８の積層された第１樹脂絶縁層２０Ｆが形成される（図２（Ｅ））。第２の銅箔１８の代わりにスパッタ形成、無電解めっき形成された金属膜を用いることもできる。第１樹脂絶縁層２０Ｆは、樹脂と補強材で形成されていて、その補強材として例えばガラスクロス、アラミド繊維、ガラス繊維などが挙げられる。樹脂としてエポキシ樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂などが挙げられる。
ＣＯ２ガスレーザにて第１樹脂絶縁層２０Ｆに第２の銅箔１８を貫通し第１導体層３４Ｆに至るビア導体用の第２の貫通孔２１Ｆが形成される（図３（Ａ））。
第１樹脂絶縁層２０Ｆの第２の銅箔１８上と第２の貫通孔２１Ｆの内壁に無電解銅めっきにより第３のシード層２６が形成される（図３（Ｂ））。
第３のシード層２６上にめっきレジスト２８が形成される（図３（Ｃ））。
めっきレジスト２８から露出する第３のシード層２６上に、電解銅めっきにより第３の電解めっき膜３２が形成される。この時、第２の貫通孔２１Ｆは第３の電解めっき膜３２で充填される。ビア導体３６Ｆが形成される（図３（Ｄ））。
めっきレジスト２８が除去される（図３（Ｅ））。第３の電解めっき膜３２から露出している第３のシード層２６及び第２の銅箔１８が除去される。第１樹脂絶縁層２０Ｆ上に中央導体層３４Ｃが形成される（図４（Ａ））。セミアディティブで形成される中央導体層３４Ｃは、上述された第１導体層よりも配線密度が高く、ライン幅Ｌ２、スペース幅Ｓ２；Ｌ２／Ｓ２は、それぞれ７．５／７．５μｍ以下に形成される。
中央導体層３４Ｃの設けられた第１樹脂絶縁層２０Ｆ上に、第１の銅箔１９の積層された第２樹脂絶縁層２０Ｓが形成される（図４（Ｂ））。第２樹脂絶縁層は、第１樹脂絶縁層２０Ｆと同じ材料を用いられる。
ＣＯ２ガスレーザにて第２樹脂絶縁層２０Ｓに第１の銅箔１９を貫通し中央導体層３４Ｃに至るビア導体用の第１の貫通孔２１Ｓが形成される（図４（Ｃ））。
第２樹脂絶縁層２０Ｓの第１の銅箔１９上と第１の貫通孔２１Ｓの内壁に無電解銅めっきにより第１のシード層４２が形成される（図４（Ｄ））。
第１のシード層４２上に、電解銅めっきにより第１の電解めっき膜４４が形成される。この時、第１の貫通孔２１Ｓは第１の電解めっき膜４４で充填される。ビア導体３６Ｓが形成される（図５（Ａ））。
第１の電解めっき膜４４上にエッチングレジスト４６が形成される（図５（Ｂ））。
エッチングレジスト４６から露出する第１の銅箔１９、第１のシード層４２、第１の電解めっき膜４４が除去され、エッチングレジストが除去される。第２樹脂絶縁層２０Ｓ上に第２導体層３４Ｓが形成される（図５（Ｃ））。テンティングで形成される第２導体層３４Ｓは、上述された中央導体層３４Ｃよりも配線密度が低く、ライン幅Ｌ３、スペース幅Ｓ３；Ｌ３／Ｓ３は、それぞれ１０／１０μｍ超に形成される。第２導体層３４Ｓが短時間で形成可能なテンティングで形成されるため、プリント配線板の製造時間を短縮でき、製造コストを下げることができる。
支持板１２ｚのキャリア銅箔１４と極薄銅箔１６とが機械的に分離された後、極薄銅箔１６がエッチングで剥離され、第１樹脂絶縁層２０Ｆ、第２樹脂絶縁層２０Ｓ、第１導体層３４Ｆ、中央導体層３４Ｃ、第２導体層３４Ｓ、ビア導体３６Ｆ、ビア導体３６Ｓを備えるコア基板３０が完成する（図５（Ｄ））。コア基板３０は、上側の第１面Ｆと、該第１面と反対側の第２面Ｓとを備える。
コア基板３０の第１面Ｆと第２面ＳにＢステージの樹脂フィルムが積層され、樹脂フィルムが硬化されて、第１面Ｆ上に上側の層間樹脂絶縁層５０Ｆが、第２面Ｓ上に下側の層間樹脂絶縁層５０Ｓが形成される（図６（Ａ））。層間樹脂絶縁層５０Ｆ、５０Ｓは、シリカなどの無機粒子とエポキシ等の熱硬化性樹脂を含む。層間樹脂絶縁層は、さらに、ガラスクロスなどの補強材を含んでも良い。
レーザで層間樹脂絶縁層５０Ｆに第１導体層３４Ｆに至る開口５１Ｆが形成され、層間樹脂絶縁層５０Ｓに第２導体層３４Ｓに至る開口５１Ｓが形成される（図６（Ｂ））。層間樹脂絶縁層５０Ｆ、５０Ｓの表面及び開口５１Ｆ、５１Ｓの内壁に第２のシード層５２が無電解めっきにより形成される（図６（Ｃ））。第２のシード層５２上にめっきレジスト５４が形成される（図６（Ｄ））。めっきレジスト５４から露出する第２のシード層５２上に第２の電解めっき膜５６が形成され、開口５１Ｆ、５１Ｓ内にビア導体６０Ｆ、６０Ｓが形成される（図７（Ａ））。めっきレジストが除去され、第２の電解めっき膜５６から露出する第２のシード層５２が除去され、上側の層間樹脂絶縁層５０Ｆ上に最上の導体層５８Ｆが、下側の層間樹脂絶縁層５０Ｓに最下の導体層５８Ｓが形成される（図７（Ｂ））。
上側の層間樹脂絶縁層５０Ｆ上に開口７１Ｆを有する上側のソルダーレジスト層７０Ｆが形成され、下側の層間樹脂絶縁層５０Ｓ上に開口７１Ｓを有する下側のソルダーレジスト層７０Ｓが形成される（図７（Ｃ））。第１のソルダーレジスト層７０Ｆの開口７１Ｆからパッド７３Ｆの上面は露出する。一方、第２のソルダーレジスト層７０Ｓの開口７１Ｓから露出する導体層やビアランドの上面はマザーボードと接続するためのパッド７３Ｓとして機能する。
パッド７３Ｆ、７３Ｓ上にニッケルめっき層が形成され、さらにニッケルめっき層上に金めっき層が形成され、ニッケルめっき層、金めっき層から成る金属膜７２が形成される（図７（Ｄ））。ニッケル−金層の代わりにニッケル−パラジウム−金層やＯＳＰ膜が形成されてもよい。
パッド７３Ｆ、７３Ｓ上に半田ボールが搭載され、リフローにより、半田バンプ７６Ｆ、７６Ｓが形成される。プリント配線板１０が完成する（図１）。
１０ プリント配線板
１８ 第２の銅箔
１９ 第１の銅箔
２０Ｆ 第１樹脂絶縁層
２０Ｓ 第２樹脂絶縁層
２１Ｆ 第２の貫通孔
２１Ｓ 第１の貫通孔
２６ 第３のシード層
３０ コア基板
３２ 第３の電解めっき膜
３４Ｃ 中央導体層
３４Ｓ 第２導体層
４２ 第１のシード層
４４ 第１の電解めっき膜
５１Ｆ、５１Ｓ 開口
５２ 第２のシード層
５４ めっきレジスト
５６ 第２の電解めっき膜
５８Ｆ 第２導体層
１８ 第２の銅箔
１９ 第１の銅箔
２０Ｆ 第１樹脂絶縁層
２０Ｓ 第２樹脂絶縁層
２１Ｆ 第２の貫通孔
２１Ｓ 第１の貫通孔
２６ 第３のシード層
３０ コア基板
３２ 第３の電解めっき膜
３４Ｃ 中央導体層
３４Ｓ 第２導体層
４２ 第１のシード層
４４ 第１の電解めっき膜
５１Ｆ、５１Ｓ 開口
５２ 第２のシード層
５４ めっきレジスト
５６ 第２の電解めっき膜
５８Ｆ 第２導体層
Claims (4)
- 樹脂絶縁層と導体層を交互に積層することを含むプリント配線板の製造方法であって、
前記導体層の形成方法は、前記樹脂絶縁層上に銅箔を積層することと前記銅箔と前記樹脂絶縁層を貫通する貫通孔を形成することと前記銅箔と前記貫通孔の内壁上に第１のシード層を形成することと前記第１のシード層上に第１の電解銅めっき膜を形成することと前記第１の電解銅めっき膜上にエッチングレジストを形成することと前記エッチングレジストから露出する前記銅箔と前記第１のシード層と前記第１の電解銅めっき膜を除去することと前記エッチングレジストを除去することを含む第１の回路形成方法と、前記樹脂絶縁層を貫通する開口を形成することと前記樹脂絶縁層と前記開口の内壁上に第２のシード層を形成することと前記第２のシード層上にめっきレジストを形成することと前記めっきレジストから露出する前記第２のシード層上に第２の電解銅めっき膜を形成することと前記めっきレジストを除去することと前記第２の電解銅めっき膜から露出する前記第２のシード層を除去することを含む第２の回路形成方法を有する。 - 樹脂絶縁層と導体層を交互に積層することを含むプリント配線板の製造方法であって、
前記導体層の形成方法は、前記樹脂絶縁層上に第２の銅箔を積層することと前記第２の銅箔と前記樹脂絶縁層を貫通する第２の貫通孔を形成することと前記第２の銅箔と前記第２の貫通孔の内壁上に第３のシード層を形成することと前記第３のシード層上に第２のめっきレジストを形成することと前記第２のめっきレジストから露出する前記第３のシード層上に第３の電解銅めっき膜を形成することと前記第２のめっきレジストを除去することと前記第３の電解銅めっき膜から露出する前記第３のシード層と前記第２の銅箔を除去することを含む第３の回路形成方法と、前記樹脂絶縁層を貫通する開口を形成することと前記樹脂絶縁層と前記開口の内壁上に第２のシード層を形成することと前記第２のシード層上にめっきレジストを形成することと前記めっきレジストから露出する前記第２のシード層上に第２の電解銅めっき膜を形成することと前記めっきレジストを除去することと前記第２の電解銅めっき膜から露出する前記第２のシード層を除去することを含む第２の回路形成方法を有する。 - 請求項１または請求項２のプリント配線板の製造方法であって、前記第１や第３の回路形成方法は支持板上で行われる。
- 請求項３のプリント配線板の製造方法であって、前記第２の回路形成方法は前記支持板除去後に行われる。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015006053A JP2016134395A (ja) | 2015-01-15 | 2015-01-15 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015006053A JP2016134395A (ja) | 2015-01-15 | 2015-01-15 | プリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016134395A true JP2016134395A (ja) | 2016-07-25 |
Family
ID=56434601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015006053A Pending JP2016134395A (ja) | 2015-01-15 | 2015-01-15 | プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016134395A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10200232A (ja) * | 1996-11-13 | 1998-07-31 | Print Denshi Sogyo:Kk | プリント基板の試作方法及び同装置 |
| JPH11135940A (ja) * | 1997-10-31 | 1999-05-21 | Nippon Avionics Co Ltd | プリント配線板の製造方法 |
| JP2001094263A (ja) * | 1999-09-21 | 2001-04-06 | Ibiden Co Ltd | 多層プリント配線板および半導体装置 |
| JP2004265967A (ja) * | 2003-02-28 | 2004-09-24 | Nec Toppan Circuit Solutions Inc | 多層プリント配線板及びその製造方法並びに半導体装置 |
| JP2011199077A (ja) * | 2010-03-19 | 2011-10-06 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| JP2012015334A (ja) * | 2010-06-30 | 2012-01-19 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
-
2015
- 2015-01-15 JP JP2015006053A patent/JP2016134395A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10200232A (ja) * | 1996-11-13 | 1998-07-31 | Print Denshi Sogyo:Kk | プリント基板の試作方法及び同装置 |
| JPH11135940A (ja) * | 1997-10-31 | 1999-05-21 | Nippon Avionics Co Ltd | プリント配線板の製造方法 |
| JP2001094263A (ja) * | 1999-09-21 | 2001-04-06 | Ibiden Co Ltd | 多層プリント配線板および半導体装置 |
| JP2004265967A (ja) * | 2003-02-28 | 2004-09-24 | Nec Toppan Circuit Solutions Inc | 多層プリント配線板及びその製造方法並びに半導体装置 |
| JP2011199077A (ja) * | 2010-03-19 | 2011-10-06 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法 |
| JP2012015334A (ja) * | 2010-06-30 | 2012-01-19 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102333084B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
| JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
| US8945329B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP5955023B2 (ja) | 部品内蔵印刷配線板及びその製造方法 | |
| KR101281410B1 (ko) | 다층 배선기판 | |
| JP2010135720A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| JP2014175485A (ja) | 配線板及びその製造方法 | |
| JP2015185564A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2017017307A (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
| US20160086885A1 (en) | Package substrate | |
| KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP5908003B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
| JP2014049578A (ja) | 配線板、及び、配線板の製造方法 | |
| JP2016111069A (ja) | パッケージ基板 | |
| US20160316557A1 (en) | Printed circuit board, manufacturing method thereof and electronic component module | |
| JP2014150091A (ja) | 配線基板およびその製造方法 | |
| JP2015060981A (ja) | プリント配線板 | |
| JP2018163901A (ja) | プリント配線板 | |
| JP2020057767A (ja) | プリント配線基板 | |
| JP2012160559A (ja) | 配線基板の製造方法 | |
| KR100689018B1 (ko) | 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법 | |
| TW201431454A (zh) | 電路板及其製作方法 | |
| JP5223973B1 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2016134395A (ja) | プリント配線板の製造方法 | |
| JP2014072311A (ja) | 多層配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190305 |