CN106888552B - 印刷电路板及其制造方法 - Google Patents
印刷电路板及其制造方法 Download PDFInfo
- Publication number
- CN106888552B CN106888552B CN201611043463.1A CN201611043463A CN106888552B CN 106888552 B CN106888552 B CN 106888552B CN 201611043463 A CN201611043463 A CN 201611043463A CN 106888552 B CN106888552 B CN 106888552B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- printed circuit
- circuit board
- cavity
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
Abstract
公开一种印刷电路板及制造该印刷电路板的方法。根据本发明的一方面的印刷电路板包括:层压件;空腔,形成在所述层压件中;连接端子,形成在所述层压件上并突出到所述空腔;抗蚀层,覆盖连接端子的突出到所述空腔的被暴露的表面以防止所述连接端子被蚀刻。
Description
技术领域
本发明涉及一种印刷电路板及制造该印刷电路板的方法。
背景技术
随着电子产品逐渐变得更小,对使其中电子组件安装在印刷电路板上的封装件或模块变得更轻、更薄和更小的要求越来越高。
在电子组件安装在印刷电路板的表面上的情况下,封装件或模块将变得更厚。因此,可在印刷电路板中形成空腔,并且可在空腔中安装电子组件。
在第10-2014-0104909号韩国专利公开(于2014年8月29日公开)中描述了该现有技术。
发明内容
本发明的实施例提供了一种其中形成有更精密的尺寸的空腔的印刷电路板。
根据本发明的一方面,一种印刷电路板包括:层压件;空腔,形成在所述层压件中;连接端子,形成在所述层压件上并突出到所述空腔;抗蚀层,覆盖连接端子的突出到所述空腔的被暴露的表面以防止所述连接端子被蚀刻。
根据本发明的另一方面,一种制造印刷电路板的方法包括:在第一绝缘层中形成容纳槽;在容纳槽中设置虚设件,在所述虚设件的一个表面中嵌有连接端子和抗蚀层;在第一绝缘层的一个表面上和虚设件的一个表面上形成第二绝缘层,使得第二绝缘层填充容纳槽的内表面与虚设件的表面之间的间隙;通过蚀刻虚设件曝光抗蚀层。
附图说明
图1示出根据本发明的实施例的印刷电路板。
图2是图1中标记“A”的部分的放大示图。
图3和图9至图16示出根据本发明的实施例的在制造印刷电路板的方法中使用的制造工艺。
图4至图8示出根据本发明的实施例的在制造印刷电路板的方法中使用的虚设件的制造工艺。
具体实施方式
在描述中使用的术语仅意图描述特定的实施例,而并不应该限制本发明。除非另外清楚地使用,否则以单数形式的表述包括复数形式的意义。在本描述中,诸如“包含”或“包括”的表述意图指示特征、数量、步骤、操作、元件、部分或他们的组合,而不应该被解释为排除任何存在或可能的一个或更多个其他特征、数量、步骤、操作、元件、部分或他们的组合。此外,在整个描述中,当元件被描述为在物体“之上”时,应该意指该元件放置在物体之上或之下,而不一定意指该元件放置在物体在重力方向上的上侧。
当一个元件被描述为与另一元件“结合”时,不仅指所述元件之间物理地直接接触,而是也应该包括所述元件之间可能插设有另一元件并且所述元件中的每个元件与所述另一元件接触。
提供附图中所示的每个元件的尺寸和厚度是为了方便描述和说明,本发明不应限于所示的尺寸和厚度。
在下文中,将参照附图详细描述根据本发明的印刷电路板及其制造方法的特定实施例。在参照附图对本发明进行描述时,将以相同的参考标号指示任何相同或相应的元件,并且将不提供多余的描述。
印刷电路板
图1是示出根据本发明的实施例的印刷电路板。图2是图1中标记“A”的部分的放大示图。
参照图1和图2,根据本发明的实施例的印刷电路板1000包括层压件100、空腔CV、连接端子200和抗蚀层300。
层压件100中形成有导电图案P1、P2,在导电图案P1、P2之间形成绝缘材料,以使导电图案P1、P2彼此绝缘。也就是说,导电图案P1、P2中的每个和绝缘材料交替地堆叠,以形成层压件100。此外,层压件100中形成有用于穿透绝缘材料的通路V1、V2,以使导电图案P1、P2的至少一部分彼此电连接。
导电图案P1、P2和通路V1、V2可分别由导电材料制成。例如,第一导电图案P1可由铜(Cu)或任何的诸如镍(Ni)和铝(Al)的各种导电材料制成,但不限于此。导电图案P1、P2和通路V1、V2可由相同的导电材料制成,但不限于此,并且导电图案P1、P2和通路V1、V2由不同的导电材料制成也是可能的。
绝缘材料可使用具有浸渍在绝缘树脂中的玻璃纤维的半固化片(PPG)或具有包含在绝缘树脂中的无机填充料的积膜(build-up film)来形成,但不限于此。换句话说,可使用任何导电材料来形成本发明的绝缘材料。
形成在层压件100中的空腔CV是用于在层压件100中安装电子装置400的空间。空腔CV可根据电子装置400的厚度或按照设计的需要以各种形状和深度形成。
这里,层压件100可包括:第一绝缘层110,其中形成有容纳槽111;第二绝缘层120,覆盖第一绝缘层110且包括填充部121和支撑部123,所述填充部121形成在容纳槽111中用于在容纳槽111中形成空腔CV,所述支撑部123用于支撑填充部121。换句话说,层压件100可包括第一绝缘层110和第二绝缘层120,第一绝缘层110中形成有容纳槽111,包括填充部121和支撑部123的第二绝缘层120覆盖第一绝缘层110。这里,空腔CV可通过使第二绝缘层120的填充部121填充容纳槽111的至少一部分而形成在容纳槽111中。
由于空腔CV形成在容纳槽111内,因此容纳槽111具有比空腔CV大的直径。这里,容纳槽111的直径可以指横穿容纳槽111的横截面的最长直线的长度。类似地,空腔CV的直径可以指相同的含义。
第一绝缘层110可包括第一增强料SF1,第一增强料SF1可暴露于容纳槽111的内周表面。通过在包含第一增强料SF1的第一绝缘层110中形成容纳槽111,第一增强料SF1暴露于容纳槽111的内周表面。在示例中,第一绝缘层110可以是具有浸渍在绝缘树脂中的玻璃纤维(为第一增强料SF1)的半固化片(PPG),在这种情况下,作为第一增强料SF1的玻璃纤维的截面暴露于容纳槽111的内周表面。
第二绝缘层120可包括第二增强料SF2,填充部121中的第二增强料SF2的重量百分比(wt%)可小于支撑部123中的第二增强料SF2的重量百分比(wt%)。也就是说,填充部121中包含的第二增强料SF2的量可小于支撑部123中包含的第二增强料SF2的量。在示例中,第二绝缘层120可以是具有浸渍在绝缘树脂中的玻璃纤维(为第一增强料SF1)的半固化片,通过填充容纳槽111来限定空腔CV的填充部121中包含的玻璃纤维的量可小于支撑部123中包含的玻璃纤维的量。
通过使用具有流动性的B-阶段半固化片,第二绝缘层120可覆盖第一绝缘层110。也就是说,第二绝缘层120填充容纳槽111的内周表面与设置在容纳槽111中的虚设件(dummy)(图3中的D)的表面之间的空间。由于第二增强料SF2的流动性低于绝缘树脂的流动性,因此绝缘树脂形成填充部121。当描述根据本发明的实施例的制造印刷电路板的方法时,将详细描述虚设件(图3中的D)。
第二绝缘层120上可形成有第二导电图案P2,并且第二绝缘层120中可形成有第二通路V2。形成在第二绝缘层120上的第二导电图案P2可通过第二通路V2与形成在第一绝缘层110上的第一导电图案P1或连接端子200电连接。
连接端子200形成在层压件100中,并且突出到空腔CV。通过突出到空腔CV,连接端子将安装在空腔CV中的电子装置400与层压件100电连接。连接端子200的形状和间距可根据将要安装在空腔CV中的电子装置400的形状和间距而改变。
连接端子200可由导电材料制成。例如,连接端子200可由铜(Cu)或任何的诸如镍(Ni)和铝(Al)的各种导电材料制成,但不限于此。
抗蚀层300覆盖连接端子200的突出到空腔CV的被暴露的表面,以防止连接端子200被蚀刻。也就是说,当空腔CV和连接端子200通过蚀刻虚设件D(见图3)而形成在层压件100中时,抗蚀层300通过完全覆盖连接端子200的被暴露的表面来防止连接端子200被蚀刻。
抗蚀层300由不与用于蚀刻虚设件D的蚀刻剂反应的材料制成。具体地说,在虚设件D由铜(Cu)制成的情况下,抗蚀层300由不与铜蚀刻剂反应的材料制成。
抗蚀层300可由包含金(Au)的材料制成。由于金(Au)具有低离子化倾向,因此当蚀刻虚设件D时,能够选择各种蚀刻剂,并且能够防止连接端子200被氧化。此外,由于金(Au)具有优异的导电性,因此当设计电子装置400的外部端子和连接端子200时,能够允许较大范围的公差,并且能够防止信号损失。
抗蚀层300可包括覆盖连接端子200的被暴露的表面的第一覆盖层和覆盖第一覆盖层的第二覆盖层。换句话说,抗蚀层300可形成为双层结构。在这样的情况下,形成第一覆盖层和第二覆盖层的材料可通过考虑与形成连接端子200和第一覆盖层的材料的结合来选择。
第一覆盖层可包含镍(Ni),第二覆盖层可包含金(Au)。在连接端子200由铜(Cu)制成的情况下,第一覆盖层可由镍(Ni)制成,第二覆盖层可由金(Au)制成,在此情况下,第一覆盖层可用作使连接端子200与第二覆盖层结合的结合层。
电子装置400可以是诸如电容器或电感器的有源器件和/或诸如IC芯片的无源器件。电子装置400可安装在空腔CV中。
制造印刷电路板的方法
图3和图9至图16示出根据本发明的实施例的在制造印刷电路板的方法中使用的制造工艺。
图4至图8示出根据本发明的实施例的在制造印刷电路板的方法中使用的虚设件的制造工艺。
参照图3,根据本实施例的制造印刷电路板的方法包括:在第一绝缘层中形成容纳槽;在容纳槽中设置虚设件,所述虚设件形成为使连接端子和抗蚀层从其一个表面嵌入。
首先,在第一绝缘层110中形成容纳槽111。第一绝缘层110可以是包含第一增强料SF1(诸如,以玻璃纤维为例)的半固化片(PPG)。
可通过利用蚀刻或钻孔(在下文中,指的是机械钻孔和激光钻孔)除去第一绝缘层110的一部分来形成容纳槽111。例如,可通过以下步骤形成容纳槽111:在第一绝缘层110的一个表面上形成抗蚀剂,所述抗蚀剂使第一绝缘层110的所述一个表面的与将要形成容纳槽111的区域相对应的区域敞开并且使第一绝缘层110的所述一个表面的剩余区域封闭,然后蚀刻未形成抗蚀剂的敞开区域。
第一绝缘层110上可形成有第一导电图案P1。这里,可在形成容纳槽111之前在第一绝缘层110上形成第一导电图案P1,或者可在形成第一导电图案P1之前形成容纳槽111。可利用形成电路图案的常用方法中的任何一种方法来形成第一导电图案P1。例如,第一导电图案P1可利用覆铜箔层压板(CCL)和减成工艺来形成,但不限于此。在另一示例中,可利用加成工艺、半加成工艺或改进的半加成工艺在第一绝缘层110上形成第一导电图案P1。
在第一导电图案P1形成在第一绝缘层110的两个表面上的情况下,可在第一绝缘层110中形成第一通路V1,使得第一导电图案P1的分别形成在第一绝缘层110的两个表面上的至少一部分彼此连接。可通过在第一绝缘层110中加工通路孔并在通路孔中形成导电材料来形成第一通路V1。可通过钻孔在第一绝缘层110中形成通路孔。可通过在通路孔中填充导电膏或用导电材料镀覆通路孔来形成第一通路V1。在通过镀覆形成第一通路V1的情况下,第一通路V1和第一导电图案P1可通过相同的镀覆工艺同时形成。
尽管图3中示出第一绝缘层110是单层,但是根据将要形成的空腔CV的设计或深度,第一绝缘层110可形成为多层。在这种情况下,第一导电图案P1也可形成为多层。
接着,将其中形成有容纳槽111和第一导电图案P1的第一绝缘层110附着到可拆芯(detachable core)10的一个表面和另一表面。尽管图3中示出了出于有效加工的目的而使第一绝缘层110形成在可拆芯10之上和之下,但是这仅是一种示例,仅使第一绝缘层110形成在可拆芯10之上或之下的情况也应该由本发明的范围覆盖。此外,不管如何命名,用于临时支撑第一绝缘层110的任何构件可用作本发明的可拆芯10。
然后,在第一绝缘层110的容纳槽111中设置虚设件D。这里,在虚设件D的一个表面中嵌有连接端子200和抗蚀层300。
在下文中,将参照图4至图8简要描述根据本实施例的虚设件D的制造工艺。
首先,如图4中所示,准备在其一个表面上形成有金属箔30的载体20。载体20可具有形成在载体膜21上的载体金属箔22。金属箔30可由铜(Cu)或任何的诸如镍(Ni)和铝(Al)的各种导电材料制成,但不限于此。
然后,如图5中所示,在金属箔30的一个表面上形成连接端子200。可通过利用例如干膜在金属箔30上形成图案化掩膜、然后沿掩膜填充、镀覆或沉积导电材料来形成连接端子200。在本实施例中,利用干膜作为抗镀层且利用金属箔30作为种子层通过电镀铜形成连接端子200,但不限于此。
接着,如图6中所示,在除去形成在金属箔30的一个表面上的掩膜后,在连接端子200的被暴露的表面上形成抗蚀层300。抗蚀层300可利用电镀或无电镀形成,但不限于此。在虚设件D由铜(Cu)制成的情况下,抗蚀层300可由不与铜蚀刻剂反应的材料制成。此外,抗蚀层300可形成为多层结构,在这种情况下,抗蚀层300的多层结构可通过每次使用不同镀覆液的多次镀覆工艺来形成,并且抗蚀层300的多层结构的最外层可由不与铜蚀刻剂反应的材料制成。
然后,如图7中所示,以抗蚀层300和连接端子200被嵌入的方式在金属箔30的一个表面上形成虚设件D。由于虚设件D的形状与容纳槽111的形状相对应,因此虚设件D的直径小于容纳槽111的直径,具有与虚设件D的形状和尺寸相对应的开口的抗镀层形成在金属箔30的所述一个表面上,然后进行镀覆以形成虚设件D。虚设件D可通过电镀铜来形成。
然后,如图8中所示,通过使虚设件D与金属箔30分开而完成供本实施例中使用的虚设件D。尽管图8中示出金属箔30首先与载体20分开,但是可根据设计或按照工艺中的需要进行改变。在本实施例中,使金属箔30与载体20分开,然后使金属箔30与虚设件D分开。
参照图9,根据本实施例的制造印刷电路板的方法包括:以第二绝缘层填充容纳槽的内表面与虚设件的表面之间的间隙的方式在第一绝缘层的一个表面和虚设件的一个表面上形成第二绝缘层。
第二绝缘层120可以是具有浸渍在绝缘树脂中的玻璃纤维(为第二增强料SF2)的半固化片。由于B-阶段半固化片具有流动性,因此如果在第一绝缘层110的一个表面和虚设件D的一个表面上层压B-阶段半固化片,则绝缘树脂被填充在容纳槽111的内表面与虚设件D的表面之间的间隙中。
同时,如图9中所示,为了更容易处理B-阶段第二绝缘层120,可以使用在其一个表面上形成有B-阶段第二绝缘层120的金属单面层压件。例如,可以利用具有形成在铜箔的一个表面上的B-阶段绝缘材料的涂树脂铜(RCC)而在第一绝缘层110的一个表面和虚设件D的一个表面上形成第二绝缘层120。
参照图10和图11,根据本实施例的制造印刷电路板的方法包括:在第二绝缘层中形成第二通路并在第二绝缘层上形成第二导电图案。首先,在第二绝缘层120中形成通路孔VH。可通过利用钻孔在第二绝缘层120中形成通路孔VH。在第二绝缘层120是光敏绝缘树脂的情况下,可利用光刻来形成通路孔VH。然后,通过镀覆形成第二通路V2和第二导电图案P2。
参照图12,根据本实施例的制造印刷电路板的方法包括:使包含虚设件的层压件与可拆芯分开。在下文中,为了方便描述,将对与可拆芯10分开的下侧层压件100进行描述,应该理解的是,相同的描述适用于上侧层压件100。
参照图13和图14,根据本实施例的制造印刷电路板的方法包括:在层压件100上形成图案化的阻焊剂SR和表面处理层40。
首先,如图13所示,在层压件100的两个表面上形成被形成为具有开口的图案化的阻焊剂SR。可通过用阻焊剂SR整个地涂覆层压件100的两个表面、然后将光刻或激光钻孔施用到所涂覆的阻焊剂SR来形成图案化的阻焊剂SR。可仅在作为外部连接焊盘的第一导电图案P1和/或第二导电图案P2中形成开口。
然后,如图14所示,在阻焊剂SR的开口中形成表面处理层40。在根据本实施例的制造印刷电路板的方法中,表面处理层40可由不与用于蚀刻虚设件D的蚀刻剂反应的材料制成。也就是说,表面处理层40可由包含金(Au)的材料制成。
尽管描述了在形成表面处理层40之前先形成图案化的阻焊剂SR,但是也可以在形成图案化的阻焊剂SR之前形成表面处理层40。
参照图15,根据本实施例的制造印刷电路板的方法包括:通过蚀刻虚设件曝光抗蚀层。也就是说,通过除去虚设件D而在层压件100中形成空腔CV。由于在根据本实施例的制造印刷电路板的方法中,虚设件D由铜(Cu)制成,因此利用铜蚀刻剂除去虚设件D。由于铜蚀刻剂不与抗蚀层300反应,因此在空腔CV中不会除去由抗蚀层300保护的连接端子200。
参照图16,在空腔中安装电子装置。形成在空腔CV中的连接端子200与电子装置400的外部端子电连接。
尽管上面已经描述了本发明的特定实施例,但是本发明所属技术领域的普通技术人员应该理解的是,在不脱离应由附加的权利要求限定的本发明的技术构思和范围的情况下,可以存在本发明的各种变换和变型。还应理解的是,本发明的权利要求除了包括上述实施例之外,还包括大量的其他实施例。
参考标号的描述
CV:空腔
D:虚设件
P1:第一导电图案
P2:第二导电图案
SF1:第一增强料
SF2:第二增强料
SR:阻焊剂
V1:第一通路
V2:第二通路
VH:通路孔
10:可拆芯
20:载体
21:载体膜
22:载体金属箔
30:金属箔
40:表面处理层
100:层压件
110:第一绝缘层
111:容纳槽
120:第二绝缘层
121:填充部
123:支撑部
200:连接端子
300:抗蚀层
400:电子装置
1000:印刷电路板
Claims (10)
1.一种印刷电路板,包括:
层压件;
空腔,形成在所述层压件中;
连接端子,形成在所述层压件上并突出到所述空腔;以及
抗蚀层,覆盖连接端子的突出到所述空腔的被暴露的表面以防止所述连接端子被蚀刻,
其中,所述层压件包括第一绝缘层和第二绝缘层,所述第一绝缘层中形成有容纳槽,所述第二绝缘层覆盖所述第一绝缘层,所述第二绝缘层填充所述容纳槽的一部分,以在所述容纳槽中形成所述空腔,其中,所述空腔向外敞开。
2.根据权利要求1所述的印刷电路板,其中,所述抗蚀层包含金。
3.根据权利要求1所述的印刷电路板,其中,所述抗蚀层包括:
第一覆盖层,覆盖连接端子的所述被暴露的表面;以及
第二覆盖层,覆盖所述第一覆盖层。
4.根据权利要求3所述的印刷电路板,其中,所述第一覆盖层包含镍,
其中,所述第二覆盖层包含金。
5.根据权利要求1所述的印刷电路板,其中,所述第二绝缘层包括填充部和支撑部,所述填充部形成在所述容纳槽中,所述支撑部支撑所述填充部。
6.根据权利要求5所述的印刷电路板,其中,所述第一绝缘层包含第一增强料,
其中,所述第一增强料暴露到所述容纳槽的内周表面。
7.根据权利要求5所述的印刷电路板,其中,所述第二绝缘层包含第二增强料,
其中,填充部中包含的第二增强料的重量百分比小于支撑部中包含的第二增强料的重量百分比。
8.根据权利要求1所述的印刷电路板,所述印刷电路板还包括安装在所述空腔中的电子装置。
9.一种制造印刷电路板的方法,包括:
在第一绝缘层中形成容纳槽;
在容纳槽中设置虚设件,使所述虚设件的一个表面中嵌有连接端子和抗蚀层;
在第一绝缘层的一个表面上和虚设件的所述一个表面上形成第二绝缘层,使得第二绝缘层填充容纳槽的内表面与虚设件的表面之间的间隙;以及
通过蚀刻虚设件曝光抗蚀层。
10.根据权利要求9所述的方法,所述方法还包括:在形成第二绝缘层之后,在第二绝缘层中形成通路并在第二绝缘层上形成外部连接焊盘使所述通路与连接端子连接、所述外部连接焊盘与所述通路连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2015-0180330 | 2015-12-16 | ||
KR1020150180330A KR102466204B1 (ko) | 2015-12-16 | 2015-12-16 | 인쇄회로기판 및 인쇄회로기판의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106888552A CN106888552A (zh) | 2017-06-23 |
CN106888552B true CN106888552B (zh) | 2020-05-19 |
Family
ID=59175633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611043463.1A Active CN106888552B (zh) | 2015-12-16 | 2016-11-23 | 印刷电路板及其制造方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102466204B1 (zh) |
CN (1) | CN106888552B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107613642B (zh) * | 2017-08-31 | 2019-06-07 | 江苏普诺威电子股份有限公司 | 含阶梯槽埋容线路板的制作方法 |
KR102501905B1 (ko) * | 2017-11-09 | 2023-02-21 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2022536272A (ja) * | 2019-06-04 | 2022-08-15 | エルジー イノテック カンパニー リミテッド | プリント回路基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101951733A (zh) * | 2009-07-08 | 2011-01-19 | 三星电机株式会社 | 绝缘层、具有电子元件的印刷电路板及其制造方法 |
CN101998772A (zh) * | 2009-08-25 | 2011-03-30 | 三星电机株式会社 | 加工芯板的空腔的方法 |
CN102017821A (zh) * | 2008-02-04 | 2011-04-13 | 索尼化学&信息部件株式会社 | 抗蚀油墨及多层印刷配线板的制造方法 |
CN102461350A (zh) * | 2009-06-02 | 2012-05-16 | 索尼化学&信息部件株式会社 | 多层印刷布线板的制造方法 |
CN105027691A (zh) * | 2012-12-26 | 2015-11-04 | Lg伊诺特有限公司 | 印刷电路板及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011099820A2 (en) * | 2010-02-12 | 2011-08-18 | Lg Innotek Co., Ltd. | Pcb with cavity and fabricating method thereof |
TWI610606B (zh) | 2013-02-21 | 2018-01-01 | 味之素股份有限公司 | 零件內建配線基板之製造方法及半導體裝置 |
KR101601815B1 (ko) * | 2014-02-06 | 2016-03-10 | 삼성전기주식회사 | 임베디드 기판, 인쇄회로기판 및 그 제조 방법 |
-
2015
- 2015-12-16 KR KR1020150180330A patent/KR102466204B1/ko active IP Right Grant
-
2016
- 2016-11-23 CN CN201611043463.1A patent/CN106888552B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102017821A (zh) * | 2008-02-04 | 2011-04-13 | 索尼化学&信息部件株式会社 | 抗蚀油墨及多层印刷配线板的制造方法 |
CN102461350A (zh) * | 2009-06-02 | 2012-05-16 | 索尼化学&信息部件株式会社 | 多层印刷布线板的制造方法 |
CN101951733A (zh) * | 2009-07-08 | 2011-01-19 | 三星电机株式会社 | 绝缘层、具有电子元件的印刷电路板及其制造方法 |
CN101998772A (zh) * | 2009-08-25 | 2011-03-30 | 三星电机株式会社 | 加工芯板的空腔的方法 |
CN105027691A (zh) * | 2012-12-26 | 2015-11-04 | Lg伊诺特有限公司 | 印刷电路板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20170072013A (ko) | 2017-06-26 |
CN106888552A (zh) | 2017-06-23 |
KR102466204B1 (ko) | 2022-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9578745B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
US9439282B2 (en) | Method for manufacturing printed circuit board | |
US9338891B2 (en) | Printed wiring board | |
US9288910B2 (en) | Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component | |
KR20170037331A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101601815B1 (ko) | 임베디드 기판, 인쇄회로기판 및 그 제조 방법 | |
JP6795137B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
TWI543676B (zh) | 印刷電路板及其製造方法 | |
EP2259666A1 (en) | Circuit board having built-in electronic parts and its manufacturing method | |
CN107393899B (zh) | 芯片封装基板 | |
JP2015185564A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2015220281A (ja) | プリント配線板 | |
CN106888552B (zh) | 印刷电路板及其制造方法 | |
CN110999552A (zh) | 印刷电路板 | |
JP5908003B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
US9907157B2 (en) | Noise blocking printed circuit board and manufacturing method thereof | |
CN109310014B (zh) | 刚性-柔性印刷电路板及其制造方法 | |
KR102268388B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5432800B2 (ja) | 配線基板の製造方法 | |
JP2015060981A (ja) | プリント配線板 | |
CN101546740B (zh) | 嵌入式印刷电路板及其制造方法 | |
US10420214B2 (en) | Printed wiring board | |
KR100722605B1 (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법 | |
US9736939B2 (en) | Printed circuit board and method of manufacturing printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |