JP2019079900A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2019079900A
JP2019079900A JP2017204927A JP2017204927A JP2019079900A JP 2019079900 A JP2019079900 A JP 2019079900A JP 2017204927 A JP2017204927 A JP 2017204927A JP 2017204927 A JP2017204927 A JP 2017204927A JP 2019079900 A JP2019079900 A JP 2019079900A
Authority
JP
Japan
Prior art keywords
conductor
outermost
layer
width
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017204927A
Other languages
English (en)
Inventor
武馬 足立
Takema Adachi
武馬 足立
年秀 牧野
Toshihide Makino
年秀 牧野
英俊 野口
Hidetoshi Noguchi
英俊 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2017204927A priority Critical patent/JP2019079900A/ja
Priority to CN201811233846.4A priority patent/CN109699121B/zh
Priority to US16/169,340 priority patent/US10405426B2/en
Publication of JP2019079900A publication Critical patent/JP2019079900A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/145Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09227Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 実装信頼性の高いプリント配線板の提供【解決手段】 実施形態のプリント配線板は、第1導体層34Fと第2導体層34Sを有するコア基板とコア基板上に積層されているビルドアップ層Bu1、Bu2を有する。そして、ビルドアップ層Bu1、Bu2は、内側の導体層と最外の導体層を有する。各導体層を形成する導体回路は底角を有し、少なくとも1つの内側の導体層を形成する導体回路の底角は、第1導体層を形成する導体回路の底角より大きい。【選択図】 図2

Description

本発明は、コア基板とコア基板上に交互に積層されている導体層と樹脂絶縁層とを有するプリント配線板に関する。
特許文献1は図2Aに多層プリント配線板を開示している。そのプリント配線板では、絶縁層と導体層が交互に積層されていて、隣接する導体層は絶縁層に形成されているバイアホールで接続されている。また、特許文献1は、図9A〜9E、及び、図10A〜10E、図11、図12A〜12Bに多層プリント配線板の製造方法を示している。特許文献1の図9Bによれば、銅箔に至るバイアホール形成用の開口が絶縁層に形成されている。その後、その開口内にバイアホールが形成されている。それから、図9Eに示されるように、絶縁層の両面に導体層が形成されている。そして、図9Eの回路基板の両面に絶縁層と導体層を交互に積層することで、特許文献1は、図12Aに示される多層プリント配線板を製造している。
特開2012−156525号公報
[特許文献1の課題]
図9A〜9E、及び、図10A〜10E、図11、図12A〜12Bに示されている製造方法によれば、特許文献1では、図9Eの回路基板はコア基板と考えられる。そして、そのコア基板は銅箔に至るバイアホールを有している。例えば、特許文献1の図12Aに示される多層プリント配線板はヒートサイクルでストレスを受けると、図9Eに示される回路基板(コア基板)が大きなストレスを受けると考えられる。特に、特許文献1の図9Eに示される回路基板(コア基板)に形成されているバイアホールの底面とその底面と接続している銅箔(導体回路)との界面に働くストレスが大きいと考えられる。そのストレスで図9Eに示される回路基板(コア基板)内のバイアホールの底面と銅箔(導体回路)との間の接続信頼性が低下すると予想される。
本発明に係るプリント配線板は、第1面と前記第1面と反対側の第2面を有するコア層と前記コア層の前記第1面上の第1導体層と前記コア層の前記第2面上の第2導体層と前記コア層を貫通し前記第1導体層と前記第2導体層とを接続するスルーホール導体とを有するコア基板と、第3面と前記第3面と反対側の第4面を有し、前記第1面と前記第4面が対向するように前記第1面と前記第1導体層上に形成されている第1樹脂絶縁層と、第7面と前記第7面と反対側の第8面を有し、前記第2面と前記第8面が対向するように前記第2面と前記第2導体層上に形成されている第2樹脂絶縁層と、前記第1樹脂絶縁層の前記第3面上に形成されている内側の第1導体層と、前記第2樹脂絶縁層の前記第7面上に形成されている内側の第2導体層と、第5面と前記第5面と反対側の第6面とを有し、前記第6面が前記1面を向くように前記第1樹脂絶縁層と前記内側の第1導体層上に形成されている最外の第1樹脂絶縁層と、第9面と前記第9面と反対側の第10面とを有し、前記第10面が前記第2面を向くように前記第2樹脂絶縁層と前記内側の第2導体層上に形成されている最外の第2樹脂絶縁層と、前記最外の第1樹脂絶縁層上に形成されている最外の第1導体層と、前記最外の第2樹脂絶縁層上に形成されている最外の第2導体層と、前記最外の第1樹脂絶縁層と前記最外の第1導体層上に形成されている第1のソルダーレジスト層と、前記最外の第2樹脂絶縁層と前記最外の第2導体層上に形成されている第2のソルダーレジスト層、とからなる。そして、前記第1導体層を形成する導体回路の断面形状は略台形であって、前記第2導体層を形成する導体回路の断面形状は略台形であって、前記内側の第1導体層を形成する導体回路の断面形状は略台形であって、前記内側の第2導体層を形成する導体回路の断面形状は略台形であって、前記最外の第1導体層を形成する導体回路の断面形状は略台形であって、前記最外の第2導体層を形成する導体回路の断面形状は略台形であって、前記第1面と前記第2面と前記第3面と前記第5面と前記第7面と前記第9面のそれぞれは粗面を有し、前記第1面の粗面は第1の十点平均粗さ(rz1)を有し、前記第2面の粗面は第2の十点平均粗さ(rz2)を有し、前記第3面の粗面は第3の十点平均粗さ(rz3)を有し、前記第5面の粗面は第5の十点平均粗さ(rz5)を有し、前記第7面の粗面は第7の十点平均粗さ(rz7)を有し、前記第9面の粗面は第9の十点平均粗さ(rz9)を有し、前記rz3は、前記rz3と前記rz1と前記rz2と前記rz5と前記rz9の中で最も小さく、前記rz7は、前記rz7と前記rz1と前記rz2と前記rz5と前記rz9の中で最も小さく、前記第1導体層と前記第2導体層と前記内側の第1導体層と前記内側の第2導体層と前記最外の第1導体層と前記最外の第2導体層は金属箔と前記金属箔上のシード層と前記シード層上の電解めっき膜で形成され、前記第1導体層は複数の第1導体回路と隣接する前記第1導体回路間の第1スペースで形成され、前記第2導体層は複数の第2導体回路と隣接する前記第2導体回路間の第2スペースで形成され、前記内側の1導体層は複数の内側の第1導体回路と隣接する前記内側の第1導体回路間の内側の第1スペースで形成され、前記内側の第2導体層は複数の内側の第2導体回路と隣接する前記内側の第2導体回路間の内側の第2スペースで形成され、前記最外の第1導体層は複数の最外の第1導体回路と隣接する前記最外の第1導体回路間の最外の第1スペースで形成され、前記最外の第2導体層は複数の最外の第2導体回路と隣接する前記最外の第2導体回路間の最外の第2スペースで形成され、前記第1導体回路は第1導体回路の幅を有し、前記第2導体回路は第2導体回路の幅を有し、前記内側の第1導体回路は内側の第1導体回路の幅を有し、前記内側の第2導体回路は内側の第2導体回路の幅を有し、前記最外の第1導体回路は最外の第1導体回路の幅を有し、前記最外の第2導体回路は最外の第2導体回路の幅を有し、前記第1導体回路の幅は最小の第1導体回路の幅を有し、前記第2導体回路の幅は最小の第2導体回路の幅を有し、前記内側の第1導体回路の幅は最小の内側の第1導体回路の幅を有し、前記内側の第2導体回路の幅は最小の内側の第2導体回路の幅を有し、前記最外の第1導体回路の幅は最小の最外の第1導体回路の幅を有し、前記最外の第2導体回路の幅は最小の最外の第2導体回路の幅を有し、前記最小の内側の第1導体回路の幅は、前記最小の内側の第1導体回路の幅と前記最小の第1導体回路の幅と前記最小の第2導体回路の幅と前記最小の最外の第1導体回路の幅と前記最小の最外の第2導体回路の幅の中で最も小さく、前記最小の内側の第2導体回路の幅は、前記最小の内側の第2導体回路の幅と前記最小の第1導体回路の幅と前記最小の第2導体回路の幅と前記最小の最外の第1導体回路の幅と前記最小の最外の第2導体回路の幅の中で最も小さく、前記第1スペースは第1スペースの幅を有し、前記第2スペースは第2スペースの幅を有し、前記内側の第1スペースは内側の第1スペースの幅を有し、前記内側の第2スペースは内側の第2スペースの幅を有し、前記最外の第1スペースは最外の第1スペースの幅を有し、前記最外の第2スペースは最外の第2スペースの幅を有し、前記第1スペースの幅は最小の第1スペースの幅を有し、前記第2スペースの幅は最小の第2スペースの幅を有し、前記内側の第1スペースの幅は最小の内側の第1スペースの幅を有し、前記内側の第2スペースの幅は最小の内側の第2スペースの幅を有し、前記最外の第1スペースの幅は最小の最外の第1スペースの幅を有し、前記最外の第2スペースの幅は最小の最外の第2スペースの幅を有し、前記最小の内側の第1スペースの幅は、前記最小の内側の第1スペースの幅と前記最小の第1スペースの幅と前記最小の第2スペースの幅と前記最小の最外の第1スペースの幅と前記最小の最外の第2スペースの幅の中で最も小さく、前記最小の内側の第2スペースの幅は、前記最小の内側の第2スペースの幅と前記最小の第1スペースの幅と前記最小の第2スペースの幅と前記最小の最外の第1スペースの幅と前記最小の最外の第2スペースの幅の中で最も小さく、前記最小の第1導体回路は、前記最小の第1導体回路の底面と前記最小の第1導体回路の側面との間に第1底角を有し、前記最小の第2導体回路は、前記最小の第2導体回路の底面と前記最小の第2導体回路の側面との間に第2底角を有し、前記最小の内側の第1導体回路は、前記最小の内側の第1導体回路の底面と前記最小の内側の第1導体回路の側面との間に内側の第1底角を有し、前記最小の内側の第2導体回路は、前記最小の内側の第2導体回路の底面と前記最小の内側の第2導体回路の側面との間に内側の第2底角を有し、前記最小の最外の第1導体回路は、前記最小の最外の第1導体回路の底面と前記最小の最外の第1導体回路の側面との間に最外の第1底角を有し、前記最小の最外の第2導体回路は、前記最小の最外の第2導体回路の底面と前記最小の最外の第2導体回路の側面との間に最外の第2底角を有し、前記内側の第1底角は、前記内側の第1底角と前記第1底角と前記第2底角と前記最外の第1底角と前記最外の第2底角の中で最も大きく、前記内側の第2底角は、前記内側の第2底角と前記第1底角と前記第2底角と前記最外の第1底角と前記最外の第2底角の中で最も大きい。
本発明に係る第2の観点のプリント配線板は、第1面と前記第1面と反対側の第2面を有するコア層と前記コア層の前記第1面上の第1導体層と前記コア層の前記第2面上の第2導体層と前記コア層を貫通し前記第1導体層と前記第2導体層とを接続するスルーホール導体とを有するコア基板と、第3面と前記第3面と反対側の第4面を有し、前記第1面と前記第4面が対向するように前記第1面と前記第1導体層上に形成されている第1樹脂絶縁層と、第7面と前記第7面と反対側の第8面を有し、前記第2面と前記第8面が対向するように前記第2面と前記第2導体層上に形成されている第2樹脂絶縁層と、前記第1樹脂絶縁層の前記第3面上に形成されている内側の第1導体層と、前記第2樹脂絶縁層の前記第7面上に形成されている内側の第2導体層と、第5面と前記第5面と反対側の第6面とを有し、前記第6面が前記1面を向くように前記第1樹脂絶縁層と前記内側の第1導体層上に形成されている最外の第1樹脂絶縁層と、第9面と前記第9面と反対側の第10面とを有し、前記第10面が前記第2面を向くように前記第2樹脂絶縁層と前記内側の第2導体層上に形成されている最外の第2樹脂絶縁層と、前記最外の第1樹脂絶縁層上に形成されている最外の第1導体層と、前記最外の第2樹脂絶縁層上に形成されている最外の第2導体層、からなる。そして、前記第1導体層は第1導体回路を含み、前記第1導体回路の断面形状は略台形であって、前記第1導体回路は、前記第1導体回路の底面と前記第1導体回路の側面との間に第1底角を有し、前記第2導体層は第2導体回路を含み、前記第2導体回路の断面形状は略台形であって、前記第2導体回路は、前記第2導体回路の底面と前記第2導体回路の側面との間に第2底角を有し、前記内側の第1導体層は内側の第1導体回路を含み、前記内側の第1導体回路の断面形状は略台形であって、前記内側の第1導体回路は、前記内側の第1導体回路の底面と前記内側の第1導体回路の側面との間に内側の第1底角を有し、前記内側の第2導体層は内側の第2導体回路を含み、前記内側の第2導体回路の断面形状は略台形であって、前記内側の第2導体回路は、前記内側の第2導体回路の底面と前記内側の第2導体回路の側面との間に内側の第2底角を有し、前記最外の第1導体層は最外の第1導体回路を含み、前記最外の第1導体回路の断面形状は略台形であって、前記最外の第1導体回路は、前記最外の第1導体回路の底面と前記最外の第1導体回路の側面との間に最外の第1底角を有し、前記最外の第2導体層は最外の第2導体回路を含み、前記最外の第2導体回路の断面形状は略台形であって、前記最外の第2導体回路は、前記最外の第2導体回路の底面と前記最外の第2導体回路の側面との間に最外の第2底角を有し、前記第1面と前記第2面と前記第3面と前記第5面と前記第7面と前記第9面のそれぞれは粗面を有し、前記第1面の粗面は第1の十点平均粗さ(rz1)を有し、前記第2面の粗面は第2の十点平均粗さ(rz2)を有し、前記第3面の粗面は第3の十点平均粗さ(rz3)を有し、前記第5面の粗面は第5の十点平均粗さ(rz5)を有し、前記第7面の粗面は第7の十点平均粗さ(rz7)を有し、前記第9面の粗面は第9の十点平均粗さ(rz9)を有し、前記粗面の粗さの大きさと前記底角の大きさは関連していて、前記粗面の大きさが大きいと、前記底角の大きさは小さく、前記粗面の大きさが小さいと、前記底角の大きさは大きい。
[実施形態の効果]
本発明の実施形態によれば、最小の内側の第1導体回路の幅は、最小の第1導体回路の幅と最小の第2導体回路の幅と最小の最外の第1導体回路の幅と最小の最外の第2導体回路の幅より小さい。また、最小の内側の第2導体回路の幅は、最小の第1導体回路の幅と最小の第2導体回路の幅と最小の最外の第1導体回路の幅と最小の最外の第2導体回路の幅より小さい。従って、内側の第1導体層と内側の第2導体層に信号用の導体回路を形成することができる。高速な信号を伝送するため、内側の第1導体層を形成する導体回路の表面の凹凸と内側の第2導体層を形成する導体回路の表面の凹凸は小さいことが好ましい。そのため、実施形態では、内側の第1導体層を支える樹脂絶縁層の粗面の粗さrz3や内側の第2導体層を支える樹脂絶縁層の粗面の粗さrz7は、コア層の粗面の粗さrz1、rz2より小さい。また、内側の第1導体層を支える樹脂絶縁層の粗面の粗さrz3や内側の第2導体層を支える樹脂絶縁層の粗面の粗さrz7は、最外の樹脂絶縁層の粗面の粗さrz5、rz9より小さい。粗面の粗さが小さいと、導体回路は樹脂絶縁層から剥がれやすい。その不具合の発生を抑えるため、実施形態では、内側の第1底角は第1底角と第2底角と最外の第1底角と最外の第2底角より大きい。また、内側の第2底角は第1底角と第2底角と最外の第1底角と最外の第2底角より大きい。例えば、内側の第1導体層に形成される最少の導体回路の断面積と第1導体層に形成される最少の導体回路の断面積が比較されると、内側の第1導体層に形成される最少の導体回路の断面積は第1導体層に形成される最少の導体回路の断面積より大きい。内側の第2導体層に形成される最少の導体回路の断面積と第2導体層に形成される最少の導体回路の断面積が比較されると、内側の第2導体層に形成される最少の導体回路の断面積は第2導体層に形成される最少の導体回路の断面積より大きい。このように、実施形態のプリント配線板では、内側の第1導体層を形成する導体回路の断面積や内側の第2導体層を形成する導体回路の断面積は、相対的に大きい。そして、導体層の物性(例えば、熱膨張係数)と樹脂絶縁層の物性(例えば、熱膨張係数)は異なるので、ヒートショック等で導体回路に応力が蓄えられると考えられる。大きな断面積を有する導体回路(前者)と小さな断面積を有する導体回路(後者)で単位面積当たりの応力が比較されると、前者の値は後者の値より小さい。そして、その応力は熱等で解放される。その解放により、導体回路と樹脂絶縁層の粗面との間の界面にストレスが伝達すると予想される。単位面積当たりの応力が大きく、粗面の大きさが小さいと、導体回路が樹脂絶縁層から剥がれやすい。しかしながら、実施形態では、単位面積当たりの応力が小さく、粗面の大きさが小さい。また、内側の第1導体層や内側の第2導体層に対し、第1導体層を形成する第1導体回路は相対的に小さな断面積を有する。しかしながら、第1導体層に含まれる第1導体回路は、相対的に大きな粗面を介し樹脂絶縁層に接着している。従って、単位面積当たりの応力が大きくても、粗面の大きさが大きいので、第1導体層は樹脂絶縁層から剥がれがたい。第2導体層や最外の第1導体層、最外の第2導体層は第1導体層と同様に樹脂絶縁層から剥がれがたい。
本発明の実施形態に係るプリント配線板と半田バンプを有するプリント配線板の断面図 図2(A)は実施形態のプリント配線板の拡大図、図2(B)はスルーホール用の貫通孔の説明図 実施形態のプリント配線板の製造工程図 実施形態のプリント配線板の製造工程図 実施形態のプリント配線板の製造工程図 実施形態のプリント配線板の製造工程図 実施形態のプリント配線板の製造工程図 実施形態のプリント配線板の導体層の平面図 図9(A)は実施形態のプリント配線板の説明図であり、図9(B)は第1導体層内の第1導体回路の説明図である
[実施形態]
図1(A)は、実施形態に係るプリント配線板の断面図である。
プリント配線板10は、第1面F1と第1面F1と反対側の第2面S2とを有するコア基板30を有する。コア基板30は、第1面F1と第1面F1と反対側の第2面S2とを有するコア層20と、コア層20の第1面F1上に形成されている第1導体層34Fと、コア層20の第2面S2上に形成されている第2導体層34Sと、コア層20を貫通し第1導体層34Fと第2導体層34Sとを接続しているスルーホール導体36で形成されている。コア層20は、樹脂と補強材と無機粒子で形成されている。樹脂の例はエポキシであり、補強材の例はガラスクロスであり、無機粒子の例はシリカである。コア層20は、第1面F1から第2面S2に向かってテーパーしている第1開口28Fと第2面S2から第1面F1に向かってテーパーしている第2開口28Sとからなる貫通孔28を有し、その貫通孔28内にめっきを充填することで、スルーホール導体36が形成されている。コア基板30の第1面F1とコア層20の第1面F1は同じ面であり、コア基板30の第2面S2とコア層20の第2面S2は同じ面である。
プリント配線板は、さらに、コア基板30の第1面F1上に第1ビルドアップ層Bu1を有する。第1ビルドアップ層Bu1は、コア基板30の第1面F1と第1導体層34F上に形成されている第1樹脂絶縁層50Fと、第1樹脂絶縁層50F上に形成されている内側の第1導体層58Fと、第1樹脂絶縁層50Fを貫通し、第1導体層34Fと内側の第1導体層58Fとを接続する第1ビア導体60Fと、第1樹脂絶縁層50Fと内側の第1導体層58F上に形成されている第3樹脂絶縁層150Fと、第3樹脂絶縁層150F上に形成されている内側の第3導体層158Fと、第3樹脂絶縁層150Fを貫通し、内側の第1導体層58Fと内側の第3導体層158Fとを接続する第3ビア導体160Fと、第3樹脂絶縁層150Fと内側の第3導体層158F上に形成されている最外の第1樹脂絶縁層250Fと、最外の第1樹脂絶縁層250F上に形成されている最外の第1導体層258Fと、最外の第1樹脂絶縁層250Fを貫通し、内側の第3導体層158Fと最外の第1導体層258Fとを接続する最外の第1ビア導体260Fとを有する。
第1ビルドアップ層Bu1内の樹脂絶縁層は、最外の樹脂絶縁層と内側の樹脂絶縁層に分類される。内側の樹脂絶縁層は、最外の樹脂絶縁層とコア層20との間に形成されている。図1(A)のプリント配線板10では、第1樹脂絶縁層50Fと第3樹脂絶縁層150Fが内側の樹脂絶縁層に属し、最外の第1樹脂絶縁層250Fが最外の樹脂絶縁層に属する。
第1ビルドアップ層Bu1内の導体層は、最外の導体層と内側の導体層に分類される。内側の導体層は、内側の樹脂絶縁層上に形成されている。図1(A)のプリント配線板10では、内側の第1導体層58Fと内側の第3導体層158Fが内側の導体層に属し、最外の第1導体層258Fが最外の導体層に属する。
プリント配線板10は、コア基板30の第2面S2上に第2ビルドアップ層Bu2を有する。第2ビルドアップ層Bu2は、コア基板30の第2面S2と第2導体層34S上に形成されている第2樹脂絶縁層50Sと、第2樹脂絶縁層50S上に形成されている内側の第2導体層58Sと、第2樹脂絶縁層50Sを貫通し、第2導体層34Sと内側の第2導体層58Sとを接続する第2ビア導体60Sと、第2樹脂絶縁層50Sと内側の第2導体層58S上に形成されている第4樹脂絶縁層150Sと、第4樹脂絶縁層150S上に形成されている内側の第4導体層158Sと、第4樹脂絶縁層150Sを貫通し、内側の第2導体層58Sと内側の第4導体層158Sとを接続する第4ビア導体160Sと、第4樹脂絶縁層150Sと内側の第4導体層158S上に形成されている最外の第2樹脂絶縁層250Sと、最外の第2樹脂絶縁層250S上に形成されている最外の第2導体層258Sと、最外の第2樹脂絶縁層250Sを貫通し、内側の第4導体層158Sと最外の第2導体層258Sとを接続する最外の第2ビア導体260Sとを有する。
第2ビルドアップ層内の樹脂絶縁層は、最外の樹脂絶縁層と内側の樹脂絶縁層に分類される。内側の樹脂絶縁層は、最外の樹脂絶縁層とコア層20との間に形成されている。図1(A)のプリント配線板10では、第2樹脂絶縁層50Sと第4樹脂絶縁層150Sが内側の樹脂絶縁層に属し、最外の第2樹脂絶縁層250Sが最外の樹脂絶縁層に属する。
第2ビルドアップ層Bu2内の導体層は、最外の導体層と内側の導体層に分類される。内側の導体層は、内側の樹脂絶縁層上に形成されている。図1(A)のプリント配線板10では、内側の第2導体層58Sと内側の第4導体層158Sが内側の導体層に属し、最外の第2導体層258Sが最外の導体層に属する。
第1ビルドアップ層Bu1と第2ビルドアップ層Bu2に属する樹脂絶縁層は、樹脂と補強材と無機粒子で形成されている。それらの例はコア層の例と同じである。
第1ビルドアップ層Bu1上に第1開口71Fを有する第1ソルダーレジスト層70Fが形成されている。第1開口71Fから露出する最外の第1導体層258Fは、電子部品を実装するための第1パッド73Fを形成する。
第2ビルドアップ層Bu2上に第2開口71Sを有する第2ソルダーレジスト層70Sが形成されている。第2開口71Sから露出する最外の第2導体層258Sは、電子部品を実装するための第2パッド73Sを形成する。
図3(C)に示されるように、貫通孔28は、第1開口28Fと第2開口28Sで形成されていて、第1開口28Fと第2開口28Sは、図2(B)に示されるように、接合エリア28Pで繋がっている。図2(B)では、接合エリア28Pに斜線が描かれている。接合エリア28Pの外周はネック部28Cと称される。実施形態のスルーホール導体36は、このような貫通孔28内に形成されている。そのため、スルーホール導体36はネック部28Cで屈曲する。従って、実施形態のスルーホール導体36がストレスを受けると、接続信頼性が低下しやすい。しかしながら、導体層の厚みの観点から、実施形態のスルーホール導体36は劣化しがたい。
第1導体層34Fはスルーホール導体36に直接繋がっている第1スルーホールランド36Fを有する。第1スルーホールランド36Fはスルーホール導体36の直上に位置し、スルーホール導体36から延びている。
第2導体層34Sはスルーホール導体36に直接繋がっている第2スルーホールランド36Sを有する。第2スルーホールランド36Sはスルーホール導体36の直上に位置し、スルーホール導体36から延びている。
図2(A)は、図1(A)に示されているプリント配線板の拡大図である。第1導体層34Fは、コア層20の第1面F1上に形成されている第1金属箔32tfと第1金属箔32tf上の第1シード層42tfと第1シード層42tf上の第1電解めっき膜44tfから成る。
第2導体層34Sは、コア層20の第2面S2上に形成されている第2金属箔32tsと第2金属箔32ts上の第2シード層42tsと第2シード層42ts上の第2電解めっき膜44tsから成る。
内側の第1導体層58Fは、第1樹脂絶縁層50F上に形成されている内側の第1金属箔32sfと内側の第1金属箔32sf上の内側の第1シード層42sfと内側の第1シード層42sf上の内側の第1電解めっき膜44sfから成る。
内側の第2導体層58Sは、第2樹脂絶縁層50S上に形成されている内側の第2金属箔32ssと内側の第2金属箔32ss上の内側の第2シード層42ssと内側の第2シード層42ss上の内側の第2電解めっき膜44ssから成る。
内側の第3導体層158Fは、第3樹脂絶縁層150F上に形成されている内側の第3金属箔32gfと内側の第3金属箔32gf上の内側の第3シード層42gfと内側の第3シード層42gf上の内側の第3電解めっき膜44gfから成る。
内側の第4導体層158Sは、第4樹脂絶縁層150S上に形成されている内側の第4金属箔32gsと内側の第4金属箔32gs上の内側の第4シード層42gsと内側の第4シード層42gs上の内側の第4電解めっき膜44gsから成る。
最外の第1導体層258Fは、最外の第1樹脂絶縁層250F上に形成されている最外の第1金属箔32ufと最外の第1金属箔32uf上の最外の第1シード層42ufと最外の第1シード層42uf上の最外の第1電解めっき膜44ufから成る。
最外の第2導体層258Sは、最外の第2樹脂絶縁層250S上に形成されている最外の第2金属箔32usと最外の第2金属箔32us上に形成されている最外の第2シード層42usと最外の第2シード層42us上の最外の第2電解めっき膜44usから成る。
コア基板30の第1面F1上に形成される第1樹脂絶縁層50Fは、第1面F1と対向する第4面F4と第4面F4と反対側の第3面F3とを有する。コア基板30の第2面S2上に形成される第2樹脂絶縁層50Sは、第2面S2と対向する第8面S8と第8面S8と反対側の第7面S7とを有する。第1樹脂絶縁層50Fの第3面F3上に形成される第3樹脂絶縁層150Fは、第3面F3と対向する第14面F14と第14面F14と反対側の第13面F13とを有する。第2樹脂絶縁層50Sの第7面S7上に形成される第4樹脂絶縁層150Sは、第7面S7と対向する第18面S18と第18面S18と反対側の第17面S17とを有する。第3樹脂絶縁層150Fの第13面F13上に形成される最外の第1樹脂絶縁層250Fは、第13面F13と対向する第6面F6と第6面F6と反対側の第5面F5とを有する。第4樹脂絶縁層150Sの第17面S17上に形成される最外の第2樹脂絶縁層250Sは、第17面S17と対向する第10面S10と第10面S10と反対側の第9面S9とを有する。
コア層20の第1面F1とコア層20の第2面S2と第1樹脂絶縁層50Fの第3面F3と第3樹脂絶縁層150Fの第13面F13と最外の第1樹脂絶縁層250Fの第5面F5と第2樹脂絶縁層50Sの第7面S7と第4樹脂絶縁層150Sの第17面S17と最外の第2樹脂絶縁層250Sの第9面S9のそれぞれは粗面を有する。第1面F1の粗面は第1の十点平均粗さ(rz1)を有する。第2面S2の粗面は第2の十点平均粗さ(rz2)を有する。第3面F3の粗面は第3の十点平均粗さ(rz3)を有する。第5面F5の粗面は第5の十点平均粗さ(rz5)を有する。第7面S7の粗面は第7の十点平均粗さ(rz7)を有する。第9面S9の粗面は第9の十点平均粗さ(rz9)を有する。第13面F13の粗面は第13の十点平均粗さ(rz13)を有する。第17面S17の粗面は第17の十点平均粗さ(rz17)を有する。この明細書内で十点平均粗さを粗さと称することができる。
コア層20の粗面(第1面F1の粗面と第2面S2の粗面)の大きさ(粗さrz1と粗さrz2)と最外の樹脂絶縁層(最外の第1樹脂絶縁層250Fと最外の第2樹脂絶縁層250S)の粗面(第5面F5の粗面と第9面S9の粗面)の大きさ(粗さrz5と粗さrz9)は略等しい。粗さrz1と粗さrz2と粗さrz5と粗さrz9は略等しい。
第1ビルドアップ層Bu1が複数の内側の樹脂絶縁層を有する。その時、第1ビルドアップ層Bu1内の内側の樹脂絶縁層の内、少なくとも1つの内側の樹脂絶縁層の粗面の大きさは、第5面F5の粗面の粗さrz5より小さい。この場合、少なくとも1つの内側の樹脂絶縁層は小さな粗面を有する樹脂絶縁層であり、最外の第1樹脂絶縁層250Fは大きな粗面を有する樹脂絶縁層である。このように、実施形態のプリント配線板10は、小さな粗面を有する樹脂絶縁層と大きな粗面を有する樹脂絶縁層を有する。
第1ビルドアップ層Bu1が複数の内側の樹脂絶縁層を有する場合、少なくとも1つの内側の樹脂絶縁層は小さな粗面を有する樹脂絶縁層であって、少なくとも1つの内側の樹脂絶縁層は大きな粗面を有する樹脂絶縁層である。
第1ビルドアップ層Bu1内の内側の樹脂絶縁層の数が3以上である場合、2/3以上の内側の樹脂絶縁層は小さな粗面を有する樹脂絶縁層である。
第2ビルドアップ層Bu2が複数の内側の樹脂絶縁層を有する。その時、第2ビルドアップ層Bu2内の内側の樹脂絶縁層の内、少なくとも1つの内側の樹脂絶縁層の粗面の大きさは、第9面S9の粗面の粗さrz9より小さい。この場合、少なくとも1つの内側の樹脂絶縁層は小さな粗面を有する樹脂絶縁層であり、最外の第2樹脂絶縁層250Sは大きな粗面を有する樹脂絶縁層である。このように、実施形態のプリント配線板10は、小さな粗面を有する樹脂絶縁層と大きな粗面を有する樹脂絶縁層を有する。
第2ビルドアップ層Bu2が複数の内側の樹脂絶縁層を有する場合、少なくとも1つの内側の樹脂絶縁層は小さな粗面を有する樹脂絶縁層であって、少なくとも1つの内側の樹脂絶縁層は大きな粗面を有する樹脂絶縁層である。
第2ビルドアップ層Bu2内の内側の樹脂絶縁層の数が3以上である場合、2/3以上の内側の樹脂絶縁層は小さな粗面を有する樹脂絶縁層である。
各樹脂絶縁層は小さな粗面を有する樹脂絶縁層と大きな粗面を有する樹脂絶縁層に分類される。小さな粗面を有する樹脂絶縁層の粗面の大きさと大きな粗面を有する樹脂絶縁層の粗面の粗さが比較されると、小さな粗面を有する樹脂絶縁層の粗面の大きさは大きな粗面を有する樹脂絶縁層の粗面の大きさより小さい。小さな粗面を有する樹脂絶縁層は、相対的に小さな粗面を有する樹脂絶縁層である。大きな粗面を有する樹脂絶縁層は、相対的に大きな粗面を有する樹脂絶縁層である。
小さな粗面を有する各樹脂絶縁層の粗面の大きさは略等しい。大きな粗面を有する各樹脂絶縁層の粗面の大きさは略等しい。小さな粗面の大きさは大きな粗面の大きさより小さい。
粗面の粗さ(大きさ)は十点平均粗さで代表される。
第1ビルドアップ層Bu1内の小さな粗面を有する樹脂絶縁層と第2ビルドアップ層Bu2内の小さな粗面を有する樹脂絶縁層はコア基板に関して対称に形成される。第1ビルドアップ層Bu1内の大きな粗面を有する樹脂絶縁層と第2ビルドアップ層Bu2内の大きな粗面を有する樹脂絶縁層はコア基板に関して対称に形成される。その例が図9(A)に示される。図9(A)では樹脂絶縁層に番号が順に付けられている。コア基板直上に形成されている樹脂絶縁層に1が付与され、最外の樹脂絶縁層に最も大きな数字が付与される。図9(A)では、最外の樹脂絶縁層に4が付与されている。
図9(A)に示されるように、第1ビルドアップ層内の番号1で示される内側の樹脂絶縁層が小さな粗面を有する樹脂絶縁層MFSであれば、第2ビルドアップ層内の番号1で示される内側の樹脂絶縁層は小さな粗面を有する樹脂絶縁層MFSである。第1ビルドアップ層内の番号2で示される内側の樹脂絶縁層が大きな粗面を有する樹脂絶縁層MBSであれば、第2ビルドアップ層内の番号2で示される内側の樹脂絶縁層は大きな粗面を有する樹脂絶縁層MBSである。図9(A)では、番号3で示される内側の樹脂絶縁層は大きな粗面を有する樹脂絶縁層MBSである。
最外の第1樹脂絶縁層250Fは必ず大きな粗面を有する樹脂絶縁層MBSであって、最外の第2樹脂絶縁層250Sは必ず大きな粗面を有する樹脂絶縁層MBSである。
粗面の粗さ(大きさ)の例が以下に示される。
第3の粗さ(rz3)は、第3の粗さ(rz3)と第1の粗さ(rz1)と第2の粗さ(rz2)と第5の粗さ(rz5)と第9の粗さ(rz9)の内、最も小さい。第1の粗さ(rz1)と第2の粗さ(rz2)と第5の粗さ(rz5)と第9の粗さ(rz9)は略等しい。そして、第13の粗さ(rz13)は第3の粗さ(rz3)と略等しい。もしくは、第13の粗さ(rz13)は第1の粗さ(rz1)と略等しい。
第7の粗さ(rz7)は、第7の粗さ(rz7)と第1の粗さ(rz1)と第2の粗さ(rz2)と第5の粗さ(rz5)と第9の粗さ(rz9)の中で最も小さい。第1の粗さ(rz1)と第2の粗さ(rz2)と第5の粗さ(rz5)と第9の粗さ(rz9)は略等しい。そして、第17の粗さ(rz17)と第7の粗さ(rz7)は略等しい。もしくは、第17の粗さ(rz17) は第1の粗さ(rz1)と略等しい。
第3の粗さ(rz3)と第7の粗さ(rz7)はほぼ等しい。第13の粗さ(rz13)と第17の粗さ(rz17)の粗さはほぼ等しい。
内側の樹脂絶縁層の内、小さな粗面を有する樹脂絶縁層の粗面の大きさは、最外の樹脂絶縁層の粗面の大きさとコア層の粗面の大きさより小さい。そして、最外の樹脂絶縁層の粗面の大きさはコア層の粗面の大きさより大きい。
図2(A)に示されるように、第1導体層34Fを形成する第1導体回路の断面形状は、実質的に台形である。第1導体回路は第1導体回路の底面と第1導体回路の側面との間に第1底角(θtfl、θtfr)を有する。
第2導体層34Sを形成する第2導体回路の断面形状は、実質的に台形である。第2導体回路は第2導体回路の底面と第2導体回路の側面との間に第2底角(θtsl、θtsr)を有する。
内側の第1導体層58Fを形成する内側の第1導体回路の断面形状は、実質的に台形である。内側の第1導体回路は内側の第1導体回路の底面と内側の第1導体回路の側面との間に内側の第1底角(θsfl、θsfr)を有する。
内側の第2導体層58Sを形成する内側の第2導体回路の断面形状は、実質的に台形である。内側の第2導体回路は内側の第2導体回路の底面と内側の第2導体回路の側面との間に内側の第2底角(θssl、θssr)を有する。
内側の第3導体層158Fを形成する内側の第3導体回路の断面形状は、実質的に台形である。内側の第3導体回路は第3導体回路の底面と第3導体回路の側面との間に内側の第3底角(θgfl、θgfr)を有する。
内側の第4導体層158Sを形成する内側の第4導体回路の断面形状は、実質的に台形である。内側の第4導体回路は内側の第4導体回路の底面と内側の第4導体回路の側面との間に内側の第4底角(θgsl、θgsr)を有する。
最外の第1導体層258Fを形成する最外の第1導体回路の断面形状は、実質的に台形である。最外の第1導体回路は最外の第1導体回路の底面と最外の第1導体回路の側面との間に最外の第1底角(θufl、θufr)を有する。
最外の第2導体層258Sを形成する最外の第2導体回路の断面形状は、実質的に台形である。最外の第2導体回路は最外の第2導体回路の底面と最外の第2導体回路の側面との間に最外の第2底角(θusl、θusr)を有する。
底角は図2(A)に示されている。
底角の大きさと粗面の大きさは関連している。粗面の大きさが小さいと、その粗面上に形成されている導体回路の底角は大きい。そして、粗面の大きさが大きいと、その粗面上に形成されている導体回路の底角は小さい。
実施形態のプリント配線板10は、大きな粗面を有する樹脂絶縁層と小さな粗面を有する樹脂絶縁層を含む。小さな粗面を有する樹脂絶縁層上に形成されている導体回路の底角は、大きな粗面を有する樹脂絶縁層上に形成されている導体回路の底角より大きい。従って、実施形態のプリント配線板10は、小さな底角を有する導体回路で形成される導体層と大きな底角を有する導体回路で形成される導体層を有する。小さな底角の大きさと大きな底角の大きさが比較されると、大きな底角の大きさと小さな底角の大きさとの比(大きな底角の大きさ/小さな底角の大きさ)は1より大きい。小さな底角は相対的に小さな底角を有し、大きな底角は相対的に大きな底角を有する。
コア基板を形成する導体層(第1導体層34Fと第2導体層34S)は、小さな底角を有する導体回路で形成される。
最外の導体層(最外の第1導体層258Fと最外の第2導体層258S)は、小さな底角を有する導体回路で形成される。
第1ビルドアップ層Bu1内の内側の導体層の内、少なくとも1つの内側の導体層は、大きな底角を有する導体回路で形成される。
第1ビルドアップ層Bu1内の内側の導体層の数が複数である場合、大きな底角を有する導体回路で形成される導体層と小さな底角を有する導体回路で形成される導体層が混在する。
第1ビルドアップ層Bu1内の内側の導体層の数が3以上である場合、大きな底角を有する導体回路で形成される導体層の数は2/3以上である。
第2ビルドアップ層Bu2内の内側の導体層の内、少なくとも1つの内側の導体層は、大きな底角を有する導体回路で形成される。
第2ビルドアップ層Bu2内の内側の導体層の数が複数である場合、大きな底角を有する導体回路で形成される導体層と小さな底角を有する導体回路で形成される導体層が混在する。
第2ビルドアップ層Bu2内の内側の導体層の数が3以上である場合、大きな底角を有する導体回路で形成される導体層の数は2/3以上である。
第1ビルドアップ層Bu1内の小さな底角を有する導体回路で形成される導体層と第2ビルドアップ層Bu2内の小さな底角を有する導体回路で形成される導体層はコア基板に関して対称に形成される。第1ビルドアップ層Bu1内の大きな底角を有する導体回路で形成される導体層と第2ビルドアップ層Bu2内の大きな底角を有する導体回路で形成される導体層はコア基板に関して対称に形成される。
底角の例が以下に示される。
内側の第1底角(θsfl、θsfr)の角度は、内側の第1底角(θsfl、θsfr)の角度と第1底角(θtfl、θtfr)の角度と第2底角(θtsl、θtsr)の角度と最外の第1底角(θufl、θufr)の角度と最外の第2底角(θusl、θusr)の角度の中で最も大きい。第1底角(θtfl、θtfr)の角度と第2底角(θtsl、θtsr)の角度と最外の第1底角(θufl、θufr)の角度と最外の第2底角(θusl、θusr)の角度は略等しい。そして、内側の第3底角(θgfl、θgfr)の角度は内側の第1底角(θsfl、θsfr)の角度と略等しい。もしくは、内側の第3底角(θgfl、θgfr)の角度は第1底角(θtfl、θtfr)の角度と略等しい。
内側の第2底角(θssl、θssr)の角度は、内側の第2底角(θssl、θssr)の角度と第1底角(θtfl、θtfr)の角度と第2底角(θtsl、θtsr)の角度と最外の第1底角(θufl、θufr)の角度と最外の第2底角(θusl、θusr)の角度の中で最も大きい。第1底角(θtfl、θtfr)の角度と第2底角(θtsl、θtsr)の角度と最外の第1底角(θufl、θufr)の角度と最外の第2底角(θusl、θusr)の角度は略等しい。そして、内側の第4底角(θgsl、θgsr)の角度は内側の第2底角(θssl、θssr)の角度と略等しい。もしくは、内側の第4底角(θgsl、θgsr)の角度は第2底角(θtsl、θtsr)の角度と略等しい。
内側の第1底角(θsfl、θsfr)の角度と内側の第2底角(θssl、θssr)の角度はほぼ等しい。
コア基板30の導体層34F、34Sを形成する導体回路の底角は最外の導体層258F、258Sを形成する導体回路の底角より大きい。最外の導体層258F、258Sを形成する導体回路の底角は内側の導体層内の小さな底角を有する導体回路の底角より大きい。
底角の大きさ(角度)が第1導体層を使って例示される。図9(B)に第1導体層内の第1導体回路が示されている。
第1底角は左側に形成されている第1底角θtflと右側に形成されている第1底角θtfrを有する。そして、左側に形成されている第1底角θtflの大きさと右側に形成されている第1底角θtfrの大きさが異なる場合、2つの第1底角(θtfl、θtfr)の内、第1底角は大きな底角で代表される。各導体層内の導体回路の底角の大きさは第1導体層と同様に代表される。
実施形態のプリント配線板10では、コア基板30を形成する導体層(第1導体層34Fと第2導体層34S)がスルーホール導体36で接続されている。第1導体層34Fはスルーホール導体36の周りとスルーホール導体の直上にスルーホール導体の第1スルーホールランド36Fを有する。また、第2導体層34Sはスルーホール導体36の周りとスルーホール導体の直上にスルーホール導体の第2スルーホールランド36Sを有する。第1スルーホールランド36Fと第2スルーホールランド36Sはスルーホール導体36から延びている。第1スルーホールランド36Fと第2スルーホールランド36Sはスルーホール導体36と直接接続している。第1スルーホールランド36Fとスルーホール導体36は一体的に形成されている。第2スルーホールランド36Sとスルーホール導体36は一体的に形成されている。そのため、スルーホール導体36と第1導体層34F間の接続信頼性やスルーホール導体36と第2導体層34S間の接続信頼性を高くすることができる。
図8(A)は第1導体層34Fの平面図である。
第1導体層34Fは、スルーホール導体36に繋がる第1スルーホールランド36Fと複数の第1導体回路34tfと隣接する第1導体回路間の第1スペースSPtfで形成されている。第1導体回路34tfは種々の第1導体回路の幅Ltfを有し、第1導体回路の幅Ltfは最小の第1導体回路の幅(最小配線幅)Ltfmを有する。第1スペースSPtfは種々の第1スペースの幅Stfを有し、第1スペースの幅Stfは最小の第1スペースの幅(最小絶縁間隔)Stfmを有する。第1スペースの幅Stfは隣接する第1導体回路34tf間の距離である。最小の第1導体回路の幅Ltfmを有する第1導体回路は最小の第1導体回路34tfmを形成する。最小の第1導体回路34tfmも図2(A)に示される第1底角(θtfl、θtfr)を有する。
図8(B)は第2導体層34Sの平面図である。
第2導体層34Sは、スルーホール導体36に繋がる第2スルーホールランド36Sと複数の第2導体回路34tsと隣接する第2導体回路間の第2スペースSPtsで形成されている。第2導体回路34tsは種々の第2導体回路の幅Ltsを有し、第2導体回路の幅Ltsは最小の第2導体回路の幅(最小配線幅)Ltsmを有する。第2スペースSPtsは種々の第2スペースの幅Stsを有し、第2スペースの幅Stsは最小の第2スペースの幅(最小絶縁間隔)Stsmを有する。第2スペースの幅Stsは隣接する第2導体回路34ts間の距離である。最小の第2導体回路の幅Ltsmを有する第2導体回路は最小の第2導体回路34tsmを形成する。最小の第2導体回路34tsmも図2(A)に示される第2底角(θtsl、θtsr)を有する。
図8(C)は内側の第1導体層58Fの平面図である。
内側の第1導体層58Fは、第1ビア導体60Fの直上に形成される内側の第1ビアランド60FFと複数の内側の第1導体回路58sfと隣接する内側の第1導体回路58sf間の内側の第1スペースSPsfで形成されている。内側の第1導体回路58sfは種々の内側の第1導体回路の幅Lsfを有し、内側の第1導体回路の幅Lsfは最小の内側の第1導体回路の幅(最小配線幅)Lsfmを有する。内側の第1スペースSPsfは種々の内側の第1スペースの幅Ssfを有し、内側の第1スペースの幅Ssfは最小の内側の第1スペースの幅(最小絶縁間隔)Ssfmを有する。内側の第1スペースの幅Ssfは隣接する内側の第1導体回路58sf間の距離である。最小の内側の第1導体回路の幅Lsfmを有する内側の第1導体回路は最小の内側の第1導体回路58sfmを形成する。最小の内側の第1導体回路58sfmも図2(A)に示される内側の第1底角(θsfl、θsfr)を有する。
図8(D)は内側の第2導体層58Sの平面図である。
内側の第2導体層58Sは、第2ビア導体60Sの直上に形成される内側の第2ビアランド60SSと複数の内側の第2導体回路58ssと隣接する内側の第2導体回路58ss間の内側の第2スペースSPssで形成されている。内側の第2導体回路58ssは種々の内側の第2導体回路の幅Lssを有し、内側の第2導体回路の幅Lssは最小の内側の第2導体回路の幅(最小配線幅)Lssmを有する。最小の内側の第2導体回路の幅Lssmを有する内側の第2導体回路は最小の内側の第2導体回路58ssmを形成する。内側の第2スペースSPssは種々の内側の第2スペースの幅Sssを有し、内側の第2スペースの幅Sssは最小の内側の第2スペースの幅(最小絶縁間隔)Sssmを有する。最小の内側の第2導体回路58ssmも図2(A)に示される内側の第2底角(θssl、θssr)を有する。内側の第2スペースの幅Sssは隣接する内側の第2導体回路58ss間の距離である。
図8(E)は内側の第3導体層158Fの平面図である。
内側の第3導体層158Fは、第3ビア導体160Fの直上に形成される内側の第3ビアランド160FFと複数の内側の第3導体回路158ffと隣接する内側の第3導体回路158ff間の内側の第3スペースSP3fで形成されている。内側の第3導体回路158ffは種々の内側の第3導体回路の幅L3fを有し、内側の第3導体回路の幅L3fは最小の内側の第3導体回路の幅(最小配線幅)L3fmを有する。最小の内側の第3導体回路の幅L3fmを有する内側の第3導体回路は最小の内側の第3導体回路158ffmを形成する。内側の第3スペースSP3fは種々の内側の第3スペースの幅S3fを有し、内側の第3スペースの幅S3fは最小の内側の第3スペースの幅(最小絶縁間隔)S3fmを有する。内側の第3スペースの幅S3fは隣接する内側の第3導体回路158ff間の距離である。最小の内側の第3導体回路158ffmも図2(A)に示される内側の第3底角(θgfl、θgfr)を有する。
図8(F)は内側の第4導体層158Sの平面図である。
内側の第4導体層158Sは、第4ビア導体160Sの直上に形成される内側の第4ビアランド160SSと複数の内側の第4導体回路158ssと隣接する内側の第4導体回路158ss間の内側の第4スペースSP4sで形成されている。内側の第4導体回路158ssは種々の内側の第4導体回路の幅L4sを有し、内側の第4導体回路の幅L4sは最小の内側の第4導体回路の幅(最小配線幅)L4smを有する。最小の内側の第4導体回路の幅L4smを有する内側の第4導体回路は最小の内側の第4導体回路158ssmを形成する。内側の第4スペースSP4sは種々の内側の第4スペースの幅S4sを有し、内側の第4スペースの幅S4sは最小の内側の第4スペースの幅(最小絶縁間隔)S4smを有する。内側の第4スペースの幅S4sは隣接する内側の第4導体回路158ss間の距離である。最小の内側の第4導体回路158ssmも図2(A)に示される内側の第4底角(θgsl、θgsr)を有する。
図8(G)は最外の第1導体層258Fの平面図である。
最外の第1導体層258Fは、最外の第1ビア導体260Fの直上に形成される最外の第1ビアランド260FFと複数の最外の第1導体回路258ufと隣接する最外の第1導体回路258uf間の最外の第1スペースSPufで形成されている。最外の第1導体回路258ufは種々の最外の第1導体回路の幅Lufを有し、最外の第1導体回路の幅Lufは最小の最外の第1導体回路の幅(最小配線幅)Lufmを有する。最外の第1スペースSPufは種々の最外の第1スペースの幅Sufを有し、最外の第1スペースの幅Sufは最小の最外の第1スペースの幅(最小絶縁間隔)Sufmを有する。最外の第1スペースの幅Sufは隣接する最外の第1導体回路258uf間の距離である。最小の最外の第1導体回路の幅Lufmを有する最外の第1導体回路は最小の最外の第1導体回路258ufmを形成する。最小の最外の第1導体回路258ufmも図2(A)に示される最外の第1底角(θufl、θufr)を有する。
図8(H)は最外の第2導体層258Sの平面図である。
最外の第2導体層258Sは、最外の第2ビア導体260Sの直上に形成される最外の第2ビアランド260SSと複数の最外の第2導体回路258usと隣接する最外の第2導体回路258us間の最外の第2スペースSPusで形成されている。最外の第2導体回路258usは種々の最外の第2導体回路の幅Lusを有し、最外の第2導体回路の幅Lusは最小の最外の第2導体回路の幅(最小配線幅)Lusmを有する。最外の第2スペースSPusは種々の最外の第2スペースの幅Susを有し、最外の第2スペースの幅Susは最小の最外の第2スペースの幅(最小絶縁間隔)Susmを有する。最外の第2スペースの幅Susは隣接する最外の第2導体回路258us間の距離である。最小の最外の第2導体回路の幅Lusmを有する最外の第2導体回路は最小の最外の第2導体回路258usmを形成する。最小の最外の第2導体回路258usmも図2(A)に示される最外の第2底角(θusl、θusr)を有する。
各導体層に存在する最小の導体回路の幅は粗面の大きさに関連している。大きな粗面上に形成されている導体層内に存在する最小の導体回路の幅は、小さな粗面上に形成されている導体層内に存在する最小の導体回路の幅より大きい。
各導体層に存在する最小の導体回路の幅は導体回路の底角に関連している。大きな底角を有する導体回路で形成される導体層内に存在する最小の導体回路の幅は、小さな底角を有する導体回路で形成される導体層内に存在する最小の導体回路の幅より小さい。
各導体層に存在する最小のスペースの幅は粗面の大きさに関連している。大きな粗面上に形成されている導体層内に存在する最小のスペースの幅は、小さな粗面上に形成されている導体層内に存在する最小のスペースの幅より大きい。
各導体層に存在する最小のスペースの幅は導体回路の底角に関連している。大きな底角を有する導体回路で形成される導体層内に存在する最小のスペースの幅は、小さな底角を有する導体回路で形成される導体層内に存在する最小のスペースの幅より小さい。
図2(A)に示される実施形態のプリント配線板10の一例が次に示される。
最小の内側の第1導体回路の幅Lsfmは、最小の内側の第1導体回路の幅Lsfmと最小の第1導体回路の幅Ltfmと最小の第2導体回路の幅Ltsmと最小の最外の第1導体回路の幅Lufmと最小の最外の第2導体回路の幅Lusmの中で最も小さい。そして、最小の内側の第3導体回路の幅L3fmは、最小の内側の第1導体回路の幅Lsfmと略等しい。あるいは、最小の内側の第3導体回路の幅L3fmと最小の第1導体回路の幅Ltfmと最小の第2導体回路の幅Ltsmと最小の最外の第1導体回路の幅Lufmと最小の最外の第2導体回路の幅Lusmは略等しい。
最小の内側の第2導体回路の幅Lssmは、最小の内側の第2導体回路の幅Lssmと最小の第1導体回路の幅Ltfmと最小の第2導体回路の幅Ltsmと最小の最外の第1導体回路の幅Lufmと最小の最外の第2導体回路の幅Lusmの中で最も小さい。そして、最小の内側の第4導体回路の幅L4smは、最小の内側の第2導体回路の幅Lssmと略等しい。あるいは、最小の内側の第4導体回路の幅L4smと最小の第1導体回路の幅Ltfmと最小の第2導体回路の幅Ltsmと最小の最外の第1導体回路の幅Lufmと最小の最外の第2導体回路の幅Lusmは略等しい。
最小の内側の第1スペースの幅Ssfmは、最小の内側の第1スペースの幅Ssfmと最小の第1スペースの幅Stfmと最小の第2スペースの幅Stsmと最小の最外の第1スペースの幅Sufmと最小の最外の第2スペースの幅Susmの中で最も小さい。そして、最小の内側の第3スペースの幅S3fmは最小の内側の第1スペースの幅Ssfmと略等しい。あるいは、最小の内側の第3スペースの幅S3fmと最小の第1スペースの幅Stfmと最小の第2スペースの幅Stsmと最小の最外の第1スペースの幅Sufmと最小の最外の第2スペースの幅Susmは略等しい。
最小の内側の第2スペースの幅Sssmは、最小の内側の第2スペースの幅Sssmと最小の第1スペースの幅Stfmと最小の第2スペースの幅Stsmと最小の最外の第1スペースの幅Sufmと最小の最外の第2スペースの幅Susmの中で最も小さい。そして、最小の内側の第4スペースの幅(最小絶縁間隔)S4smは最小の内側の第2スペースの幅Sssmと略等しい。あるいは、最小の内側の第4スペースの幅S4smと最小の第1スペースの幅Stfmと最小の第2スペースの幅Stsmと最小の最外の第1スペースの幅Sufmと最小の最外の第2スペースの幅Susmは略等しい。
このため、第1ビルドアップ層Bu1内の内側の導体層と第2ビルドアップ層Bu2内の内側の導体層に微細な導体回路を形成することができる。例えば、内側の第1導体層58Fと内側の第2導体層58Sの配線密度を高くすることができる。プリント配線板を小さくすることができる。プリント配線板の厚みを薄くすることができる。
実施形態では、例えば、内側の第1導体層58Fと内側の第2導体層58Sはその他の層に形成されている導体層より細い導体回路を有する。従って、内側の第1導体層58Fと内側の第2導体層58Sに信号用の導体回路を形成することが有利である。高速な信号を伝送するため、内側の第1導体層58Fを形成する導体回路58sfの表面の凹凸と内側の第2導体層58Sを形成する導体回路58ssの表面の凹凸は小さいことが好ましい。そのため、実施形態では、内側の第1導体層58Fを支える第1樹脂絶縁層50Fの粗面の大きさrz3や内側の第2導体層58Sを支える第2樹脂絶縁層50Sの粗面の大きさrz7は、コア層20の第1面F1の粗面の大きさrz1、コア層20の第2面S2の粗面の大きさrz2、最外の第1樹脂絶縁層250Fの粗面の大きさrz5と最外の第2樹脂絶縁層250Sの粗面の大きさrz9より小さい。粗面の大きさが小さいと、導体回路は樹脂絶縁層から剥がれやすい。その不具合の発生を抑えるため、実施形態では、内側の第1底角(θsfl、θsfr)が第1底角(θtfl、θtfr)、第2底角(θtsl、θtsr)、最外の第1底角(θufl、θufr)と最外の第2底角(θusl、θusr)より大きい。また、実施形態では、内側の第2底角(θssl、θssr)が第1底角(θtfl、θtfr)、第2底角(θtsl、θtsr)、最外の第1底角(θufl、θufr)と最外の第2底角(θusl、θusr)より大きい。例えば、各導体層に形成されている最小の導体回路の幅が等しいと仮定される。最少の内側の第1導体回路58sfmの断面積と最少の第1導体回路34tfmの断面積が比較されると、最少の内側の第1導体回路58sfmの断面積は最少の第1導体回路34tfmの断面積より大きい。最少の内側の第2導体回路58ssmの断面積と最少の第2導体回路34tsmの断面積が比較されると、最少の内側の第2導体回路58ssmの断面積は最少の第2導体回路34tsmの断面積より大きい。このように、実施形態のプリント配線板では、内側の第1導体層58Fを形成する導体回路の断面積や内側の第2導体層58Sを形成する導体回路の断面積を大きくすることができる。そして、導体層の物性(例えば、熱膨張係数)と樹脂絶縁層の物性(例えば、熱膨張係数)は異なるので、ヒートショック等で導体回路に応力が蓄えられると考えられる。大きな断面積を有する導体回路(前者)と小さな断面積を有する導体回路(後者)で単位面積当たりの応力が比較されると、前者の値は後者の値より小さい。そして、その応力は熱等で解放される。その解放により、導体回路と樹脂絶縁層の粗面との間の界面にストレスが伝わると予想される。単位面積当たりの応力が大きく、粗面の粗さ(大きさ)が小さいと、導体回路が樹脂絶縁層から剥がれやすい。しかしながら、実施形態では、単位面積当たりの応力が小さく、粗面の粗さ(大きさ)が小さい。また、内側の第1導体層58Fを形成する内側の第1導体回路58sfの断面積より、第1導体層34Fを形成する第1導体回路34tfの断面積は小さい。しかしながら、第1導体回路34tfは大きな粗さを有する粗面を介しコア層20に接着している。従って、単位面積当たりの応力が大きくても、粗面の凹凸が大きいので、第1導体層34Fはコア層20から剥がれがたい。第2導体層34Sや最外の第1導体層258F、最外の第2導体層258Sは第1導体層34Fと同様に樹脂絶縁層から剥がれがたい。
このように、粗面の大きさと底角は関連している。小さな粗面上に形成されている導体回路の底角は大きい。大きな粗面上に形成されている導体回路の底角は小さい。小さな粗面上に形成されている導体回路の底角は、大きな粗面上に形成されている導体回路の底角より大きい。
高速な信号が内側の第1導体層58Fや内側の第2導体層58Sで伝送されても、断面積が大きいので、低抵抗で信号を伝送することができる。底角が大きいと導体回路の電気抵抗を小さくすることができる。データの伝送速度を大きくすることができる。
内側の第3導体層158Fや内側の第4導体層158Sが小さな粗面を介して樹脂絶縁層に接着されても、内側の第1導体層と同様に、それらは樹脂絶縁層から剥がれがたい。それらに含まれる導体回路で高速な信号を伝送することが出来る。
内側の第3導体層158Fや内側の第4導体層158Sが大きな粗面を介して樹脂絶縁層に接着されても、第1導体層と同様に、それらは樹脂絶縁層から剥がれがたい。
[実施形態の製造方法]
実施形態のプリント配線板10の製造方法が図3〜図7に示される。
図3(A)に示される出発基板20zが準備される。出発基板20zは、第1面F1と第1面F1と反対側の第2面S2を有するコア層20とコア層20の第1面F1上に積層されている第1金属箔32tfと第2面S2上に積層されている第2金属箔32tsで形成されている。第1金属箔32tfはコア層20の第1面F1と第1金属箔32tfとの間の界面にマット面32tfmを有する。マット面32tfmは大きな凹凸を有する。第2金属箔32tsはコア層20の第2面S2と第2金属箔32tsとの間の界面にマット面32tsmを有する。マット面32tsmは大きな凹凸を有する。コア層20は補強材と樹脂で形成されている。コア層20は無機粒子を有しても良い。コア層20の樹脂の例は、エポキシ樹脂やBT(ビスマレイミドトリアジン)樹脂である。コア層20の補強材の例はガラスクロスやアラミド繊維である。コア層20の無機粒子の例はシリカやアルミナである。
図3(B)に示されるように、第1金属箔32tfにCO2レーザが照射される。出発基板20zの第1面F1側に第1開口28Fが形成される。第1開口28Fは、第1面から第2面S2に向かってテーパーしている。テーパーが形成されるように、レーザの条件が設定される。レーザの条件はショット数やパルス幅、出力等である。第2ショットの径を第1ショットの径より小さくすることが出来る。
図3(C)に示されるように、第2金属箔32tsにCO2レーザが照射される。出発基板20zの第2面S2側に第2開口28Sが形成される。第2開口28Sは、第2面S2から第1面F1に向かってテーパーしている。テーパーが形成されるように、レーザの条件が設定される。レーザの条件はショット数やパルス幅、出力等である。第2ショットの径を第1ショットの径より小さくすることが出来る。第1開口28Fと第2開口28Sで貫通孔28が形成される。第1開口と第2開口の接合箇所に接合エリア28Pが形成される。接合エリア28Pの外周がネック部28Cを形成する。
第1金属箔32tfと第2金属箔32ts、貫通孔28の側壁上に無電解めっき処理により第1シード層42tfと第2シード層42tsが形成される(図3(D))。第1シード層42tfを用いて第1電解めっき膜44tfが形成され、第2シード層42tsを用いて第2電解めっき膜44tsが形成される(図4(A))。第1電解めっき膜44tf上に第1エッチングレジスト48tfが形成される。第2電解めっき膜44ts上に第2エッチングレジスト48tsが形成される(図4(B))。第1エッチングレジストから露出する第1電解めっき膜44tfと第1シード層42tf、第1金属箔32tfがエッチングで除去される。第2エッチングレジストから露出する第2電解めっき膜44tsと第2シード層42ts、第2金属箔32tsがエッチングで除去される。エッチングレジストが除去され、コア基板30が完成する(図4(C))。貫通孔28にスルーホール導体36が形成される。同時に第1スルーホールランド36Fを含む第1導体層34Fや第2スルーホールランド36Sを含む第2導体層34Sが形成される。第1導体層34Fや第2導体層34Sはサブトラクティブ法で形成される。第1導体層34Fや第2導体層34Sは厚い厚みを有する導体層に属する。
実施形態では、貫通孔28の略中央部分に接合エリア28Pやネック部28Cが形成される。そのため、めっきでスルーホール導体36が形成される時、スルーホール導体36内にボイドが発生し難い。スルーホール導体36の信頼性が高い。第1導体層34Fは、第1金属箔32tfと第1金属箔32tf上の第1シード層42tfと第1シード層42tf上の第1電解めっき膜44tfから成る。第2導体層34Sはと第2金属箔32tsと第2金属箔32ts上の第2シード層42tsと第2シード層42ts上の第2電解めっき膜44tsから成る。第1導体層34Fは第1底角(θtfl、θtfr)を有し、第2導体層34Sは第2底角(θtsl、θtsr)を有する。コア基板30の第1面F1に形成される粗面は第1の粗さ(rz1)を有し、コア基板30の第2面S2に形成される粗面は第2の粗さ(rz2)を有する。
コア基板の導体層は小さな底角を有する導体回路で形成される。コア層の粗面は大きな粗面に属する。コア基板の導体層34F、34Sは厚い厚みを有する導体層に属する。
コア基板30の第1面F1上に第1樹脂絶縁層50Fと内側の第1金属箔32sfが順に積層される。第2面S2上に第2樹脂絶縁層50Sと内側の第2金属箔32ssが順に積層される(図4(D))。内側の第1金属箔32sfは第3面F3と内側の第1金属箔32sfとの間の界面にマット面32sfmを有する。マット面32sfmは小さな凹凸を有する。内側の第2金属箔32ssは第7面S7と内側の第2金属箔32ssとの間の界面にマット面32ssmを有する。マット面32ssm小さな凹凸を有する。第1樹脂絶縁層50Fと第2樹脂絶縁層50Sは、ガラスクロス等の補強材とシリカ等の無機粒子とエポキシ等の樹脂で形成されている。CO2ガスレーザにて第1樹脂絶縁層50Fと内側の第1金属箔32sfを貫通し第1導体層34Fへ至る開口51Fが形成される。第2樹脂絶縁層50Sと内側の第2金属箔32ssを貫通し第2導体層34Sに至る開口51Sが形成される(図5(A))。
内側の第1金属箔32sfと開口51Fの内壁上に内側の第1シード層42sfが形成される。内側の第2金属箔32ssと開口51Sの内壁上に内側の第2シード層42ssが形成される。内側の第1シード層42sf上にめっきレジスト48sfが形成され、内側の第2シード層42ss上にめっきレジスト48ssが形成される(図5(B))。めっきレジスト48sfから露出する内側の第1シード層42sf上に内側の第1電解めっき膜44sfが形成される。めっきレジスト48ssから露出する内側の第2シード層42ss上に内側の第2電解めっき膜44ssが形成される。この時、開口51Fは内側の第1電解めっき膜44sfで充填される。開口51Sは内側の第2電解めっき膜44ssで充填される。開口51Fに第1導体層34Fに接続する第1ビア導体60Fが形成される。開口51Sに第2導体層34Sに接続する第2ビア導体60Sが形成される(図5(C))。めっきレジスト48sf、48ssが除去される。
内側の第1電解めっき膜44sfから露出する内側の第1シード層42sfと内側の第1金属箔32sfが除去される。内側の第2電解めっき膜44ssから露出する内側の第2シード層42ssと内側の第2金属箔32ssが除去される。内側の第1導体層58Fと内側の第2導体層58SがMSAP(Modified Semi Additive Process)で形成される(図5(D))。内側の第1導体層58Fは、内側の第1金属箔32sfと内側の第1金属箔32sf上の内側の第1シード層42sfと内側の第1シード層42sf上の内側の第1電解めっき膜44sfとから成る。内側の第2導体層58Sは、内側の第2金属箔32ssと内側の第2金属箔32ss上の内側の第2シード層42ssと内側の第2シード層42ss上の内側の第2電解めっき膜44ssとから成る。内側の第1導体層58Fは内側の第1底角(θsfl、θsfr)を有し、内側の第2導体層58Sは内側の第2底角(θssl、θssr)を有する。第1樹脂絶縁層50Fの粗面は第3の粗さ(rz3)を有し、第2樹脂絶縁層50Sの粗面は第7の粗さ(rz7)を有する。
内側の第1導体層58Fと内側の第2導体層58Sは小さな凹凸を有する金属箔から形成される。従って、第1樹脂絶縁層50Fと第2樹脂絶縁層50Sは小さな粗面を有する。第1底角と第2底角は大きな底角に属する。内側の第1導体層58Fと内側の第2導体層58Sは薄い厚みを有する導体層に属する。
図4(D)〜図5(D)の工程が繰り返される。
第3樹脂絶縁層150Fと内側の第3金属箔32gfが順に第1樹脂絶縁層50Fと内側の第1導体層58F上に形成される。
第4樹脂絶縁層150Sと内側の第4金属箔32gsが順に第2樹脂絶縁層50Sと内側の第2導体層58S上に形成される。
内側の第3金属箔32gfは第13面F13と内側の第3金属箔32gfとの間の界面にマット面32gfmを有する。マット面32gfm小さな凹凸を有する。内側の第4金属箔32gsは第17面S17と内側の第4金属箔32gsとの間の界面にマット面32gsmを有する。マット面32gsmは小さな凹凸を有する。
第3樹脂絶縁層150F上に内側の第3導体層158FがMSAPで形成される。同時に、第3樹脂絶縁層150Fを貫通し、内側の第1導体層58Fと内側の第3導体層158Fを接続する第3ビア導体160Fが形成される。内側の第3導体層158Fは、内側の第3金属箔32gfと内側の第3金属箔32gf上の内側の第3シード層42gfと内側の第3シード層42gf上の内側の第3電解めっき膜44gfとから成る。
第4樹脂絶縁層150S上に内側の第4導体層158SがMSAPで形成される。同時に、第4樹脂絶縁層150Sを貫通し、内側の第2導体層58Sと内側の第4導体層158Sを接続する第4ビア導体160Sが形成される(図6(A))。内側の第4導体層158Sは、内側の第4金属箔32gsと内側の第4金属箔32gs上の内側の第4シード層42gsと内側の第4シード層42gs上の内側の第4電解めっき膜44gsとから成る。内側の第3導体層158Fは内側の第3底角(θgfl、θgfr)を有し、内側の第4導体層158Sは内側の第4底角(θgsl、θgsr)を有する。第3樹脂絶縁層150Fの粗面は第13の粗さ(rz13)を有し、第4樹脂絶縁層150Sの粗面は第17の粗さ(rz17)を有する。
内側の第3導体層158Fと内側の第4導体層158Sは小さな凹凸を有する金属箔から形成される。従って、第3樹脂絶縁層150Fと第4樹脂絶縁層150Sは小さな粗面を有する。第3底角と第4底角は大きな底角に属する。内側の第3導体層158Fと内側の第4導体層158Sは薄い厚みを有する導体層に属する。
第3樹脂絶縁層150Fと内側の第3導体層158F上に最外の第1樹脂絶縁層250Fと最外の第1金属箔32ufが順に積層される。
第4樹脂絶縁層150Sと内側の第4導体層158S上に最外の第2樹脂絶縁層250Sと最外の第2金属箔32usが順に積層される。
最外の第1金属箔32ufは最外の第1樹脂絶縁層250Fの第5面F5と最外の第1金属箔32ufとの間の界面にマット面32ufmを有する。マット面32ufmは大きな凹凸を有する。最外の第2金属箔32usは最外の第2樹脂絶縁層250Sの第9面S9と最外の第2金属箔32usとの間の界面にマット面32usmを有する。マット面32usmは大きな凹凸を有する。
CO2ガスレーザが最外の第1金属箔32ufに照射される。最外の第1金属箔32ufと最外の第1樹脂絶縁層250Fを貫通し、内側の第3導体層158Fへ至る開口251Fが形成される。
CO2ガスレーザが最外の第2金属箔32usに照射される。最外の第2金属箔32usと最外の第2樹脂絶縁層250Sを貫通し、内側の第4導体層158Sに至る開口251Sが形成される(図6(B))。
無電解めっき処理により最外の第1金属箔32ufと開口251Fの内壁上に最外の第1シード層42ufが形成される。最外の第2金属箔32usと開口251Sの内壁上に最外の第2シード層42usが形成される。電解めっき処理により最外の第1シード層42uf上に最外の第1電解めっき膜44ufが形成される。同時に、開口251F内に最外の第1ビア導体260Fが形成される。同時に、最外の第2シード層42us上に最外の第2電解めっき膜44usが形成される。開口251S内に最外の第2ビア導体260Sが形成される。最外の第1電解めっき膜44uf上にエッチングレジスト48ufが形成される。最外の第2電解めっき膜44us上にエッチングレジスト48usが形成される(図7(A))。エッチングレジスト48ufから露出する最外の第1電解めっき膜44ufと最外の第1シード層42uf、最外の第1金属箔32ufがエッチングで除去される。最外の第1導体層258Fがサブトラクティブ法で形成される。エッチングレジスト48usから露出する最外の第2電解めっき膜44usと最外の第2シード層42uS、最外の第2金属箔32usがエッチングで除去される。最外の第2導体層258Sがサブトラクティブ法で形成される(図7(B))。コア基板30の第1面F1上に第1ビルドアップ層Bu1が形成され、コア基板30の第2面S2上に第2ビルドアップ層Bu2が形成される。
最外の第1導体層258Fは、最外の第1金属箔32ufと最外の第1金属箔32uf上の最外の第1シード層42ufと最外の第1シード層42uf上の最外の第1電解めっき膜44ufとから成る。最外の第2導体層258Sは、最外の第2金属箔32usと最外の第2金属箔32us上の最外の第2シード層42usと最外の第2シード層42us上の最外の第2電解めっき膜44usとから成る。最外の第1導体層258Fは最外の第1底角(θufl、θufr)を有し、最外の第2導体層258Sは最外の第2底角(θusl、θusr)を有する。最外の第1樹脂絶縁層250Fの粗面は第5の粗さ(rz5)を有し、最外の第2樹脂絶縁層250Sの粗面は第9の粗さ(rz9)を有する。
最外の樹脂絶縁層250F、250Sの粗面は大きな粗面に属する。最外の導体層258F、258Sは小さな底角を有する導体回路で形成される。最外の導体層258F、258Sは厚い厚みを有する導体層に属する。
第1ビルドアップ層Bu1上に最外の第1導体層258Fに含まれる第1パッド73Fを露出する第1開口71Fを有する第1ソルダーレジスト層70Fが形成される。第2ビルドアップ層Bu2上に最外の第2導体層258Sに含まれる第2パッド73Sを露出する第2開口71Sを有する第2ソルダーレジスト層70Sが形成される(図1(A))。第1開口71Fから露出する第1パッド73F上にリフローで第1半田バンプ76Fが形成される。第2開口71Sから露出する第2パッド73S上にリフローで第2半田バンプ76Sが形成される。半田バンプを有するプリント配線板10が完成する(図1(B))。
各シード層を無電解銅めっき膜で形成することが好ましい。各電解めっき膜を電解銅めっき膜で形成することが好ましい。
小さな粗面を有する樹脂絶縁層の粗面の大きさ(十点平均粗さ)Rzは1.5μm以上、2.5μm以下である。大きな粗面を有する樹脂絶縁層の粗面の大きさ(十点平均粗さ)Rzは3.5μm以上、5.0μm以下である。コア層20の粗面の大きさは3.5μm以上、5.0μm以下である。最外の樹脂絶縁層250F、250Sの粗面の大きさは3.5μm以上、5.0μm以下である。粗面の大きさの観点から、粗面は小さな粗面と大きな粗面に分類される。例えば、小さな粗面の大きさRzは2.5μm以下であり、大きな粗面の大きさRzは3.5μm以上である。
小さな粗面を有する樹脂絶縁層上に形成されている金属箔のマット面の凹凸の十点平均粗さRzは1.5μm以上、2.5μm以下である。大きな粗面を有する樹脂絶縁層上に形成されている金属箔のマット面の凹凸の十点平均粗さRzは3.5μm以上、5.0μm以下である。コア層上に形成されている金属箔のマット面の凹凸の十点平均粗さRzは3.5μm以上、5.0μm以下である。最外の樹脂絶縁層上に形成されている金属箔のマット面の凹凸の十点平均粗さRzは3.5μm以上、5.0μm以下である。マット面の粗さは大きな凹凸と小さな凹凸に分類される。コア基板30を形成している導体層34F、34Sは大きな凹凸を有する金属箔から形成される。最外の導体層258F、258Sは大きな凹凸を有する金属箔から形成される。少なくとも1つの内側の導体層は大きな凹凸を有する金属箔から形成される。少なくとも1つの内側の導体層は小さな凹凸を有する金属箔から形成される。
大きな凹凸を有する金属箔から形成される導体回路は小さな底角を有し、小さな凹凸を有する金属箔から形成される導体回路は大きな底角を有する。
例えば、樹脂絶縁層の粗面は樹脂絶縁層上に積層される金属箔のマット面を転写することで形成される。コア層の粗面は、コア層上に積層される金属箔のマット面を転写することで形成される。大きな凹凸を有する金属箔から大きな粗面が形成される。小さな凹凸を有する金属箔から小さな粗面が形成される。マット面の大きさと粗面の大きさは略等しい。マット面の大きさと粗面の大きさは等しいことが好ましい。
例えば、大きな底角は80度より大きく、90度より小さい。大きな底角は85度以上であることが好ましい。小さな底角は70度より大きく、85度より小さい。小さな底角は85度未満であることが好ましい。コア基板30を形成している導体層34F、34Sは小さな底角を有する導体回路で形成される。最外の導体層258F、258Sは小さな底角を有する導体回路で形成される。少なくとも1つの内側の導体層は小さな底角を有する導体回路で形成される。少なくとも1つの内側の導体層は大きな底角を有する導体回路で形成される。
粗面の大きさとその粗面上の導体層を形成する導体回路の底角は関連している。例えば、小さな粗面を有する樹脂絶縁層上に形成される導体回路の底角は80度より大きく、90度より小さい。大きな粗面を有する樹脂絶縁層上に形成される導体回路の底角は70度より大きく、85度より小さい。
導体層の厚みとその導体層を形成する導体回路の底角は関連している。大きな底角を有する導体回路で形成される導体層の厚みは小さく、小さな底角を有する導体回路で形成される導体層の厚みは大きい。コア基板30を形成している導体層34F、34Sは厚い厚みを有する導体層に分類される。最外の導体層258F、258Sは厚い厚みを有する導体層に分類される。少なくとも1つの内側の導体層は厚い厚みを有する導体層に分類される。少なくとも1つの内側の導体層は薄い厚みを有する導体層に分類される。
厚い厚みを有する導体層の厚みは、薄い厚みを有する導体層の厚みより厚い、例えば、厚い厚みを有する導体層の厚みは、15μm以上、35μm以下である。厚い厚みを有する導体層の厚みは20μm以上であることが好ましい。薄い厚みを有する導体層の厚みは5μm以上、25μm以下である。薄い厚みを有する導体層の厚みは15μm以下であることが好ましい。薄い厚みを有する導体回路の底角は大きく、厚い厚みを有する導体回路の底角は小さい。そのため、両者の導体の体積の差が小さくなる。データの伝送速度の差が小さくなる。
厚い厚みを有する導体層は大きな粗面上に形成され、薄い厚みを有する導体層は小さな粗面上に形成される。表皮効果と導体の体積の観点から両者のデータの伝送速度の差が小さくなる。
導体層を形成する導体回路の底角とその導体層を形成する金属箔の厚みは関連している。大きな底角を有する導体回路で形成される導体層は薄い厚みを有する金属箔から形成される。小さな底角を有する導体回路で形成される導体層は厚い厚みを有する金属箔から形成される。導体層を形成する金属箔は、厚い厚みを有する金属箔と薄い厚みを有する金属箔に分類される。厚い厚みを有する金属箔の厚みは薄い厚みを有する金属箔の厚みより厚い。厚い厚みを有する金属箔の厚みは2μm以上、15μm以下である。厚い厚みを有する金属箔の厚みは5μm以上であることが好ましい。薄い厚みを有する金属箔の厚みは2μm以上、5μm以下である。薄い厚みを有する金属箔の厚みは3μm以下であることが好ましい。コア基板30を形成している導体層34F、34Sは厚い厚みを有する金属箔から形成される。最外の導体層258F、258Sは厚い厚みを有する金属箔から形成される。少なくとも1つの内側の導体層は厚い厚みを有する金属箔から形成される。少なくとも1つの内側の導体層は薄い厚みを有する金属箔から形成される。
金属箔の厚みと金属箔のマット面の凹凸の大きさは関連している。厚い厚みを有する金属箔は大きな凹凸を有する金属箔であり、薄い厚みを有する金属箔は小さな凹凸を有する金属箔である。
各導体層の厚みの例が次に示される。
コア基板30を形成する導体層34F、34Sの厚みは15μm以上、35μm以下である。コア基板の導体層を形成する金属箔の厚みは2μm以上、15μm以下である。コア基板の導体層を形成する電解めっき膜の厚みは1μm以上、12μm以下である。
最外の導体層258F、258Sの厚みは15μm以上、35μm以下である。最外の導体層を形成する金属箔の厚みは2μm以上、15μm以下である。最外の導体層を形成する電解めっき膜の厚みは1μm以上、12μm以下である。
薄い厚みを有する内側の導体層の厚みは5μm以上、25μm以下である。薄い厚みを有する内側の導体層を形成する金属箔の厚みは2μm以上、5μm以下である。薄い厚みを有する内側の導体層を形成する電解めっき膜の厚みは5μm以上、25μm以下である。
厚い厚みを有する内側の導体層の厚みは15μm以上、35μm以下である。厚い厚みを有する内側の導体層を形成する金属箔の厚みは2μm以上、15μm以下である。厚い厚みを有する内側の導体層を形成する電解めっき膜の厚みは1μm以上、12μm以下である。
最外の導体層を形成する金属箔の厚みをコア基板の導体層を形成する金属箔の厚みより薄くすることができる。
各導体層を形成する金属箔のマット面の粗さの例が次に示される。
最外の導体層を形成する金属箔のマット面の凹凸の十点平均粗さRzは3.0μm以上、5.0μm以下である。
コア基板の導体層を形成する金属箔のマット面の凹凸の十点平均粗さRzは3.0μm以上、5.0μm以下である。
最外の導体層を形成する金属箔のマット面の凹凸の十点平均粗さをコア基板の導体層を形成する金属箔のマット面の凹凸の十点平均粗さより小さくすることができる。例えば、コア基板の導体層を形成する金属箔のマット面の粗さRzは3.5μm以上、5.0μm以下である。最外の導体層を形成する金属箔のマット面の凹凸の十点平均粗さRzは3.0μm以上、4.5μm以下である。
薄い厚みを有する内側の導体層を形成する金属箔のマット面の凹凸の十点平均粗さRzは1.5μm以上、2.5μm以下である。
厚い厚みを有する内側の導体層を形成する金属箔のマット面の凹凸の十点平均粗さRzは3.0μm以上、5.0μm以下である。
最外の導体層を形成する金属箔の厚みをコア基板の導体層を形成する金属箔の厚みより薄くすることができる。最外の導体層を形成する金属箔のマット面の凹凸の十点平均粗さをコア基板の導体層を形成する金属箔のマット面の凹凸の十点平均粗さより小さくすることができる。
30 コア基板
32tf、32sf、32gf、32uf、32ts、32ss、32gs、32us 金属箔
34F 第1導体層
34S 第2導体層
36 スルーホール導体
50F 第1樹脂絶縁層
50S 第2樹脂絶縁層
58F 内側の第1導体層
58S 内側の第2導体層
250F 最外の第1樹脂絶縁層
250S 最外の第2樹脂絶縁層
258F 最外の第1導体層
258S 最外の第2導体層

Claims (5)

  1. 第1面と前記第1面と反対側の第2面を有するコア層と前記コア層の前記第1面上の第1導体層と前記コア層の前記第2面上の第2導体層と前記コア層を貫通し前記第1導体層と前記第2導体層とを接続するスルーホール導体とを有するコア基板と、
    第3面と前記第3面と反対側の第4面を有し、前記第1面と前記第4面が対向するように前記第1面と前記第1導体層上に形成されている第1樹脂絶縁層と、
    第7面と前記第7面と反対側の第8面を有し、前記第2面と前記第8面が対向するように前記第2面と前記第2導体層上に形成されている第2樹脂絶縁層と、
    前記第1樹脂絶縁層の前記第3面上に形成されている内側の第1導体層と、
    前記第2樹脂絶縁層の前記第7面上に形成されている内側の第2導体層と、
    第5面と前記第5面と反対側の第6面とを有し、前記第6面が前記1面を向くように前記第1樹脂絶縁層と前記内側の第1導体層上に形成されている最外の第1樹脂絶縁層と、
    第9面と前記第9面と反対側の第10面とを有し、前記第10面が前記第2面を向くように前記第2樹脂絶縁層と前記内側の第2導体層上に形成されている最外の第2樹脂絶縁層と、
    前記最外の第1樹脂絶縁層上に形成されている最外の第1導体層と、
    前記最外の第2樹脂絶縁層上に形成されている最外の第2導体層と、
    前記最外の第1樹脂絶縁層と前記最外の第1導体層上に形成されている第1のソルダーレジスト層と、
    前記最外の第2樹脂絶縁層と前記最外の第2導体層上に形成されている第2のソルダーレジスト層、とからなるプリント配線板であって、
    前記第1導体層を形成する導体回路の断面形状は略台形であって、前記第2導体層を形成する導体回路の断面形状は略台形であって、前記内側の第1導体層を形成する導体回路の断面形状は略台形であって、前記内側の第2導体層を形成する導体回路の断面形状は略台形であって、前記最外の第1導体層を形成する導体回路の断面形状は略台形であって、前記最外の第2導体層を形成する導体回路の断面形状は略台形であって、
    前記第1面と前記第2面と前記第3面と前記第5面と前記第7面と前記第9面のそれぞれは粗面を有し、
    前記第1面の粗面は第1の十点平均粗さ(rz1)を有し、
    前記第2面の粗面は第2の十点平均粗さ(rz2)を有し、
    前記第3面の粗面は第3の十点平均粗さ(rz3)を有し、
    前記第5面の粗面は第5の十点平均粗さ(rz5)を有し、
    前記第7面の粗面は第7の十点平均粗さ(rz7)を有し、
    前記第9面の粗面は第9の十点平均粗さ(rz9)を有し、
    前記rz3は、前記rz3と前記rz1と前記rz2と前記rz5と前記rz9の中で最も小さく、
    前記rz7は、前記rz7と前記rz1と前記rz2と前記rz5と前記rz9の中で最も小さく、
    前記第1導体層と前記第2導体層と前記内側の第1導体層と前記内側の第2導体層と前記最外の第1導体層と前記最外の第2導体層は金属箔と前記金属箔上のシード層と前記シード層上の電解めっき膜で形成され、
    前記第1導体層は複数の第1導体回路と隣接する前記第1導体回路間の第1スペースで形成され、
    前記第2導体層は複数の第2導体回路と隣接する前記第2導体回路間の第2スペースで形成され、
    前記内側の1導体層は複数の内側の第1導体回路と隣接する前記内側の第1導体回路間の内側の第1スペースで形成され、
    前記内側の第2導体層は複数の内側の第2導体回路と隣接する前記内側の第2導体回路間の内側の第2スペースで形成され、
    前記最外の第1導体層は複数の最外の第1導体回路と隣接する前記最外の第1導体回路間の最外の第1スペースで形成され、
    前記最外の第2導体層は複数の最外の第2導体回路と隣接する前記最外の第2導体回路間の最外の第2スペースで形成され、
    前記第1導体回路は第1導体回路の幅を有し、前記第2導体回路は第2導体回路の幅を有し、前記内側の第1導体回路は内側の第1導体回路の幅を有し、前記内側の第2導体回路は内側の第2導体回路の幅を有し、前記最外の第1導体回路は最外の第1導体回路の幅を有し、前記最外の第2導体回路は最外の第2導体回路の幅を有し、
    前記第1導体回路の幅は最小の第1導体回路の幅を有し、前記第2導体回路の幅は最小の第2導体回路の幅を有し、前記内側の第1導体回路の幅は最小の内側の第1導体回路の幅を有し、前記内側の第2導体回路の幅は最小の内側の第2導体回路の幅を有し、前記最外の第1導体回路の幅は最小の最外の第1導体回路の幅を有し、前記最外の第2導体回路の幅は最小の最外の第2導体回路の幅を有し、
    前記最小の内側の第1導体回路の幅は、前記最小の内側の第1導体回路の幅と前記最小の第1導体回路の幅と前記最小の第2導体回路の幅と前記最小の最外の第1導体回路の幅と前記最小の最外の第2導体回路の幅の中で最も小さく、
    前記最小の内側の第2導体回路の幅は、前記最小の内側の第2導体回路の幅と前記最小の第1導体回路の幅と前記最小の第2導体回路の幅と前記最小の最外の第1導体回路の幅と前記最小の最外の第2導体回路の幅の中で最も小さく、
    前記第1スペースは第1スペースの幅を有し、前記第2スペースは第2スペースの幅を有し、前記内側の第1スペースは内側の第1スペースの幅を有し、前記内側の第2スペースは内側の第2スペースの幅を有し、前記最外の第1スペースは最外の第1スペースの幅を有し、前記最外の第2スペースは最外の第2スペースの幅を有し、
    前記第1スペースの幅は最小の第1スペースの幅を有し、前記第2スペースの幅は最小の第2スペースの幅を有し、前記内側の第1スペースの幅は最小の内側の第1スペースの幅を有し、前記内側の第2スペースの幅は最小の内側の第2スペースの幅を有し、前記最外の第1スペースの幅は最小の最外の第1スペースの幅を有し、前記最外の第2スペースの幅は最小の最外の第2スペースの幅を有し、
    前記最小の内側の第1スペースの幅は、前記最小の内側の第1スペースの幅と前記最小の第1スペースの幅と前記最小の第2スペースの幅と前記最小の最外の第1スペースの幅と前記最小の最外の第2スペースの幅の中で最も小さく、
    前記最小の内側の第2スペースの幅は、前記最小の内側の第2スペースの幅と前記最小の第1スペースの幅と前記最小の第2スペースの幅と前記最小の最外の第1スペースの幅と前記最小の最外の第2スペースの幅の中で最も小さく、
    前記最小の第1導体回路は、前記最小の第1導体回路の底面と前記最小の第1導体回路の側面との間に第1底角を有し、
    前記最小の第2導体回路は、前記最小の第2導体回路の底面と前記最小の第2導体回路の側面との間に第2底角を有し、
    前記最小の内側の第1導体回路は、前記最小の内側の第1導体回路の底面と前記最小の内側の第1導体回路の側面との間に内側の第1底角を有し、
    前記最小の内側の第2導体回路は、前記最小の内側の第2導体回路の底面と前記最小の内側の第2導体回路の側面との間に内側の第2底角を有し、
    前記最小の最外の第1導体回路は、前記最小の最外の第1導体回路の底面と前記最小の最外の第1導体回路の側面との間に最外の第1底角を有し、
    前記最小の最外の第2導体回路は、前記最小の最外の第2導体回路の底面と前記最小の最外の第2導体回路の側面との間に最外の第2底角を有し、
    前記内側の第1底角は、前記内側の第1底角と前記第1底角と前記第2底角と前記最外の第1底角と前記最外の第2底角の中で最も大きく、
    前記内側の第2底角は、前記内側の第2底角と前記第1底角と前記第2底角と前記最外の第1底角と前記最外の第2底角の中で最も大きい。
  2. 請求項1のプリント配線板であって、
    前記第1底角は左側に形成されている第1底角と右側に形成されている第1底角を有し、前記左側に形成されている第1底角の大きさと前記右側に形成されている第1底角の大きさが異なる場合、2つの第1底角の内、前記第1底角は大きな底角で代表され、
    前記第2底角は左側に形成されている第2底角と右側に形成されている第2底角を有し、前記左側に形成されている第2底角の大きさと前記右側に形成されている第2底角の大きさが異なる場合、2つの第2底角の内、前記第2底角は大きな底角で代表され、
    前記内側の第1底角は左側に形成されている内側の第1底角と右側に形成されている内側の第1底角を有し、前記左側に形成されている内側の第1底角の大きさと前記右側に形成されている内側の第1底角の大きさが異なる場合、2つの内側の第1底角の内、前記内側の第1底角は大きな底角で代表され、
    前記内側の第2底角は左側に形成されている内側の第2底角と右側に形成されている内側の第2底角を有し、前記左側に形成されている内側の第2底角の大きさと前記右側に形成されている内側の第2底角の大きさが異なる場合、2つの内側の第2底角の内、前記内側の第2底角は大きな底角で代表され、
    前記最外の第1底角は左側に形成されている最外の第1底角と右側に形成されている最外の第1底角を有し、前記左側に形成されている最外の第1底角の大きさと前記右側に形成されている最外の第1底角の大きさが異なる場合、2つの最外の第1底角の内、前記最外の第1底角は大きな底角で代表され、
    前記最外の第2底角は左側に形成されている最外の第2底角と右側に形成されている最外の第2底角を有し、前記左側に形成されている最外の第2底角の大きさと前記右側に形成されている最外の第2底角の大きさが異なる場合、2つの最外の第2底角の内、前記最外の第2底角は大きな底角で代表される。
  3. 請求項1のプリント配線板であって、
    前記コア基板は前記スルーホール導体を形成するための貫通孔を有し、前記貫通孔は、前記第1面から前記第2面に向けてテーパーしている第1開口と前記第2面から前記第1面に向けてテーパーしている第2開口で形成されている。
  4. 第1面と前記第1面と反対側の第2面を有するコア層と前記コア層の前記第1面上の第1導体層と前記コア層の前記第2面上の第2導体層と前記コア層を貫通し前記第1導体層と前記第2導体層とを接続するスルーホール導体とを有するコア基板と、
    第3面と前記第3面と反対側の第4面を有し、前記第1面と前記第4面が対向するように前記第1面と前記第1導体層上に形成されている第1樹脂絶縁層と、
    第7面と前記第7面と反対側の第8面を有し、前記第2面と前記第8面が対向するように前記第2面と前記第2導体層上に形成されている第2樹脂絶縁層と、
    前記第1樹脂絶縁層の前記第3面上に形成されている内側の第1導体層と、
    前記第2樹脂絶縁層の前記第7面上に形成されている内側の第2導体層と、
    第5面と前記第5面と反対側の第6面とを有し、前記第6面が前記1面を向くように前記第1樹脂絶縁層と前記内側の第1導体層上に形成されている最外の第1樹脂絶縁層と、
    第9面と前記第9面と反対側の第10面とを有し、前記第10面が前記第2面を向くように前記第2樹脂絶縁層と前記内側の第2導体層上に形成されている最外の第2樹脂絶縁層と、
    前記最外の第1樹脂絶縁層上に形成されている最外の第1導体層と、
    前記最外の第2樹脂絶縁層上に形成されている最外の第2導体層、とからなるプリント配線板であって、
    前記第1導体層は第1導体回路を含み、前記第1導体回路の断面形状は略台形であって、前記第1導体回路は、前記第1導体回路の底面と前記第1導体回路の側面との間に第1底角を有し、
    前記第2導体層は第2導体回路を含み、前記第2導体回路の断面形状は略台形であって、前記第2導体回路は、前記第2導体回路の底面と前記第2導体回路の側面との間に第2底角を有し、
    前記内側の第1導体層は内側の第1導体回路を含み、前記内側の第1導体回路の断面形状は略台形であって、前記内側の第1導体回路は、前記内側の第1導体回路の底面と前記内側の第1導体回路の側面との間に内側の第1底角を有し、
    前記内側の第2導体層は内側の第2導体回路を含み、前記内側の第2導体回路の断面形状は略台形であって、前記内側の第2導体回路は、前記内側の第2導体回路の底面と前記内側の第2導体回路の側面との間に内側の第2底角を有し、
    前記最外の第1導体層は最外の第1導体回路を含み、前記最外の第1導体回路の断面形状は略台形であって、前記最外の第1導体回路は、前記最外の第1導体回路の底面と前記最外の第1導体回路の側面との間に最外の第1底角を有し、
    前記最外の第2導体層は最外の第2導体回路を含み、前記最外の第2導体回路の断面形状は略台形であって、前記最外の第2導体回路は、前記最外の第2導体回路の底面と前記最外の第2導体回路の側面との間に最外の第2底角を有し、
    前記第1面と前記第2面と前記第3面と前記第5面と前記第7面と前記第9面のそれぞれは粗面を有し、
    前記第1面の粗面は第1の十点平均粗さ(rz1)を有し、
    前記第2面の粗面は第2の十点平均粗さ(rz2)を有し、
    前記第3面の粗面は第3の十点平均粗さ(rz3)を有し、
    前記第5面の粗面は第5の十点平均粗さ(rz5)を有し、
    前記第7面の粗面は第7の十点平均粗さ(rz7)を有し、
    前記第9面の粗面は第9の十点平均粗さ(rz9)を有し、
    前記粗面の粗さの大きさと前記底角の大きさは関連していて、前記粗面の大きさが大きいと、前記底角の大きさは小さく、前記粗面の大きさが小さいと、前記底角の大きさは大きい。
  5. 請求項4のプリント配線板であって、前記コア層の前記第1面上に形成されている小さな粗面を有する樹脂絶縁層と前記コア層の前記第2面上に形成されている小さな粗面を有する樹脂絶縁層はコア基板に関して対称に形成される。
JP2017204927A 2017-10-24 2017-10-24 プリント配線板 Pending JP2019079900A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017204927A JP2019079900A (ja) 2017-10-24 2017-10-24 プリント配線板
CN201811233846.4A CN109699121B (zh) 2017-10-24 2018-10-23 印刷布线板
US16/169,340 US10405426B2 (en) 2017-10-24 2018-10-24 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017204927A JP2019079900A (ja) 2017-10-24 2017-10-24 プリント配線板

Publications (1)

Publication Number Publication Date
JP2019079900A true JP2019079900A (ja) 2019-05-23

Family

ID=66170240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017204927A Pending JP2019079900A (ja) 2017-10-24 2017-10-24 プリント配線板

Country Status (3)

Country Link
US (1) US10405426B2 (ja)
JP (1) JP2019079900A (ja)
CN (1) CN109699121B (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP2014027212A (ja) * 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
JP2015038911A (ja) * 2012-09-27 2015-02-26 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015159167A (ja) * 2014-02-24 2015-09-03 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015185564A (ja) * 2014-03-20 2015-10-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2016092292A (ja) * 2014-11-07 2016-05-23 イビデン株式会社 配線板およびその製造方法

Also Published As

Publication number Publication date
CN109699121B (zh) 2023-04-11
US10405426B2 (en) 2019-09-03
US20190124767A1 (en) 2019-04-25
CN109699121A (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
US20080196931A1 (en) Printed circuit board having embedded components and method for manufacturing thereof
US9578755B2 (en) Printed wiring board having buildup layers and multilayer core substrate with double-sided board
US7968803B2 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2015170770A (ja) プリント配線板
US20130048355A1 (en) Printed wiring board
TWM590837U (zh) 印刷電路板
CN108633177B (zh) 印刷布线板
US10314168B2 (en) Printed wiring board
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
JP5660462B2 (ja) プリント配線板
KR102442389B1 (ko) 인쇄회로기판 및 그 제조방법
JP2019079900A (ja) プリント配線板
JP2019079901A (ja) プリント配線板
JP2019079899A (ja) プリント配線板
JP6387712B2 (ja) プリント配線板
JP2019121771A (ja) プリント配線板
JP2020057767A (ja) プリント配線基板
JP2019091775A (ja) プリント配線板の製造方法
TW202038688A (zh) 導熱件內埋式電路板的製造方法及依其所製造的導熱件內埋式電路板
KR101089923B1 (ko) 인쇄회로기판의 제조방법
KR100729939B1 (ko) 다층 인쇄회로기판 제조방법
JP2018022823A (ja) プリント配線板
JP2020080352A (ja) プリント配線板、プリント配線板の製造方法
JP2016134395A (ja) プリント配線板の製造方法