CN109699121A - 印刷布线板 - Google Patents

印刷布线板 Download PDF

Info

Publication number
CN109699121A
CN109699121A CN201811233846.4A CN201811233846A CN109699121A CN 109699121 A CN109699121 A CN 109699121A CN 201811233846 A CN201811233846 A CN 201811233846A CN 109699121 A CN109699121 A CN 109699121A
Authority
CN
China
Prior art keywords
outermost
face
conductor
conductor circuit
minimum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811233846.4A
Other languages
English (en)
Other versions
CN109699121B (zh
Inventor
足立武马
牧野年秀
野口英俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN109699121A publication Critical patent/CN109699121A/zh
Application granted granted Critical
Publication of CN109699121B publication Critical patent/CN109699121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供印刷布线板。该印刷布线板的安装可靠性较高。实施方式的印刷布线板具有：芯基板，其具有第1导体层(34F)和第2导体层(34S)；以及构建层(Bu1、Bu2)，它们层叠在芯基板上。而且，构建层(Bu1、Bu2)具有内侧导体层和最外侧导体层。形成各导体层的导体电路具有底角，至少1个形成内侧导体层的导体电路的底角比形成第1导体层的导体电路的底角大。

Description

印刷布线板
技术领域
本发明涉及具有芯基板、交替地层叠在芯基板上的导体层、以及树脂绝缘层的印刷布线板。
背景技术
专利文献1在图2A中公开了多层印刷布线板。在该印刷布线板上，交替地层叠有绝缘层和导体层，相邻的导体层利用形成在绝缘层上的通孔连接。此外，专利文献1在图9A～9E和图10A～10E、图11、图12A～12B中示出了多层印刷布线板的制造方法。根据专利文献1的图9B，在绝缘层上形成有用于形成直到铜箔为止的通孔的开口。然后，在该开口内形成有通孔。因此，如图9E所示，在绝缘层的两个面上形成有导体层。而且，在专利文献1中，通过在图9E的电路基板的两个面上交替地层叠绝缘层和导体层而制造出图12A所示的多层印刷布线板。
专利文献1：日本特开2012-156525号公报
[专利文献1的课题]
根据图9A～9E、图10A～10E、图11和图12A～12B所示的制造方法，在专利文献1中，认为图9E的电路基板是芯基板。而且，该芯基板具有直至铜箔的通孔。例如，认为当专利文献1的图12A所示的多层印刷布线板因热循环受到应力时，图9E所示的电路基板(芯基板)会受到较大的应力。特别是，认为作用于形成在专利文献1的图9E所示的电路基板(芯基板)上的通孔的底面与铜箔(导体电路)之间的界面的应力较大，该铜箔与该底面连接。设想图9E所示的电路基板(芯基板)内的通孔的底面与铜箔(导体电路)之间的连接可靠性会因该应力而下降。
发明内容
本发明的印刷布线板由以下部件构成：芯基板，其具有：具有第1面和与所述第1面为相反侧的第2面的芯层、所述芯层的所述第1面上的第1导体层、所述芯层的所述第2面上的第2导体层、以及贯穿所述芯层并将所述第1导体层和所述第2导体层连接的通孔导体；第1树脂绝缘层，其具有第3面和与所述第3面为相反侧的第4面，以所述第4面与所述第1面对置的方式形成在所述第1面和所述第1导体层上；第2树脂绝缘层，其具有第7面和与所述第7面为相反侧的第8面，以所述第8面与所述第2面对置的方式形成在所述第2面和所述第2导体层上；内侧第1导体层，其形成在所述第1树脂绝缘层的所述第3面上；内侧第2导体层，其形成在所述第2树脂绝缘层的所述第7面上；最外侧第1树脂绝缘层，其具有第5面和与所述第5面为相反侧的第6面，以所述第6面面向所述1面的方式形成在所述第1树脂绝缘层和所述内侧第1导体层上；最外侧第2树脂绝缘层，其具有第9面和与所述第9面为相反侧的第10面，以所述第10面面向所述第2面的方式形成在所述第2树脂绝缘层和所述内侧第2导体层上；最外侧第1导体层，其形成在所述最外侧第1树脂绝缘层上；最外侧第2导体层，其形成在所述最外侧第2树脂绝缘层上；第1阻焊层，其形成在所述最外侧第1树脂绝缘层和所述最外侧第1导体层上；以及第2阻焊层，其形成在所述最外侧第2树脂绝缘层和所述最外侧第2导体层上。而且，形成所述第1导体层的导体电路的截面形状为大致梯形，形成所述第2导体层的导体电路的截面形状为大致梯形，形成所述内侧第1导体层的导体电路的截面形状为大致梯形，形成所述内侧第2导体层的导体电路的截面形状为大致梯形，形成所述最外侧第1导体层的导体电路的截面形状为大致梯形，形成所述最外侧第2导体层的导体电路的截面形状为大致梯形，所述第1面、所述第2面、所述第3面、所述第5面、所述第7面和所述第9面分别具有粗糙面，所述第1面的粗糙面具有第1十点平均粗糙度(rz1)，所述第2面的粗糙面具有第2十点平均粗糙度(rz2)，所述第3面的粗糙面具有第3十点平均粗糙度(rz3)，所述第5面的粗糙面具有第5十点平均粗糙度(rz5)，所述第7面的粗糙面具有第7十点平均粗糙度(rz7)，所述第9面的粗糙面具有第9十点平均粗糙度(rz9)，所述rz3装置在所述rz3、所述rz1、所述rz2、所述rz5和所述rz9之中最小，所述rz7在所述rz7、所述rz1、所述rz2、所述rz5和所述rz9之中最小，所述第1导体层、所述第2导体层、所述内侧第1导体层、所述内侧第2导体层、所述最外侧第1导体层和所述最外侧第2导体层由金属箔、所述金属箔上的种子层和所述种子层上的电镀膜形成，所述第1导体层由多个第1导体电路、以及相邻的所述第1导体电路之间的第1空间形成，所述第2导体层由多个第2导体电路、以及相邻的所述第2导体电路之间的第2空间形成，所述内侧第1导体层由多个内侧第1导体电路、以及相邻的所述内侧第1导体电路之间的内侧第1空间形成，所述内侧第2导体层由多个内侧第2导体电路、以及相邻的所述内侧第2导体电路之间的内侧第2空间形成，所述最外侧第1导体层由多个最外侧第1导体电路、以及相邻的所述最外侧第1导体电路之间的最外侧第1空间形成，所述最外侧第2导体层由多个最外侧第2导体电路、以及相邻的所述最外侧第2导体电路之间的最外侧第2空间形成，所述第1导体电路具有第1导体电路宽度，所述第2导体电路具有第2导体电路宽度，所述内侧第1导体电路具有内侧第1导体电路宽度，所述内侧第2导体电路具有内侧第2导体电路宽度，所述最外侧第1导体电路具有最外侧第1导体电路宽度，所述最外侧第2导体电路具有最外侧第2导体电路宽度，所述第1导体电路宽度具有最小第1导体电路宽度，所述第2导体电路宽度具有最小第2导体电路宽度，所述内侧第1导体电路宽度具有最小内侧第1导体电路宽度，所述内侧第2导体电路宽度具有最小内侧第2导体电路宽度，所述最外侧第1导体电路宽度具有最小最外侧第1导体电路宽度，所述最外侧第2导体电路宽度具有最小最外侧第2导体电路宽度，所述最小内侧第1导体电路宽度在所述最小内侧第1导体电路宽度、所述最小第1导体电路宽度、所述最小第2导体电路宽度、所述最小最外侧第1导体电路宽度和所述最小最外侧第2导体电路宽度之中最小，所述最小内侧第2导体电路宽度在所述最小内侧第2导体电路宽度、所述最小第1导体电路宽度、所述最小第2导体电路宽度、所述最小最外侧第1导体电路宽度和所述最小最外侧第2导体电路宽度之中最小，所述第1空间具有第1空间的宽度，所述第2空间具有第2空间宽度，所述内侧第1空间具有内侧第1空间的宽度，所述内侧第2空间具有内侧第2空间宽度，所述最外侧第1空间具有最外侧第1空间宽度，所述最外侧第2空间具有最外侧第2空间宽度，所述第1空间的宽度具有最小第1空间宽度，所述第2空间宽度具有最小第2空间宽度，所述内侧第1空间的宽度具有最小内侧第1空间宽度，所述内侧第2空间宽度具有最小内侧第2空间宽度，所述最外侧第1空间宽度具有最小最外侧第1空间宽度，所述最外侧第2空间宽度具有最小最外侧第2空间宽度，所述最小内侧第1空间宽度在所述最小内侧第1空间宽度、所述最小第1空间宽度、所述最小第2空间宽度、所述最小最外侧第1空间宽度和所述最小最外侧第2空间宽度之中最小，所述最小内侧第2空间宽度在所述最小内侧第2空间宽度、所述最小第1空间宽度、所述最小第2空间宽度、所述最小最外侧第1空间宽度和所述最小最外侧第2空间宽度之中最小，所述最小第1导体电路在所述最小第1导体电路的底面与所述最小第1导体电路的侧面之间具有第1底角，所述最小第2导体电路在所述最小第2导体电路的底面与所述最小第2导体电路的侧面之间具有第2底角，所述最小内侧第1导体电路在所述最小内侧第1导体电路的底面与所述最小内侧第1导体电路的侧面之间具有内侧第1底角，所述最小内侧第2导体电路在所述最小内侧第2导体电路的底面与所述最小内侧第2导体电路的侧面之间具有内侧第2底角，所述最小最外侧第1导体电路在所述最小最外侧第1导体电路的底面与所述最小最外侧第1导体电路的侧面之间具有最外侧第1底角，所述最小最外侧第2导体电路在所述最小最外侧第2导体电路的底面与所述最小最外侧第2导体电路的侧面之间具有最外侧第2底角，所述内侧第1底角在所述内侧第1底角、所述第1底角、所述第2底角、所述最外侧第1底角和所述最外侧第2底角之中最大，所述内侧第2底角在所述内侧第2底角、所述第1底角、所述第2底角、所述最外侧第1底角和所述最外侧第2底角之中最大。
本发明的第2观点的印刷布线板由以下部件构成：芯基板，其具有：具有第1面和与所述第1面为相反侧的第2面的芯层、所述芯层的所述第1面上的第1导体层、所述芯层的所述第2面上的第2导体层、以及贯穿所述芯层并将所述第1导体层和所述第2导体层连接的通孔导体；第1树脂绝缘层，其具有第3面和与所述第3面为相反侧的第4面，以所述第4面与所述第1面对置的方式形成在所述第1面和所述第1导体层上；第2树脂绝缘层，其具有第7面和与所述第7面为相反侧的第8面，以所述第8面与所述第2面对置的方式形成在所述第2面和所述第2导体层上；内侧第1导体层，其形成在所述第1树脂绝缘层的所述第3面上；内侧第2导体层，其形成在所述第2树脂绝缘层的所述第7面上；最外侧第1树脂绝缘层，其具有第5面和与所述第5面为相反侧的第6面，以所述第6面面向所述1面的方式形成在所述第1树脂绝缘层和所述内侧第1导体层上；最外侧第2树脂绝缘层，其具有第9面和与所述第9面为相反侧的第10面，以所述第10面面向所述第2面的方式形成在所述第2树脂绝缘层和所述内侧第2导体层上；最外侧第1导体层，其形成在所述最外侧第1树脂绝缘层上；以及最外侧第2导体层，其形成在所述最外侧第2树脂绝缘层上。而且，所述第1导体层包含第1导体电路，所述第1导体电路的截面形状为大致梯形，所述第1导体电路在所述第1导体电路的底面与所述第1导体电路的侧面之间具有第1底角，所述第2导体层包含第2导体电路，所述第2导体电路的截面形状为大致梯形，所述第2导体电路在所述第2导体电路的底面与所述第2导体电路的侧面之间具有第2底角，所述内侧第1导体层包含内侧第1导体电路，所述内侧第1导体电路的截面形状为大致梯形，所述内侧第1导体电路在所述内侧第1导体电路的底面与所述内侧第1导体电路的侧面之间具有内侧第1底角，所述内侧第2导体层包含内侧第2导体电路，所述内侧第2导体电路的截面形状为大致梯形，所述内侧第2导体电路在所述内侧第2导体电路的底面与所述内侧第2导体电路的侧面之间具有内侧第2底角，所述最外侧第1导体层包含最外侧第1导体电路，所述最外侧第1导体电路的截面形状为大致梯形，所述最外侧第1导体电路在所述最外侧第1导体电路的底面与所述最外侧第1导体电路的侧面之间具有最外侧第1底角，所述最外侧第2导体层包含最外侧第2导体电路，所述最外侧第2导体电路的截面形状为大致梯形，所述最外侧第2导体电路在所述最外侧第2导体电路的底面与所述最外侧第2导体电路的侧面之间具有最外侧第2底角，所述第1面、所述第2面、所述第3面、所述第5面、所述第7面和所述第9面分别具有粗糙面，所述第1面的粗糙面具有第1十点平均粗糙度(rz1)，所述第2面的粗糙面具有第2十点平均粗糙度(rz2)，所述第3面的粗糙面具有第3十点平均粗糙度(rz3)，所述第5面的粗糙面具有第5十点平均粗糙度(rz5)，所述第7面的粗糙面具有第7十点平均粗糙度(rz7)，所述第9面的粗糙面具有第9十点平均粗糙度(rz9)，所述粗糙面的粗糙度的大小与所述底角的大小相关，当所述粗糙面的大小较大时，所述底角的大小较小，当所述粗糙面的大小较小时，所述底角的大小较大。
[实施方式的效果]
根据本发明的实施方式，最小内侧第1导体电路宽度与最小第1导体电路宽度、最小第2导体电路宽度、最小最外侧第1导体电路宽度和最小最外侧第2导体电路宽度相比而较小。此外，最小内侧第2导体电路宽度与最小第1导体电路宽度、最小第2导体电路宽度、最小最外侧第1导体电路宽度和最小最外侧第2导体电路宽度相比而较小。因此，能够在内侧第1导体层和内侧第2导体层上形成信号用的导体电路。为了传输高速的信号，形成内侧第1导体层的导体电路的表面的凹凸和形成内侧第2导体层的导体电路的表面的凹凸优选较小。因此，在实施方式中，支撑内侧第1导体层的树脂绝缘层的粗糙面的粗糙度rz3和支撑内侧第2导体层的树脂绝缘层的粗糙面的粗糙度rz7比芯层的粗糙面的粗糙度rz1、rz2小。此外，支撑内侧第1导体层的树脂绝缘层的粗糙面的粗糙度rz3和支撑内侧第2导体层的树脂绝缘层的粗糙面的粗糙度rz7比最外侧树脂绝缘层的粗糙面的粗糙度rz5、rz9小。当粗糙面的粗糙度较小时，导体电路容易从树脂绝缘层剥离。为了抑制该不良情况的产生，在实施方式中，内侧第1底角比第1底角、第2底角、最外侧第1底角和最外侧第2底角大。此外，内侧第2底角比第1底角、第2底角、最外侧第1底角和最外侧第2底角大。例如，当对内侧第1导体层上形成的最小导体电路的截面积与第1导体层上形成的最小导体电路的截面积进行比较时，内侧第1导体层上形成的最小导体电路的截面积比第1导体层上形成的最小导体电路的截面积大。当对内侧第2导体层上形成的最小导体电路的截面积与第2导体层上形成的最小导体电路的截面积进行比较时，内侧第2导体层上形成的最小导体电路的截面积比第2导体层上形成的最小导体电路的截面积大。这样，在实施方式的印刷布线板中，形成内侧第1导体层的导体电路的截面积和形成内侧第2导体层的导体电路的截面积相对较大。而且，导体层的物性(例如，热膨胀系数)和树脂绝缘层的物性(例如，热膨胀系数)不同，因此，认为能够通过热冲击等在导体电路中蓄积应力。当在具有较大的截面积的导体电路(前者)和具有较小的截面积的导体电路(后者)中对每单位面积的应力进行比较时，前者的值比后者的值小。而且，该应力通过热等被释放。假想通过该释放会向导体电路与树脂绝缘层的粗糙面之间的界面传递应力。当每单位面积的应力较大、且粗糙面的大小较小时，导体电路容易从树脂绝缘层剥离。但是，在实施方式中，每单位面积的应力较小，粗糙面的大小较小。此外，相对于内侧第1导体层和内侧第2导体层，形成第1导体层的第1导体电路具有相对较小的截面积。但是，第1导体层中包含的第1导体电路经由相对较大的粗糙面而与树脂绝缘层粘接。因此，即使每单位面积的应力较大，但由于粗糙面的大小较大，因此，第1导体层难以从树脂绝缘层剥离。与第1导体层同样，第2导体层、最外侧第1导体层、最外侧第2导体层难以从树脂绝缘层剥离。
附图说明
图1是本发明的实施方式的印刷布线板和具有焊锡凸块的印刷布线板的剖视图。
图2的(A)是实施方式的印刷布线板的放大图，图2的(B)是通孔用的贯通孔的说明图。
图3是实施方式的印刷布线板的制造工序图。
图4是实施方式的印刷布线板的制造工序图。
图5是实施方式的印刷布线板的制造工序图。
图6是实施方式的印刷布线板的制造工序图。
图7是实施方式的印刷布线板的制造工序图。
图8是实施方式的印刷布线板的导体层的俯视图。
图9的(A)是实施方式的印刷布线板的说明图，图9的(B)是第1导体层内的第1导体电路的说明图。
标号说明
30：芯基板；32tf、32sf、32gf、32uf、32ts、32ss、32gs、32us：金属箔；34F：第1导体层；34S：第2导体层；36：通孔导体；50F：第1树脂绝缘层；50S：第2树脂绝缘层；58F：内侧第1导体层；58S：内侧第2导体层；250F：最外侧第1树脂绝缘层；250S：最外侧第2树脂绝缘层；258F：最外侧第1导体层；258S：最外侧第2导体层。
具体实施方式
[实施方式]
图1的(A)是实施方式的印刷布线板的剖视图。
印刷布线板10具有芯基板30，该芯基板30具有第1面F1和与第1面F1为相反侧的第2面S2。芯基板30由以下部分构成：芯层20，其具有第1面F1和与第1面F1为相反侧的第2面S2；第1导体层34F，其形成在芯层20的第1面F1上；第2导体层34S，其形成在芯层20的第2面S2上；以及通孔导体36，其贯穿芯层20，将第1导体层34F与第2导体层34S连接。芯层20由树脂、加强材料和无机粒子形成。树脂以环氧树脂为例，加强材料以玻璃纤维布为例，无机粒子以二氧化硅为例。芯层20具有贯通孔28，通过在该贯通孔28内填充镀膜，形成了通孔导体36，该贯通孔28由随着从第1面F1朝向第2面S2而逐渐变小的第1开口28F和随着从第2面S2朝向第1面F1而逐渐变小的第2开口28S构成。芯基板30的第1面F1和芯层20的第1面F1为相同的面，芯基板30的第2面S2和芯层20的第2面S2为相同的面。
印刷布线板还在芯基板30的第1面F1上具有第1构建层Bu1。第1构建层Bu1具有：第1树脂绝缘层50F，其形成在芯基板30的第1面F1和第1导体层34F上；内侧第1导体层58F，其形成在第1树脂绝缘层50F上；第1通路导体60F，其贯穿第1树脂绝缘层50F，将第1导体层34F和内侧第1导体层58F连接；第3树脂绝缘层150F，其形成在第1树脂绝缘层50F和内侧第1导体层58F上；内侧第3导体层158F，其形成在第3树脂绝缘层150F上；第3通路导体160F，其贯穿第3树脂绝缘层150F，将内侧第1导体层58F和内侧第3导体层158F连接；最外侧第1树脂绝缘层250F，其形成在第3树脂绝缘层150F和内侧第3导体层158F上；最外侧第1导体层258F，其形成在最外侧第1树脂绝缘层250F上；以及最外侧第1通路导体260F，其贯穿最外侧第1树脂绝缘层250F，将内侧第3导体层158F和最外侧第1导体层258F连接。
第1构建层Bu1内的树脂绝缘层分为最外侧树脂绝缘层和内侧树脂绝缘层。内侧树脂绝缘层形成在最外侧树脂绝缘层与芯层20之间。在图1的(A)的印刷布线板10中，第1树脂绝缘层50F和第3树脂绝缘层150F属于内侧树脂绝缘层，最外侧第1树脂绝缘层250F属于最外侧树脂绝缘层。
第1构建层Bu1内的导体层分为最外侧导体层和内侧导体层。内侧导体层形成在内侧树脂绝缘层上。在图1的(A)的印刷布线板10中，内侧第1导体层58F和内侧第3导体层158F属于内侧导体层，最外侧第1导体层258F属于最外侧导体层。
印刷布线板10在芯基板30的第2面S2上具有第2构建层Bu2。第2构建层Bu2具有：第2树脂绝缘层50S，其形成在芯基板30的第2面S2和第2导体层34S上；内侧第2导体层58S，其形成在第2树脂绝缘层50S上；第2通路导体60S，其贯穿第2树脂绝缘层50S，将第2导体层34S和内侧第2导体层58S连接；第4树脂绝缘层150S，其形成在第2树脂绝缘层50S和内侧第2导体层58S上；内侧第4导体层158S，其形成在第4树脂绝缘层150S上；第4通路导体160S，其贯穿第4树脂绝缘层150S，将内侧第2导体层58S和内侧第4导体层158S连接；最外侧第2树脂绝缘层250S，其形成在第4树脂绝缘层150S和内侧第4导体层158S上；最外侧第2导体层258S，其形成在最外侧第2树脂绝缘层250S上；以及最外侧第2通路导体260S，其贯穿最外侧第2树脂绝缘层250S，将内侧第4导体层158S和最外侧第2导体层258S连接。
第2构建层内的树脂绝缘层分为最外侧树脂绝缘层和内侧树脂绝缘层。内侧树脂绝缘层形成在最外侧树脂绝缘层与芯层20之间。在图1的(A)的印刷布线板10中，第2树脂绝缘层50S和第4树脂绝缘层150S属于内侧树脂绝缘层，最外侧第2树脂绝缘层250S属于最外侧树脂绝缘层。
第2构建层Bu2内的导体层分为最外侧导体层和内侧导体层。内侧导体层形成在内侧树脂绝缘层上。在图1的(A)的印刷布线板10中，内侧第2导体层58S和内侧第4导体层158S属于内侧导体层，最外侧第2导体层258S属于最外侧导体层。
属于第1构建层Bu1和第2构建层Bu2的树脂绝缘层由树脂、加强材料和无机粒子形成。它们的例子与芯层的例子相同。
在第1构建层Bu1上形成有具有第1开口71F的第1阻焊层70F。从第1开口71F露出的最外侧第1导体层258F形成用于安装电子部件的第1焊盘73F。
在第2构建层Bu2上形成有具有第2开口71S的第2阻焊层70S。从第2开口71S露出的最外侧第2导体层258S形成用于安装电子部件的第2焊盘73S。
如图3的(C)所示，贯通孔28由第1开口28F和第2开口28S形成，如图2的(B)所示，第1开口28F和第2开口28S利用接合区域28P相连。在图2的(B)中，接合区域28P中描绘有斜线。接合区域28P的外周被称作颈部28C。实施方式的通孔导体36形成于这样的贯通孔28内。因此，通孔导体36在颈部28C处弯曲。因此，当实施方式的通孔导体36受到应力时，连接可靠性容易下降。但是，从导体层的厚度的观点出发，实施方式中的通孔导体36不易劣化。
第1导体层34F具有与通孔导体36直接相连的第1通孔连接区36F。第1通孔连接区36F位于通孔导体36的正上方，从通孔导体36起延伸。
第2导体层34S具有与通孔导体36直接相连的第2通孔连接区36S。第2通孔连接区36S位于通孔导体36的正上方，从通孔导体36起延伸。
图2的(A)是图1的(A)所示的印刷布线板的放大图。第1导体层34F由芯层20的第1面F1上所形成的第1金属箔32tf、第1金属箔32tf上的第1种子层42tf、以及第1种子层42tf上的第1电镀膜44tf构成。
第2导体层34S由芯层20的第2面S2上所形成的第2金属箔32ts、第2金属箔32ts上的第2种子层42ts、以及第2种子层42ts上的第2电镀膜44ts构成。
内侧第1导体层58F由第1树脂绝缘层50F上所形成的内侧第1金属箔32sf、内侧第1金属箔32sf上的内侧第1种子层42sf、以及内侧第1种子层42sf上的内侧第1电镀膜44sf构成。
内侧第2导体层58S由第2树脂绝缘层50S上所形成的内侧第2金属箔32ss、内侧第2金属箔32ss上的内侧第2种子层42ss、以及内侧第2种子层42ss上的内侧第2电镀膜44ss构成。
内侧第3导体层158F由第3树脂绝缘层150F上所形成的内侧第3金属箔32gf、内侧第3金属箔32gf上的内侧第3种子层42gf、以及内侧第3种子层42gf上的内侧第3电镀膜44gf构成。
内侧第4导体层158S由第4树脂绝缘层150S上所形成的内侧第4金属箔32gs、内侧第4金属箔32gs上的内侧第4种子层42gs、以及内侧第4种子层42gs上的内侧第4电镀膜44gs构成。
最外侧第1导体层258F由最外侧第1树脂绝缘层250F上所形成的最外侧第1金属箔32uf、最外侧第1金属箔32uf上的最外侧第1种子层42uf、以及最外侧第1种子层42uf上的最外侧第1电镀膜44uf构成。
最外侧第2导体层258S由最外侧第2树脂绝缘层250S上所形成的最外侧第2金属箔32us、最外侧第2金属箔32us上所形成的最外侧第2种子层42us、以及最外侧第2种子层42us上的最外侧第2电镀膜44us构成。
芯基板30的第1面F1上所形成的第1树脂绝缘层50F具有与第1面F1对置的第4面F4、和与第4面F4为相反侧的第3面F3。芯基板30的第2面S2上所形的第2树脂绝缘层50S具有与第2面S2对置的第8面S8、和与第8面S8为相反侧的第7面S7。第1树脂绝缘层50F的第3面F3上所形成的第3树脂绝缘层150F具有与第3面F3对置的第14面F14、和与第14面F14为相反侧的第13面F13。第2树脂绝缘层50S的第7面S7上所形成的第4树脂绝缘层150S具有与第7面S7对置的第18面S18、和与第18面S18为相反侧的第17面S17。第3树脂绝缘层150F的第13面F13上所形成的最外侧第1树脂绝缘层250F具有与第13面F13对置的第6面F6、和与第6面F6为相反侧的第5面F5。第4树脂绝缘层150S的第17面S17上所形成的最外侧第2树脂绝缘层250S具有与第17面S17对置的第10面S10、和与第10面S10为相反侧的第9面S9。
芯层20的第1面F1、芯层20的第2面S2、第1树脂绝缘层50F的第3面F3、第3树脂绝缘层150F的第13面F13、最外侧第1树脂绝缘层250F的第5面F5、第2树脂绝缘层50S的第7面S7、第4树脂绝缘层150S的第17面S17和最外侧第2树脂绝缘层250S的第9面S9分别具有粗糙面。第1面F1的粗糙面具有第1十点平均粗糙度(rz1)。第2面S2的粗糙面具有第2十点平均粗糙度(rz2)。第3面F3的粗糙面具有第3十点平均粗糙度(rz3)。第5面F5的粗糙面具有第5十点平均粗糙度(rz5)。第7面S7的粗糙面具有第7十点平均粗糙度(rz7)。第9面S9的粗糙面具有第9十点平均粗糙度(rz9)。第13面F13的粗糙面具有第13十点平均粗糙度(rz13)。第17面S17的粗糙面具有第17十点平均粗糙度(rz17)。在该说明书内，可以将十点平均粗糙度称作粗糙度。
芯层20的粗糙面(第1面F1的粗糙面和第2面S2的粗糙面)的大小(粗糙度rz1和粗糙度rz2)与最外侧树脂绝缘层(最外侧第1树脂绝缘层250F和最外侧第2树脂绝缘层250S)的粗糙面(第5面F5的粗糙面和第9面S9的粗糙面)的大小(粗糙度rz5和粗糙度rz9)大致相等。粗糙度rz1、粗糙度rz2、粗糙度rz5和粗糙度rz9大致相等。
第1构建层Bu1具有多个内侧树脂绝缘层。此时，第1构建层Bu1内的内侧树脂绝缘层中的、至少1个内侧树脂绝缘层的粗糙面的大小比第5面F5的粗糙面的粗糙度rz5小。在该情况下，至少1个内侧树脂绝缘层为具有较小的粗糙面的树脂绝缘层，最外侧第1树脂绝缘层250F为具有较大的粗糙面的树脂绝缘层。这样，实施方式的印刷布线板10具备，具有较小的粗糙面的树脂绝缘层和具有较大的粗糙面的树脂绝缘层。
在第1构建层Bu1具有多个内侧树脂绝缘层的情况下，至少1个内侧树脂绝缘层为具有较小的粗糙面的树脂绝缘层，至少1个内侧树脂绝缘层为具有较大的粗糙面的树脂绝缘层。
在第1构建层Bu1内的内侧树脂绝缘层的数量为3个以上的情况下，2/3以上的内侧树脂绝缘层为具有较小的粗糙面的树脂绝缘层。
第2构建层Bu2具有多个内侧树脂绝缘层。此时，第2构建层Bu2内的内侧树脂绝缘层中的、至少1个内侧树脂绝缘层的粗糙面的大小比第9面S9的粗糙面的粗糙度rz9小。在该情况下，至少1个内侧树脂绝缘层为具有较小的粗糙面的树脂绝缘层，最外侧第2树脂绝缘层250S为具有较大的粗糙面的树脂绝缘层。这样，实施方式的印刷布线板10具备，具有较小的粗糙面的树脂绝缘层和具有较大的粗糙面的树脂绝缘层。
在第2构建层Bu2具有多个内侧树脂绝缘层的情况下，至少1个内侧树脂绝缘层为具有较小的粗糙面的树脂绝缘层，至少1个内侧树脂绝缘层为具有较大的粗糙面的树脂绝缘层。
在第2构建层Bu2内的内侧树脂绝缘层的数量为3个以上的情况下，2/3以上的内侧树脂绝缘层为具有较小的粗糙面的树脂绝缘层。
各树脂绝缘层分为具有较小的粗糙面的树脂绝缘层和具有较大的粗糙面的树脂绝缘层。当对具有较小的粗糙面的树脂绝缘层的粗糙面的大小与具有较大的粗糙面的树脂绝缘层的粗糙面的粗糙度进行比较时，具有较小的粗糙面的树脂绝缘层的粗糙面的大小比具有较大的粗糙面的树脂绝缘层的粗糙面的大小小。具有较小的粗糙面的树脂绝缘层为具有相对较小的粗糙面的树脂绝缘层。具有较大的粗糙面的树脂绝缘层为具有相对较大的粗糙面的树脂绝缘层。
具有较小的粗糙面的各树脂绝缘层的粗糙面的大小大致相等。具有较大的粗糙面的各树脂绝缘层的粗糙面的大小大致相等。较小的粗糙面的大小小于较大的粗糙面的大小。
粗糙面的粗糙度(大小)以十点平均粗糙度为代表。
第1构建层Bu1内的具有较小的粗糙面的树脂绝缘层和第2构建层Bu2内的具有较小的粗糙面的树脂绝缘层形成为关于芯基板对称。第1构建层Bu1内的具有较大的粗糙面的树脂绝缘层和第2构建层Bu2内的具有较大的粗糙面的树脂绝缘层形成为关于芯基板对称。图9的(A)示出该例子。在图9的(A)中对树脂绝缘层依次赋予编号。对芯基板的正上方所形成的树脂绝缘层赋予1，对最外侧树脂绝缘层赋予最大的数字。在图9的(A)中，对最外侧树脂绝缘层赋予4。
如图9的(A)所示，如果第1构建层内的用编号1表示的内侧树脂绝缘层为具有较小的粗糙面的树脂绝缘层MFS，则第2构建层内的用编号1表示的内侧树脂绝缘层为具有较小的粗糙面的树脂绝缘层MFS。如果第1构建层内的用编号2表示的内侧树脂绝缘层为具有较大的粗糙面的树脂绝缘层MBS，则第2构建层内的用编号2表示的内侧树脂绝缘层为具有较大的粗糙面的树脂绝缘层MBS。在图9的(A)中，用编号3表示的内侧树脂绝缘层为具有较大的粗糙面的树脂绝缘层MBS。
最外侧第1树脂绝缘层250F必然是具有较大的粗糙面的树脂绝缘层MBS，最外侧第2树脂绝缘层250S必然是具有较大的粗糙面的树脂绝缘层MBS。
以下示出粗糙面的粗糙度(大小)的例子。
第3粗糙度(rz3)在第3粗糙度(rz3)、第1粗糙度(rz1)、第2粗糙度(rz2)、第5粗糙度(rz5)和第9粗糙度(rz9)中最小。第1粗糙度(rz1)、第2粗糙度(rz2)、第5粗糙度(rz5)和第9粗糙度(rz9)大致相等。而且，第13粗糙度(rz13)与第3粗糙度(rz3)大致相等。或者，第13粗糙度(rz13)与第1粗糙度(rz1)大致相等。
第7粗糙度(rz7)在第7粗糙度(rz7)、第1粗糙度(rz1)、第2粗糙度(rz2)、第5粗糙度(rz5)和第9粗糙度(rz9)之中最小。第1粗糙度(rz1)、第2粗糙度(rz2)、第5粗糙度(rz5)和第9粗糙度(rz9)大致相等。而且，第17粗糙度(rz17)与第7粗糙度(rz7)大致相等。或者，第17粗糙度(rz17)与第1粗糙度(rz1)大致相等。
第3粗糙度(rz3)与第7粗糙度(rz7)大致相等。第13粗糙度(rz13)与第17粗糙度(rz17)的粗糙度大致相等。
内侧树脂绝缘层中的、具有较小的粗糙面的树脂绝缘层的粗糙面的大小比最外侧树脂绝缘层的粗糙面的大小和芯层的粗糙面的大小小。而且，最外侧树脂绝缘层的粗糙面的大小比芯层的粗糙面的大小大。
如图2的(A)所示，形成第1导体层34F的第1导体电路的截面形状实质上为梯形。第1导体电路在第1导体电路的底面与第1导体电路的侧面之间具有第1底角(θtfl、θtfr)。
形成第2导体层34S的第2导体电路的截面形状实质上为梯形。第2导体电路在第2导体电路的底面与第2导体电路的侧面之间具有第2底角(θtsl、θtsr)。
形成内侧第1导体层58F的内侧第1导体电路的截面形状实质上为梯形。内侧第1导体电路在内侧第1导体电路的底面与内侧第1导体电路的侧面之间具有内侧第1底角(θsfl、θsfr)。
形成内侧第2导体层58S的内侧第2导体电路的截面形状实质上为梯形。内侧第2导体电路在内侧第2导体电路的底面与内侧第2导体电路的侧面之间具有内侧第2底角(θssl、θssr)。
形成内侧第3导体层158F的内侧第3导体电路的截面形状实质上为梯形。内侧第3导体电路在第3导体电路的底面与第3导体电路的侧面之间具有内侧第3底角(θgfl、θgfr)。
形成内侧第4导体层158S的内侧第4导体电路的截面形状实质上为梯形。内侧第4导体电路在内侧第4导体电路的底面与内侧第4导体电路的侧面之间具有内侧第4底角(θgsl、θgsr)。
形成最外侧第1导体层258F的最外侧第1导体电路的截面形状实质上为梯形。最外侧第1导体电路在最外侧第1导体电路的底面与最外侧第1导体电路的侧面之间具有最外侧第1底角(θufl、θufr)。
形成最外侧第2导体层258S的最外侧第2导体电路的截面形状实质上为梯形。最外侧第2导体电路在最外侧第2导体电路的底面与最外侧第2导体电路的侧面之间具有最外侧第2底角(θusl、θusr)。
底角在图2的(A)中示出。
底角的大小与粗糙面的大小相关。当粗糙面的大小较小时，该粗糙面上所形成的导体电路的底角较大。而且，当粗糙面的大小较大时，该粗糙面上所形成的导体电路的底角较小。
实施方式的印刷布线板10包含具有较大的粗糙面的树脂绝缘层和具有较小的粗糙面的树脂绝缘层。具有较小的粗糙面的树脂绝缘层上所形成的导体电路的底角比具有较大的粗糙面的树脂绝缘层上所形成的导体电路的底角大。因此，实施方式的印刷布线板10具有：由具有较小的底角的导体电路形成的导体层和由具有较大的底角的导体电路形成的导体层。当对较小的底角的大小与较大的底角的大小进行比较时，较大的底角的大小与较小的底角的大小之比(较大的底角的大小/较小的底角的大小)大于1。较小的底角具有相对较小的底角，较大的底角具有相对较大的底角。
形成芯基板的导体层(第1导体层34F和第2导体层34S)由具有较小的底角的导体电路形成。
最外侧导体层(最外侧第1导体层258F和最外侧第2导体层258S)由具有较小的底角的导体电路形成。
第1构建层Bu1内的内侧导体层中的、至少1个内侧导体层由具有较大的底角的导体电路形成。
在第1构建层Bu1内的内侧导体层的数量为多个的情况下，由具有较大的底角的导体电路形成的导体层和由具有较小的底角的导体电路形成的导体层混合存在。
在第1构建层Bu1内的内侧导体层的数量为3个以上的情况下，由具有较大的底角的导体电路形成的导体层的数量为2/3以上。
第2构建层Bu2内的内侧导体层中的至少1个内侧导体层由具有较大的底角的导体电路形成。
在第2构建层Bu2内的内侧导体层的数量为多个的情况下，由具有较大的底角的导体电路形成的导体层和由具有较小的底角的导体电路形成的导体层混合存在。
在第2构建层Bu2内的内侧导体层的数量为3个以上的情况下，由具有较大的底角的导体电路形成的导体层的数量为2/3以上。
第1构建层Bu1内的由具有较小的底角的导体电路形成的导体层和第2构建层Bu2内的由具有较小的底角的导体电路形成的导体层被形成为关于芯基板对称。第1构建层Bu1内的由具有较大的底角的导体电路形成的导体层和第2构建层Bu2内的由具有较大的底角的导体电路形成的导体层被形成为关于芯基板对称。
底角的例子如下所示。
内侧第1底角(θsfl、θsfr)的角度在内侧第1底角(θsfl、θsfr)的角度、第1底角(θtfl、θtfr)的角度、第2底角(θtsl、θtsr)的角度、最外侧第1底角(θufl、θufr)的角度和最外侧第2底角(θusl、θusr)的角度之中最大。第1底角(θtfl、θtfr)的角度、第2底角(θtsl、θtsr)的角度、最外侧第1底角(θufl、θufr)的角度和最外侧第2底角(θusl、θusr)的角度大致相等。而且，内侧第3底角(θgfl、θgfr)的角度与内侧第1底角(θsfl、θsfr)的角度大致相等。或者，内侧第3底角(θgfl、θgfr)的角度与第1底角(θtfl、θtfr)的角度大致相等。
内侧第2底角(θssl、θssr)的角度在内侧第2底角(θssl、θssr)的角度、第1底角(θtfl、θtfr)的角度、第2底角(θtsl、θtsr)的角度、最外侧第1底角(θufl、θufr)的角度和最外侧第2底角(θusl、θusr)的角度之中最大。第1底角(θtfl、θtfr)的角度、第2底角(θtsl、θtsr)的角度、最外侧第1底角(θufl、θufr)的角度和最外侧第2底角(θusl、θusr)的角度大致相等。而且，内侧第4底角(θgsl、θgsr)的角度与内侧第2底角(θssl、θssr)的角度大致相等。或者，内侧第4底角(θgsl、θgsr)的角度与第2底角(θtsl、θtsr)的角度大致相等。
内侧第1底角(θsfl、θsfr)的角度与内侧第2底角(θssl、θssr)的角度大致相等。
形成芯基板30的导体层34F、34S的导体电路的底角比形成最外侧导体层258F、258S的导体电路的底角大。形成最外侧导体层258F、258S的导体电路的底角比内侧导体层内的具有较小的底角的导体电路的底角大。
使用第1导体层例示底角的大小(角度)。图9的(B)中示出了第1导体层内的第1导体电路。
第1底角具有形成在左侧的第1底角θtfl和形成在右侧的第1底角θtfr。而且，在形成在左侧的第1底角θtfl的大小与形成在右侧的第1底角θtfr的大小不同的情况下，较大的底角代表2个第1底角(θtfl、θtfr)中的第1底角。各导体层内的导体电路的底角的大小按照与第1导体层同样的方式选出代表。
在实施方式的印刷布线板10中，形成芯基板30的导体层(第1导体层34F和第2导体层34S)被通孔导体36连接。第1导体层34F在通孔导体36的周围和通孔导体的正上方具有通孔导体的第1通孔连接区36F。此外，第2导体层34S在通孔导体36的周围和通孔导体的正上方具有通孔导体的第2通孔连接区36S。第1通孔连接区36F和第2通孔连接区36S从通孔导体36延伸。第1通孔连接区36F和第2通孔连接区36S与通孔导体36直接连接。第1通孔连接区36F和通孔导体36形成为一体。第2通孔连接区36S和通孔导体36形成为一体。因此，能够提高通孔导体36与第1导体层34F之间的连接可靠性、和通孔导体36与第2导体层34S之间的连接可靠性。
图8的(A)是第1导体层34F的俯视图。
第1导体层34F由与通孔导体36相连的第1通孔连接区36F、多个第1导体电路34tf、以及相邻的第1导体电路之间的第1空间SPtf形成。第1导体电路34tf具有各种第1导体电路宽度Ltf，第1导体电路宽度Ltf具有最小第1导体电路宽度(最小布线宽度)Ltfm。第1空间SPtf具有各种第1空间宽度Stf，第1空间宽度Stf具有最小第1空间宽度(最小绝缘间隔)Stfm。第1空间宽度Stf为相邻的第1导体电路34tf之间的距离。具有最小第1导体电路宽度Ltfm的第1导体电路形成最小第1导体电路34tfm。最小第1导体电路34tfm也具有图2的(A)所示的第1底角(θtfl、θtfr)。
图8的(B)是第2导体层34S的俯视图。
第2导体层34S由与通孔导体36相连的第2通孔连接区36S、多个第2导体电路34ts、以及相邻的第2导体电路之间的第2空间SPts形成。第2导体电路34ts具有各种第2导体电路宽度Lts，第2导体电路宽度Lts具有最小第2导体电路宽度(最小布线宽度)Ltsm。第2空间SPts具有各种第2空间宽度Sts，第2空间宽度Sts具有最小第2空间宽度(最小绝缘间隔)Stsm。第2空间宽度Sts为相邻的第2导体电路34ts之间的距离。具有最小第2导体电路宽度Ltsm的第2导体电路形成最小第2导体电路34tsm。最小第2导体电路34tsm也具有图2的(A)所示的第2底角(θtsl、θtsr)。
图8的(C)是内侧第1导体层58F的俯视图。
内侧第1导体层58F由形成在第1通路导体60F的正上方的内侧第1通路连接区60FF、多个内侧第1导体电路58sf、以及相邻的内侧第1导体电路58sf之间的内侧第1空间SPsf形成。内侧第1导体电路58sf具有各种内侧第1导体电路宽度Lsf，内侧第1导体电路宽度Lsf具有最小内侧第1导体电路宽度(最小布线宽度)Lsfm。内侧第1空间SPsf具有各种内侧第1空间宽度Ssf，内侧第1空间宽度Ssf具有最小内侧第1空间宽度(最小绝缘间隔)Ssfm。内侧第1空间宽度Ssf为相邻的内侧第1导体电路58sf之间的距离。具有最小内侧第1导体电路宽度Lsfm的内侧第1导体电路形成最小内侧第1导体电路58sfm。最小内侧第1导体电路58sfm也具有图2的(A)所示的内侧第1底角(θsfl、θsfr)。
图8的(D)是内侧第2导体层58S的俯视图。
内侧第2导体层58S由形成在第2通路导体60S的正上方的内侧第2通路连接区60SS、多个内侧第2导体电路58ss、以及相邻的内侧第2导体电路58ss之间的内侧第2空间SPss形成。内侧第2导体电路58ss具有各种内侧第2导体电路宽度Lss，内侧第2导体电路宽度Lss具有最小内侧第2导体电路宽度(最小布线宽度)Lssm。具有最小内侧第2导体电路宽度Lssm的内侧第2导体电路形成最小内侧第2导体电路58ssm。内侧第2空间SPss具有各种内侧第2空间宽度Sss，内侧第2空间宽度Sss具有最小内侧第2空间宽度(最小绝缘间隔)Sssm。最小内侧第2导体电路58ssm也具有图2的(A)示出内侧第2底角(θssl、θssr)。内侧第2空间宽度Sss为相邻的内侧第2导体电路58ss之间的距离。
图8的(E)是内侧第3导体层158F的俯视图。
内侧第3导体层158F由形成在第3通路导体160F的正上方的内侧第3通路连接区160FF、多个内侧第3导体电路158ff、以及相邻的内侧第3导体电路158ff之间的内侧第3空间SP3f形成。内侧第3导体电路158ff具有各种内侧第3导体电路宽度L3f，内侧第3导体电路宽度L3f具有最小内侧第3导体电路宽度(最小布线宽度)L3fm。具有最小内侧第3导体电路宽度L3fm的内侧第3导体电路形成最小内侧第3导体电路158ffm。内侧第3空间SP3f具有各种内侧第3空间宽度S3f，内侧第3空间宽度S3f具有最小内侧第3空间宽度(最小绝缘间隔)S3fm。内侧第3空间宽度S3f为相邻的内侧第3导体电路158ff之间的距离。最小内侧第3导体电路158ffm也具有图2的(A)示出内侧第3底角(θgfl、θgfr)。
图8的(F)是内侧第4导体层158S的俯视图。
内侧第4导体层158S由形成在第4通路导体160S的正上方的内侧第4通路连接区160SS、多个内侧第4导体电路158ss、以及相邻的内侧第4导体电路158ss之间的内侧第4空间SP4s形成。内侧第4导体电路158ss具有各种内侧第4导体电路宽度L4s，内侧第4导体电路宽度L4s具有最小内侧第4导体电路宽度(最小布线宽度)L4sm。具有最小内侧第4导体电路宽度L4sm的内侧第4导体电路形成最小内侧第4导体电路158ssm。内侧第4空间SP4s具有各种内侧第4空间宽度S4s，内侧第4空间宽度S4s具有最小内侧第4空间宽度(最小绝缘间隔)S4sm。内侧第4空间宽度S4s为相邻的内侧第4导体电路158ss之间的距离。最小内侧第4导体电路158ssm也具有图2的(A)所示的内侧第4底角(θgsl、θgsr)。
图8的(G)是最外侧第1导体层258F的俯视图。
最外侧第1导体层258F由形成在最外侧第1通路导体260F的正上方的最外侧第1通路连接区260FF、多个最外侧第1导体电路258uf、以及相邻的最外侧第1导体电路258uf之间的最外侧第1空间SPuf形成。最外侧第1导体电路258uf具有各种最外侧第1导体电路宽度Luf，最外侧第1导体电路宽度Luf具有最小最外侧第1导体电路宽度(最小布线宽度)Lufm。最外侧第1空间SPuf具有各种最外侧第1空间宽度Suf，最外侧第1空间宽度Suf具有最小最外侧第1空间宽度(最小绝缘间隔)Sufm。最外侧第1空间宽度Suf为相邻的最外侧第1导体电路258uf之间的距离。具有最小最外侧第1导体电路宽度Lufm的最外侧第1导体电路形成最小最外侧第1导体电路258ufm。最小最外侧第1导体电路258ufm也具有图2的(A)示出的最外侧第1底角(θufl、θufr)。
图8的(H)是最外侧第2导体层258S的俯视图。
最外侧第2导体层258S由形成在最外侧第2通路导体260S的正上方的最外侧第2通路连接区260SS、多个最外侧第2导体电路258us、以及相邻的最外侧第2导体电路258us之间的最外侧第2空间SPus形成。最外侧第2导体电路258us具有各种最外侧第2导体电路宽度Lus，最外侧第2导体电路宽度Lus具有最小最外侧第2导体电路宽度(最小布线宽度)Lusm。最外侧第2空间SPus具有各种最外侧第2空间宽度Sus，最外侧第2空间宽度Sus具有最小最外侧第2空间宽度(最小绝缘间隔)Susm。最外侧第2空间宽度Sus为相邻的最外侧第2导体电路258us之间的距离。具有最小最外侧第2导体电路宽度Lusm的最外侧第2导体电路形成最小最外侧第2导体电路258usm。最小最外侧第2导体电路258usm也具有图2的(A)示出最外侧第2底角(θusl、θusr)。
存在于各导体层的最小导体电路的宽度与粗糙面的大小有关。较大的粗糙面上所形成的导体层内存在的最小导体电路的宽度比较小的粗糙面上所形成的导体层内存在的最小导体电路的宽度大。
存在于各导体层的最小导体电路的宽度与导体电路的底角有关。由具有较大的底角的导体电路形成的导体层内存在的最小导体电路的宽度比由具有较小的底角的导体电路形成的导体层内存在的最小导体电路的宽度小。
存在于各导体层的最小空间的宽度与粗糙面的大小有关。较大的粗糙面上所形成的导体层内存在的最小空间的宽度比较小的粗糙面上所形成的导体层内存在的最小空间的宽度大。
存在于各导体层的最小空间的宽度与导体电路的底角有关。由具有较大的底角的导体电路形成的导体层内存在的最小空间的宽度比由具有较小的底角的导体电路形成的导体层内存在的最小空间的宽度小。
图2的(A)所示的实施方式的印刷布线板10的一例如下所示。
最小内侧第1导体电路宽度Lsfm在最小内侧第1导体电路宽度Lsfm、最小第1导体电路宽度Ltfm、最小第2导体电路宽度Ltsm、最小最外侧第1导体电路宽度Lufm和最小最外侧第2导体电路宽度Lusm之中最小。而且，最小内侧第3导体电路宽度L3fm与最小内侧第1导体电路宽度Lsfm大致相等。或者，最小内侧第3导体电路宽度L3fm、最小第1导体电路宽度Ltfm、最小第2导体电路宽度Ltsm、最小最外侧第1导体电路宽度Lufm和最小最外侧第2导体电路宽度Lusm大致相等。
最小内侧第2导体电路宽度Lssm在最小内侧第2导体电路宽度Lssm、最小第1导体电路宽度Ltfm、最小第2导体电路宽度Ltsm、最小最外侧第1导体电路宽度Lufm和最小最外侧第2导体电路宽度Lusm之中最小。而且，最小内侧第4导体电路宽度L4sm与最小内侧第2导体电路宽度Lssm大致相等。或者，最小内侧第4导体电路宽度L4sm、最小第1导体电路宽度Ltfm、最小第2导体电路宽度Ltsm、最小最外侧第1导体电路宽度Lufm和最小最外侧第2导体电路宽度Lusm大致相等。
最小内侧第1空间宽度Ssfm在最小内侧第1空间宽度Ssfm、最小第1空间宽度Stfm、最小第2空间宽度Stsm、最小最外侧第1空间宽度Sufm和最小最外侧第2空间宽度Susm之中最小。而且，最小内侧第3空间宽度S3fm与最小内侧第1空间宽度Ssfm大致相等。或者，最小内侧第3空间宽度S3fm、最小第1空间宽度Stfm、最小第2空间宽度Stsm、最小最外侧第1空间宽度Sufm和最小最外侧第2空间宽度Susm大致相等。
最小内侧第2空间宽度Sssm在最小内侧第2空间宽度Sssm、最小第1空间宽度Stfm、最小第2空间宽度Stsm、最小最外侧第1空间宽度Sufm和最小最外侧第2空间宽度Susm之中最小。而且，最小内侧第4空间宽度(最小绝缘间隔)S4sm与最小内侧第2空间宽度Sssm大致相等。或者，最小内侧第4空间宽度S4sm、最小第1空间宽度Stfm、最小第2空间宽度Stsm、最小最外侧第1空间宽度Sufm和最小最外侧第2空间宽度Susm大致相等。
因此，能够在第1构建层Bu1内的内侧导体层和第2构建层Bu2内的内侧导体层上形成细微的导体电路。例如，能够提高内侧第1导体层58F和内侧第2导体层58S的布线密度。能够缩小印刷布线板。能够使印刷布线板的厚度较薄。
在实施方式中，例如，内侧第1导体层58F和内侧第2导体层58S具有比形成在其它层上的导体层细的导体电路。因此，对在内侧第1导体层58F和内侧第2导体层58S形成信号用的导体电路是有利的。为了高速信号的传输，形成内侧第1导体层58F的导体电路58sf的表面的凹凸和形成内侧第2导体层58S的导体电路58ss的表面的凹凸优选较小。因此，在实施方式中，支撑内侧第1导体层58F的第1树脂绝缘层50F的粗糙面的大小rz3和支撑内侧第2导体层58S的第2树脂绝缘层50S的粗糙面的大小rz7比芯层20的第1面F1的粗糙面的大小rz1、芯层20的第2面S2的粗糙面的大小rz2、最外侧第1树脂绝缘层250F的粗糙面的大小rz5和最外侧第2树脂绝缘层250S的粗糙面的大小rz9小。当粗糙面的大小较小时，导体电路容易从树脂绝缘层剥离。为了抑制该不良情况的产生，在实施方式中，内侧第1底角(θsfl、θsfr)比第1底角(θtfl、θtfr)、第2底角(θtsl、θtsr)、最外侧第1底角(θufl、θufr)和最外侧第2底角(θusl、θusr)大。此外，在实施方式中，内侧第2底角(θssl、θssr)比第1底角(θtfl、θtfr)、第2底角(θtsl、θtsr)、最外侧第1底角(θufl、θufr)和最外侧第2底角(θusl、θusr)大。例如，假想形成在各导体层上的最小导体电路的宽度相等。当对最小内侧第1导体电路58sfm的截面积与最小第1导体电路34tfm的截面积进行比较时，最小内侧第1导体电路58sfm的截面比最小第1导体电路34tfm的截面积大。当对最小内侧第2导体电路58ssm的截面积与最小第2导体电路34tsm的截面积进行比较时，最小内侧第2导体电路58ssm的截面积比最小第2导体电路34tsm的截面积大。这样，在实施方式的印刷布线板中，能够增大形成内侧第1导体层58F的导体电路的截面积和形成内侧第2导体层58S的导体电路的截面积。而且，导体层的物性(例如，热膨胀系数)和树脂绝缘层的物性(例如，热膨胀系数)不同，因此，认为能够通过热冲击等在导体电路中蓄积应力。当在具有较大的截面积的导体电路(前者)和具有较小的截面积的导体电路(后者)的每单位面积的应力进行比较时，前者的值比后者的值小。而且，该应力通过热等被释放。假想通过该释放，向导体电路与树脂绝缘层的粗糙面之间的界面传递应力。当每单位面积的应力较大且粗糙面的粗糙度(大小)较小时，导体电路容易从树脂绝缘层剥离。但是，在实施方式中，每单位面积的应力较小，粗糙面的粗糙度(大小)较小。此外，形成第1导体层34F的第1导体电路34tf的截面积比形成内侧第1导体层58F的内侧第1导体电路58sf的截面积小。但是，第1导体电路34tf经由具有较大的粗糙度的粗糙面而与芯层20粘接。因此，即使每单位面积的应力较大，但因为粗糙面的凹凸较大，因此，第1导体层34F难以从芯层20剥离。与第1导体层34F同样，第2导体层34S、最外侧第1导体层258F、最外侧第2导体层258S难以从树脂绝缘层剥离。
像这样，粗糙面的大小与底角有关。较小的粗糙面上所形成的导体电路的底角较大。较大的粗糙面上所形成的导体电路的底角较小。较小的粗糙面上所形成的导体电路的底角比较大的粗糙面上所形成的导体电路的底角大。
即使在内侧第1导体层58F和内侧第2导体层58S中传输高速的信号，由于截面积较大，因此，能够以低电阻传输信号。当底角较大时，能够减小导体电路的电阻。能够增大数据的传输速度。
即使内侧第3导体层158F和内侧第4导体层158S经由较小的粗糙面而与树脂绝缘层粘接，也与内侧第1导体层同样，内侧第3导体层158F和内侧第4导体层158S难以从树脂绝缘层剥离。能够利用它们中包含的导体电路传输高速的信号。
即使内侧第3导体层158F和内侧第4导体层158S经由较大的粗糙面而与树脂绝缘层粘接，也与第1导体层同样，内侧第3导体层158F和内侧第4导体层158S难以从树脂绝缘层剥离。
[实施方式的制造方法]
图3～图7示出实施方式的印刷布线板10的制造方法。
准备图3的(A)所示的初始基板20z。初始基板20z由以下部件形成：芯层20，其具有第1面F1和与第1面F1为相反侧的第2面S2；第1金属箔32tf，其层叠在芯层20的第1面F1上；以及第2金属箔32ts，其层叠在第2面S2上。第1金属箔32tf在芯层20的第1面F1与第1金属箔32tf之间的界面处具有亚光面32tfm。亚光面32tfm具有较大的凹凸。第2金属箔32ts在芯层20的第2面S2与第2金属箔32ts之间的界面处具有亚光面32tsm。亚光面32tsm具有较大的凹凸。芯层20由加强材料和树脂形成。芯层20可以具有无机粒子。芯层20的树脂的以环氧树脂或BT(双马来酰亚胺三嗪)树脂为例。芯层20的加强材料以玻璃纤维布或芳香族聚酰胺纤维为例。芯层20的无机粒子以二氧化硅或铝为例。
如图3的(B)所示，对第1金属箔32tf照射CO2激光。在初始基板20z的第1面F1侧形成第1开口28F。第1开口28F随着从第1面朝向第2面S2而逐渐变小。设定激光的条件以形成锥形。激光的条件为射束数量、脉冲宽度、输出等。能够使第2射束的直径比第1射束的直径小。
如图3的(C)所示，对第2金属箔32ts照射CO2激光。在初始基板20z的第2面S2侧形成第2开口28S。第2开口28S随着从第2面S2朝向第1面F1而变小。以形成锥形的方式设定激光的条件。激光的条件为射束数量、脉冲宽度、输出等。能够使第2射束的直径比第1射束的直径小。由第1开口28F和第2开口28S形成贯通孔28。在第1开口和第2开口的接合部位处形成接合区域28P。接合区域28P的外周形成颈部28C。
在第1金属箔32tf、第2金属箔32ts、贯通孔28的侧壁上通过无电解镀处理形成第1种子层42tf和第2种子层42ts(图3的(D))。使用第1种子层42tf形成第1电镀膜44tf，使用第2种子层42ts形成第2电镀膜44ts(图4的(A))。在第1电镀膜44tf上形成第1抗蚀膜48tf。在第2电镀膜44ts上形成第2抗蚀膜48ts(图4的(B))。通过蚀刻去除从第1抗蚀膜露出的第1电镀膜44tf、第1种子层42tf和第1金属箔32tf。通过蚀刻去除从第2抗蚀膜露出的第2电镀膜44ts、第2种子层42ts和第2金属箔32ts。去除抗蚀膜，完成芯基板30(图4的(C))。在贯通孔28中形成通孔导体36。同时，形成包含第1通孔连接区36F的第1导体层34F和包含第2通孔连接区36S的第2导体层34S。第1导体层34F和第2导体层34通过金属面腐蚀法形成。第1导体层34F和第2导体层34S属于具有较厚厚度的导体层。
在实施方式中，在贯通孔28的大致中央部分形成接合区域28P和颈部28C。因此，在通过镀膜形成通孔导体36时，在通孔导体36内难以产生空隙。通孔导体36的可靠性较高。第1导体层34F由第1金属箔32tf、第1金属箔32tf上的第1种子层42tf和第1种子层42tf上的第1电镀膜44tf构成。第2导体层34S由第2金属箔32ts、第2金属箔32ts上的第2种子层42ts和第2种子层42ts上的第2电镀膜44ts构成。第1导体层34F具有第1底角(θtfl、θtfr)，第2导体层34S具有第2底角(θtsl、θtsr)。形成在芯基板30的第1面F1上的粗糙面具有第1粗糙度(rz1)，形成在芯基板30的第2面S2上的粗糙面具有第2粗糙度(rz2)。
芯基板的导体层由具有较小的底角的导体电路形成。芯层的粗糙面属于较大的粗糙面。芯基板的导体层34F、34S属于具有较厚厚度的导体层。
在芯基板30的第1面F1上依次层叠有第1树脂绝缘层50F和内侧第1金属箔32sf。在第2面S2上依次层叠有第2树脂绝缘层50S和内侧第2金属箔32ss(图4的(D))。内侧第1金属箔32sf在第3面F3与内侧第1金属箔32sf之间的界面处具有亚光面32sfm。亚光面32sfm具有较小的凹凸。内侧第2金属箔32ss在第7面S7与内侧第2金属箔32ss之间的界面处具有亚光面32ssm。亚光面32ssm具有较小的凹凸。第1树脂绝缘层50F和第2树脂绝缘层50S由玻璃纤维布等加强材料、二氧化硅等无机粒子和环氧等树脂形成。利用CO2气体激光形成开口51F，该开口51F贯穿第1树脂绝缘层50F和内侧第1金属箔32sf而到达第1导体层34F。形成开口51S，该开口51S贯穿第2树脂绝缘层50S和内侧第2金属箔32ss而到达第2导体层34S(图5的(A))。
在内侧第1金属箔32sf和开口51F的内壁上形成内侧第1种子层42sf。在内侧第2金属箔32ss和开口51S的内壁上形成内侧第2种子层42ss。在内侧第1种子层42sf上形成抗镀敷层48sf，在内侧第2种子层42ss上形成抗镀敷层48ss(图5的(B))。在从抗镀敷层48sf露出的内侧第1种子层42sf上形成内侧第1电镀膜44sf。在从抗镀敷层48ss露出的内侧第2种子层42ss上形成内侧第2电镀膜44ss。这时，开口51F被内侧第1电镀膜44sf填充。开口51S被内侧第2电镀膜44ss填充。在开口51F中形成与第1导体层34F连接的第1通路导体60F。在开口51S中形成与第2导体层34S连接的第2通路导体60S(图5的(C))。去除抗镀敷层48sf、48ss。
去除从内侧第1电镀膜44sf露出的内侧第1种子层42sf和内侧第1金属箔32sf。去除从内侧第2电镀膜44ss露出的内侧第2种子层42ss和内侧第2金属箔32ss。内侧第1导体层58F和内侧第2导体层58S通过MSAP(Modified Semi Additive Process：改良型半加成法)形成(图5的(D))。内侧第1导体层58F由内侧第1金属箔32sf、内侧第1金属箔32sf上的内侧第1种子层42sf和内侧第1种子层42sf上的内侧第1电镀膜44sf构成。内侧第2导体层58S由内侧第2金属箔32ss、内侧第2金属箔32ss上的内侧第2种子层42ss和内侧第2种子层42ss上的内侧第2电镀膜44ss构成。内侧第1导体层58F具有内侧第1底角(θsfl、θsfr)，内侧第2导体层58S具有内侧第2底角(θssl、θssr)。第1树脂绝缘层50F的粗糙面具有第3粗糙度(rz3)，第2树脂绝缘层50S的粗糙面具有第7粗糙度(rz7)。
内侧第1导体层58F和内侧第2导体层58S由具有较小的凹凸的金属箔形成。因此，第1树脂绝缘层50F和第2树脂绝缘层50S具有较小的粗糙面。第1底角和第2底角属于较大的底角。内侧第1导体层58F和内侧第2导体层58S属于具有较薄厚度的导体层。
反复执行图4的(D)～图5的(D)的工序。
将第3树脂绝缘层150F和内侧第3金属箔32gf依次形成在第1树脂绝缘层50F和内侧第1导体层58F上。
将第4树脂绝缘层150S和内侧第4金属箔32gs依次形成在第2树脂绝缘层50S和内侧第2导体层58S上。
内侧第3金属箔32gf在第13面F13与内侧第3金属箔32gf之间的界面处具有亚光面32gfm。亚光面32gfm具有较小的凹凸。内侧第4金属箔32gs在第17面S17与内侧第4金属箔32gs之间的界面处具有亚光面32gsm。亚光面32gsm具有较小的凹凸。
在第3树脂绝缘层150F上通过MSAP形成内侧第3导体层158F。同时，形成第3通路导体160F，该第3通路导体160F贯穿第3树脂绝缘层150F，将内侧第1导体层58F和内侧第3导体层158F连接。内侧第3导体层158F由内侧第3金属箔32gf、内侧第3金属箔32gf上的内侧第3种子层42gf和内侧第3种子层42gf上的内侧第3电镀膜44gf构成。
在第4树脂绝缘层150S上通过MSAP形成内侧第4导体层158S。同时，形成第4通路导体160S，该第4通路导体160S贯穿第4树脂绝缘层150S，将内侧第2导体层58S和内侧第4导体层158S连接(图6的(A))。内侧第4导体层158S由内侧第4金属箔32gs、内侧第4金属箔32gs上的内侧第4种子层42gs和内侧第4种子层42gs上的内侧第4电镀膜44gs构成。内侧第3导体层158F具有内侧第3底角(θgfl、θgfr)，内侧第4导体层158S具有内侧第4底角(θgsl、θgsr)。第3树脂绝缘层150F的粗糙面具有第13粗糙度(rz13)，第4树脂绝缘层150S的粗糙面具有第17粗糙度(rz17)。
内侧第3导体层158F和内侧第4导体层158S由具有较小的凹凸的金属箔形成。因此，第3树脂绝缘层150F和第4树脂绝缘层150S具有较小的粗糙面。第3底角和第4底角属于较大的底角。内侧第3导体层158F和内侧第4导体层158S属于具有较薄厚度的导体层。
在第3树脂绝缘层150F和内侧第3导体层158F上依次层叠有最外侧第1树脂绝缘层250F和最外侧第1金属箔32uf。
在第4树脂绝缘层150S和内侧第4导体层158S上依次层叠有最外侧第2树脂绝缘层250S和最外侧第2金属箔32us。
最外侧第1金属箔32uf在最外侧第1树脂绝缘层250F的第5面F5与最外侧第1金属箔32uf之间的界面处具有亚光面32ufm。亚光面32ufm具有较大的凹凸。最外侧第2金属箔32us在最外侧第2树脂绝缘层250S的第9面S9与最外侧第2金属箔32us之间的界面处具有亚光面32usm。亚光面32usm具有较大的凹凸。
对最外侧第1金属箔32uf照射CO2气体激光。形成开口251F，该开口251F贯穿最外侧第1金属箔32uf和最外侧第1树脂绝缘层250F而到达内侧第3导体层158F。
对最外侧第2金属箔32us照射CO2气体激光。形成开口251S，该开口251S贯穿最外侧第2金属箔32us和最外侧第2树脂绝缘层250S而到达内侧第4导体层158S(图6的(B))。
通过无电解镀处理在最外侧第1金属箔32uf和开口251F的内壁上形成最外侧第1种子层42uf。在最外侧第2金属箔32us和开口251S的内壁上形成最外侧第2种子层42us。通过电解镀层处理在最外侧第1种子层42uf上形成最外侧第1电镀膜44uf。同时，在开口251F内形成最外侧第1通路导体260F。同时，在最外侧第2种子层42us上形成最外侧第2电镀膜44us。在开口251S内形成最外侧第2通路导体260S。在最外侧第1电镀膜44uf上形成抗蚀膜48uf。在最外侧第2电镀膜44us上形成抗蚀膜48us(图7的(A))。通过蚀刻去除从抗蚀膜48uf露出的最外侧第1电镀膜44uf、最外侧第1种子层42uf、最外侧第1金属箔32uf。通过金属面腐蚀法形成最外侧第1导体层258F。通过蚀刻去除从抗蚀膜48us露出的最外侧第2电镀膜44us、最外侧第2种子层42us和最外侧第2金属箔32us。通过金属面腐蚀法形成最外侧第2导体层258S(图7的(B))。在芯基板30的第1面F1上形成第1构建层Bu1，在芯基板30的第2面S2上形成第2构建层Bu2。
最外侧第1导体层258F由最外侧第1金属箔32uf、最外侧第1金属箔32uf上的最外侧第1种子层42uf和最外侧第1种子层42uf上的最外侧第1电镀膜44uf构成。最外侧第2导体层258S由最外侧第2金属箔32us、最外侧第2金属箔32us上的最外侧第2种子层42us和最外侧第2种子层42us上的最外侧第2电镀膜44us构成。最外侧第1导体层258F具有最外侧第1底角(θufl、θufr)，最外侧第2导体层258S具有最外侧第2底角(θusl、θusr)。最外侧第1树脂绝缘层250F的粗糙面具有第5粗糙度(rz5)，最外侧第2树脂绝缘层250S的粗糙面具有第9粗糙度(rz9)。
最外侧树脂绝缘层250F、250S的粗糙面属于较大的粗糙面。最外侧导体层258F、258S由具有较小的底角的导体电路形成。最外侧导体层258F、258S属于具有较厚的厚度的导体层。
在第1构建层Bu1上形成第1阻焊层70F，该第1阻焊层70F具有使最外侧第1导体层258F中包含的第1焊盘73F露出的第1开口71F。在第2构建层Bu2上形成第2阻焊层70S，该第2阻焊层70S具有使最外侧第2导体层258S中包含的第2焊盘73S露出的第2开口71S(图1的(A))。在从第1开口71F露出的第1焊盘73F上通过回流焊形成第1焊锡凸块76F。在从第2开口71S露出的第2焊盘73S上通过回流焊形成第2焊锡凸块76S。完成具有焊锡凸块的印刷布线板10(图1的(B))。
优选由化学镀铜膜形成各种子层。优选由电解铜镀膜形成各电镀膜。
具有较小的粗糙面的树脂绝缘层的粗糙面的大小(十点平均粗糙度)Rz为1.5μm以上、2.5μm以下。具有较大的粗糙面的树脂绝缘层的粗糙面的大小(十点平均粗糙度)Rz为3.5μm以上、5.0μm以下。芯层20的粗糙面的大小为3.5μm以上、5.0μm以下。最外侧树脂绝缘层250F、250S的粗糙面的大小为3.5μm以上、5.0μm以下。从粗糙面的大小的观点出发，粗糙面分为较小的粗糙面和较大的粗糙面。例如，较小的粗糙面的大小Rz为2.5μm以下，较大的粗糙面的大小Rz为3.5μm以上。
具有较小的粗糙面的树脂绝缘层上所形成的金属箔的亚光面的凹凸的十点平均粗糙度Rz为1.5μm以上、2.5μm以下。具有较大的粗糙面的树脂绝缘层上所形成的金属箔的亚光面的凹凸的十点平均粗糙度Rz为3.5μm以上、5.0μm以下。芯层上所形成的金属箔的亚光面的凹凸的十点平均粗糙度Rz为3.5μm以上、5.0μm以下。最外侧树脂绝缘层上所形成的金属箔的亚光面的凹凸的十点平均粗糙度Rz为3.5μm以上、5.0μm以下。亚光面的粗糙度分为较大的凹凸和较小的凹凸。形成芯基板30的导体层34F、34S由具有较大的凹凸的金属箔形成。最外侧导体层258F、258S由具有较大的凹凸的金属箔形成。至少1个内侧导体层由具有较大的凹凸的金属箔形成。至少1个内侧导体层由具有较小的凹凸的金属箔形成。
由具有较大的凹凸的金属箔形成的导体电路具有较小的底角，由具有较小的凹凸的金属箔形成的导体电路具有较大的底角。
例如，树脂绝缘层的粗糙面通过转印层叠在树脂绝缘层上的金属箔的亚光面而形成。芯层的粗糙面通过转印层叠在芯层上的金属箔的亚光面而形成。由具有较大的凹凸的金属箔形成较大的粗糙面。由具有较小的凹凸的金属箔形成较小的粗糙面。亚光面的大小与粗糙面的大小大致相等。亚光面的大小与粗糙面的大小优选相等。
例如，较大的底角大于80度、小于90度。较大的底角优选为85度以上。较小的底角大于70度、小于85度。较小的底角优选小于85度。形成芯基板30的导体层34F、34S由具有较小的底角的导体电路形成。最外侧导体层258F、258S由具有较小的底角的导体电路形成。至少1个内侧导体层由具有较小的底角的导体电路形成。至少1个内侧导体层由具有较大的底角的导体电路形成。
粗糙面的大小与形成该粗糙面上的导体层的导体电路的底角有关。例如，形成在具有较小的粗糙面的树脂绝缘层上的导体电路的底角大于80度、小于90度。形成在具有较大的粗糙面的树脂绝缘层上的导体电路的底角大于70度、小于85度。
导体层的厚度与形成该导体层的导体电路的底角有关。由具有较大的底角的导体电路形成的导体层的厚度较小，由具有较小的底角的导体电路形成的导体层的厚度较大。形成芯基板30的导体层34F、34S比归类为具有较厚的厚度的导体层。最外侧导体层258F、258S被归类为具有较厚厚度的导体层。至少1个内侧导体层被归类为具有较厚厚度的导体层。至少1个内侧导体层被归类为具有较薄厚度的导体层。
具有较厚厚度的导体层的厚度比具有较薄厚度的导体层的厚度厚，例如，具有较厚的厚度的导体层的厚度为15μm以上、35μm以下。具有较厚厚度的导体层的厚度优选为20μm以上。具有较薄厚度的导体层的厚度为5μm以上、25μm以下。具有较薄的厚度的导体层的厚度优选为15μm以下。具有较薄厚度的导体电路的底角较大，具有较厚厚度的导体电路的底角较小。因此，两者的导体体积之差变小。数据的传输速度之差变小。
具有较厚厚度的导体层形成在较大的粗糙面上，具有较薄厚度的导体层形成在较小的粗糙面上。从趋肤效应(skin effect)和导体体积的观点出发，两者的数据传输速度之差变小。
形成导体层的导体电路的底角与形成该导体层的金属箔的厚度有关。由具有较大的底角的导体电路形成的导体层由具有较薄厚度的金属箔形成。由具有较小的底角的导体电路形成的导体层由具有较厚厚度的金属箔形成。形成导体层的金属箔分为具有较厚厚度的金属箔和具有较薄厚度的金属箔。具有较厚厚度的金属箔的厚度比具有较薄厚度的金属箔的厚度厚。具有较厚厚度的金属箔的厚度为2μm以上、15μm以下。具有较厚厚度的金属箔的厚度优选为5μm以上。具有较薄厚度的金属箔的厚度为2μm以上、5μm以下。具有较薄厚度的金属箔的厚度优选为3μm以下。形成芯基板30的导体层34F、34S由具有较厚厚度的金属箔形成。最外侧导体层258F、258S由具有较厚厚度的金属箔形成。至少1个内侧导体层由具有较厚厚度的金属箔形成。至少1个内侧导体层由具有较薄的厚度的金属箔形成。
金属箔的厚度与金属箔的亚光面的凹凸的大小有关。具有较厚厚度的金属箔为具有较大的凹凸的金属箔，具有较薄的厚度的金属箔为具有较小的凹凸的金属箔。
各导体层的厚度的例子如下所示。
形成芯基板30的导体层34F、34S的厚度为15μm以上、35μm以下。形成芯基板的导体层的金属箔的厚度为2μm以上、15μm以下。形成芯基板的导体层的电镀膜的厚度为1μm以上、12μm以下。
最外侧导体层258F、258S的厚度为15μm以上、35μm以下。形成最外侧导体层的金属箔的厚度为2μm以上、15μm以下。形成最外侧导体层的电镀膜的厚度为1μm以上、12μm以下。
具有较薄厚度的内侧导体层的厚度为5μm以上、25μm以下。形成具有较薄厚度的内侧导体层的金属箔的厚度为2μm以上、5μm以下。形成具有较薄厚度的内侧导体层的电镀膜的厚度为5μm以上、25μm以下。
具有较厚厚度的内侧导体层的厚度为15μm以上、35μm以下。形成具有较厚厚度的内侧导体层的金属箔的厚度为2μm以上、15μm以下。形成具有较厚厚度的内侧导体层的电镀膜的厚度为1μm以上、12μm以下。
能够使形成最外侧导体层的金属箔的厚度比形成芯基板的导体层的金属箔的厚度薄。
形成各导体层的金属箔的亚光面的粗糙度的例子如下所示。
形成最外侧导体层的金属箔的亚光面的凹凸的十点平均粗糙度Rz为3.0μm以上、5.0μm以下。
形成芯基板的导体层的金属箔的亚光面的凹凸的十点平均粗糙度Rz为3.0μm以上、5.0μm以下。
能够使形成最外侧导体层的金属箔的亚光面的凹凸的十点平均粗糙度比形成芯基板的导体层的金属箔的亚光面的凹凸的十点平均粗糙度小。例如，形成芯基板的导体层的金属箔的亚光面的粗糙度Rz为3.5μm以上、5.0μm以下。形成最外侧导体层的金属箔的亚光面的凹凸的十点平均粗糙度Rz为3.0μm以上、4.5μm以下。
形成具有较薄厚度的内侧导体层的金属箔的亚光面的凹凸的十点平均粗糙度Rz为1.5μm以上、2.5μm以下。
形成具有较厚厚度的内侧导体层的金属箔的亚光面的凹凸的十点平均粗糙度Rz为3.0μm以上、5.0μm以下。
能够使形成最外侧导体层的金属箔的厚度比形成芯基板的导体层的金属箔的厚度薄。能够使形成最外侧导体层的金属箔的亚光面的凹凸的十点平均粗糙度比形成芯基板的导体层的金属箔的亚光面的凹凸的十点平均粗糙度小。

Claims (5)

1.一种印刷布线板，其由以下部分构成：
芯基板，其具有：具有第1面和与所述第1面为相反侧的第2面的芯层、所述芯层的所述第1面上的第1导体层、所述芯层的所述第2面上的第2导体层、以及贯穿所述芯层并对所述第1导体层和所述第2导体层进行连接的通孔导体；
第1树脂绝缘层，其具有第3面和与所述第3面为相反侧的第4面，以所述第4面与所述第1面对置的方式形成在所述第1面和所述第1导体层上；
第2树脂绝缘层，其具有第7面和与所述第7面为相反侧的第8面，以所述第8面与所述第2面对置的方式形成在所述第2面和所述第2导体层上；
内侧第1导体层，其形成在所述第1树脂绝缘层的所述第3面上；
内侧第2导体层，其形成在所述第2树脂绝缘层的所述第7面上；
最外侧第1树脂绝缘层，其具有第5面和与所述第5面为相反侧的第6面，以所述第6面朝向所述第1面的方式形成在所述第1树脂绝缘层和所述内侧第1导体层上；
最外侧第2树脂绝缘层，其具有第9面和与所述第9面为相反侧的第10面，以所述第10面朝向所述第2面的方式形成在所述第2树脂绝缘层和所述内侧第2导体层上；
最外侧第1导体层，其形成在所述最外侧第1树脂绝缘层上；
最外侧第2导体层，其形成在所述最外侧第2树脂绝缘层上；
第1阻焊层，其形成在所述最外侧第1树脂绝缘层和所述最外侧第1导体层上；以及
第2阻焊层，其形成在所述最外侧第2树脂绝缘层和所述最外侧第2导体层上，
其中，
形成所述第1导体层的导体电路的截面形状为大致梯形，形成所述第2导体层的导体电路的截面形状为大致梯形，形成所述内侧第1导体层的导体电路的截面形状为大致梯形，形成所述内侧第2导体层的导体电路的截面形状为大致梯形，形成所述最外侧第1导体层的导体电路的截面形状为大致梯形，形成所述最外侧第2导体层的导体电路的截面形状为大致梯形，
所述第1面、所述第2面、所述第3面、所述第5面、所述第7面和所述第9面分别具有粗糙面，
所述第1面的粗糙面具有第1十点平均粗糙度rz1，
所述第2面的粗糙面具有第2十点平均粗糙度rz2，
所述第3面的粗糙面具有第3十点平均粗糙度rz3，
所述第5面的粗糙面具有第5十点平均粗糙度rz5，
所述第7面的粗糙面具有第7十点平均粗糙度rz7，
所述第9面的粗糙面具有第9十点平均粗糙度rz9，
所述rz3在所述rz3、所述rz1、所述rz2、所述rz5和所述rz9之中最小，
所述rz7在所述rz7、所述rz1、所述rz2、所述rz5和所述rz9之中最小，
所述第1导体层、所述第2导体层、所述内侧第1导体层、所述内侧第2导体层、所述最外侧第1导体层和所述最外侧第2导体层由金属箔、所述金属箔上的种子层和所述种子层上的电镀膜形成，
所述第1导体层由多个第1导体电路、和相邻的所述第1导体电路之间的第1空间形成，
所述第2导体层由多个第2导体电路、和相邻的所述第2导体电路之间的第2空间形成，
所述内侧第1导体层由多个内侧第1导体电路、和相邻的所述内侧第1导体电路之间的内侧第1空间形成，
所述内侧第2导体层由多个内侧第2导体电路、和相邻的所述内侧第2导体电路之间的内侧第2空间形成，
所述最外侧第1导体层由多个最外侧第1导体电路、和相邻的所述最外侧第1导体电路之间的最外侧第1空间形成，
所述最外侧第2导体层由多个最外侧第2导体电路、和相邻的所述最外侧第2导体电路之间的最外侧第2空间形成，
所述第1导体电路具有第1导体电路宽度，所述第2导体电路具有第2导体电路宽度，所述内侧第1导体电路具有内侧第1导体电路宽度，所述内侧第2导体电路具有内侧第2导体电路宽度，所述最外侧第1导体电路具有最外侧第1导体电路宽度，所述最外侧第2导体电路具有最外侧第2导体电路宽度，
所述第1导体电路宽度具有最小第1导体电路宽度，所述第2导体电路宽度具有最小第2导体电路宽度，所述内侧第1导体电路宽度具有最小内侧第1导体电路宽度，所述内侧第2导体电路宽度具有最小内侧第2导体电路宽度，所述最外侧第1导体电路宽度具有最小最外侧第1导体电路宽度，所述最外侧第2导体电路宽度具有最小最外侧第2导体电路宽度，
所述最小内侧第1导体电路宽度在所述最小内侧第1导体电路宽度、所述最小第1导体电路宽度、所述最小第2导体电路宽度、所述最小最外侧第1导体电路宽度和所述最小最外侧第2导体电路宽度之中最小，
所述最小内侧第2导体电路宽度在所述最小内侧第2导体电路宽度、所述最小第1导体电路宽度、所述最小第2导体电路宽度、所述最小最外侧第1导体电路宽度和所述最小最外侧第2导体电路宽度之中最小，
所述第1空间具有第1空间宽度，所述第2空间具有第2空间宽度，所述内侧第1空间具有内侧第1空间宽度，所述内侧第2空间具有内侧第2空间宽度，所述最外侧第1空间具有最外侧第1空间宽度，所述最外侧第2空间具有最外侧第2空间宽度，
所述第1空间宽度具有最小第1空间宽度，所述第2空间宽度具有最小第2空间宽度，所述内侧第1空间宽度具有最小内侧第1空间宽度，所述内侧第2空间宽度具有最小内侧第2空间宽度，所述最外侧第1空间宽度具有最小最外侧第1空间宽度，所述最外侧第2空间宽度具有最小最外侧第2空间宽度，
所述最小内侧第1空间宽度在所述最小内侧第1空间宽度、所述最小第1空间宽度、所述最小第2空间宽度、所述最小最外侧第1空间宽度和所述最小最外侧第2空间宽度之中最小，
所述最小内侧第2空间宽度在所述最小内侧第2空间宽度、所述最小第1空间宽度、所述最小第2空间宽度、所述最小最外侧第1空间宽度和所述最小最外侧第2空间宽度之中最小，
所述最小第1导体电路在所述最小第1导体电路的底面与所述最小第1导体电路的侧面之间具有第1底角，
所述最小第2导体电路在所述最小第2导体电路的底面与所述最小第2导体电路的侧面之间具有第2底角，
所述最小内侧第1导体电路在所述最小内侧第1导体电路的底面与所述最小内侧第1导体电路的侧面之间具有内侧第1底角，
所述最小内侧第2导体电路在所述最小内侧第2导体电路的底面与所述最小内侧第2导体电路的侧面之间具有内侧第2底角，
所述最小最外侧第1导体电路在所述最小最外侧第1导体电路的底面与所述最小最外侧第1导体电路的侧面之间具有最外侧第1底角，
所述最小最外侧第2导体电路在所述最小最外侧第2导体电路的底面与所述最小最外侧第2导体电路的侧面之间具有最外侧第2底角，
所述内侧第1底角在所述内侧第1底角、所述第1底角、所述第2底角、所述最外侧第1底角和所述最外侧第2底角之中最大，
所述内侧第2底角在所述内侧第2底角、所述第1底角、所述第2底角、所述最外侧第1底角和所述最外侧第2底角之中最大。
2.根据权利要求1所述的印刷布线板，其中，
所述第1底角具有形成在左侧的第1底角和形成在右侧的第1底角，在所述形成在左侧的第1底角的大小和所述形成在右侧的第1底角的大小不同的情况下，以较大的底角来代表2个第1底角之中的所述第1底角，
所述第2底角具有形成在左侧的第2底角和形成在右侧的第2底角，在所述形成在左侧的第2底角的大小和所述形成在右侧的第2底角的大小不同的情况下，以较大的底角来代表2个第2底角之中的所述第2底角，
所述内侧第1底角具有形成在左侧的内侧第1底角和形成在右侧的内侧第1底角，在所述形成在左侧的内侧第1底角的大小与所述形成在右侧的内侧第1底角的大小不同的情况下，以较大的底角来代表2个内侧第1底角中的所述内侧第1底角，
所述内侧第2底角具有形成在左侧的内侧第2底角和形成在右侧的内侧第2底角，在所述形成在左侧的内侧第2底角的大小与所述形成在右侧的内侧第2底角的大小不同的情况下，以较大的底角来代表2个内侧第2底角中的所述内侧第2底角，
所述最外侧第1底角具有形成在左侧的最外侧第1底角和形成在右侧的最外侧第1底角，在所述形成在左侧的最外侧第1底角的大小和所述形成在右侧的最外侧第1底角的大小不同的情况下，以较大的底角来代表2个最外侧第1底角中的所述最外侧第1底角，
所述最外侧第2底角具有形成在左侧的最外侧第2底角和形成在右侧的最外侧第2底角，在所述形成在左侧的最外侧第2底角的大小和所述形成在右侧的最外侧第2底角的大小不同的情况下，以较大的底角来代表2个最外侧第2底角中的所述最外侧第2底角。
3.根据权利要求1所述的印刷布线板，其中，
所述芯基板具有用于形成所述通孔导体的贯通孔，所述贯通孔由随着从所述第1面朝向所述第2面而变小的第1开口和随着从所述第2面朝向所述第1面而变小的第2开口形成。
4.一种印刷布线板，其由以下部分构成：
芯基板，其具有：具有第1面和与所述第1面为相反侧的第2面的芯层、所述芯层的所述第1面上的第1导体层、所述芯层的所述第2面上的第2导体层、以及贯穿所述芯层并对所述第1导体层和所述第2导体层进行连接的通孔导体；
第1树脂绝缘层，其具有第3面和与所述第3面为相反侧的第4面，以所述第4面与所述第1面对置的方式形成在所述第1面和所述第1导体层上；
第2树脂绝缘层，其具有第7面和与所述第7面为相反侧的第8面，以所述第8面与所述第2面对置的方式形成在所述第2面和所述第2导体层上；
内侧第1导体层，其形成在所述第1树脂绝缘层的所述第3面上；
内侧第2导体层，其形成在所述第2树脂绝缘层的所述第7面上；
最外侧第1树脂绝缘层，其具有第5面和与所述第5面为相反侧的第6面，以所述第6面朝向所述第1面的方式形成在所述第1树脂绝缘层和所述内侧第1导体层上；
最外侧第2树脂绝缘层，其具有第9面和与所述第9面为相反侧的第10面，以所述第10面朝向所述第2面的方式形成在所述第2树脂绝缘层和所述内侧第2导体层上；
最外侧第1导体层，其形成在所述最外侧第1树脂绝缘层上；以及
最外侧第2导体层，其形成在所述最外侧第2树脂绝缘层上，
其中，
所述第1导体层包含第1导体电路，所述第1导体电路的截面形状为大致梯形，所述第1导体电路在所述第1导体电路的底面与所述第1导体电路的侧面之间具有第1底角，
所述第2导体层包含第2导体电路，所述第2导体电路的截面形状为大致梯形，所述第2导体电路在所述第2导体电路的底面与所述第2导体电路的侧面之间具有第2底角，
所述内侧第1导体层包含内侧第1导体电路，所述内侧第1导体电路的截面形状为大致梯形，所述内侧第1导体电路在所述内侧第1导体电路的底面与所述内侧第1导体电路的侧面之间具有内侧第1底角，
所述内侧第2导体层包含内侧第2导体电路，所述内侧第2导体电路的截面形状为大致梯形，所述内侧第2导体电路在所述内侧第2导体电路的底面与所述内侧第2导体电路的侧面之间具有内侧第2底角，
所述最外侧第1导体层包含最外侧第1导体电路，所述最外侧第1导体电路的截面形状为大致梯形，所述最外侧第1导体电路在所述最外侧第1导体电路的底面与所述最外侧第1导体电路的侧面之间具有最外侧第1底角，
所述最外侧第2导体层包含最外侧第2导体电路，所述最外侧第2导体电路的截面形状为大致梯形，所述最外侧第2导体电路在所述最外侧第2导体电路的底面与所述最外侧第2导体电路的侧面之间具有最外侧第2底角，
所述第1面、所述第2面、所述第3面、所述第5面、所述第7面和所述第9面分别具有粗糙面，
所述第1面的粗糙面具有第1十点平均粗糙度rz1，
所述第2面的粗糙面具有第2十点平均粗糙度rz2，
所述第3面的粗糙面具有第3十点平均粗糙度rz3，
所述第5面的粗糙面具有第5十点平均粗糙度rz5，
所述第7面的粗糙面具有第7十点平均粗糙度rz7，
所述第9面的粗糙面具有第9十点平均粗糙度rz9，
所述粗糙面的粗糙度的大小与所述底角的大小有关，当所述粗糙面的大小较大时，所述底角的大小较小，当所述粗糙面的大小较小时，所述底角的大小较大。
5.根据权利要求4所述的印刷布线板，其中，
形成在所述芯层的所述第1面上的具有较小的粗糙面的树脂绝缘层和形成在所述芯层的所述第2面上的具有较小的粗糙面的树脂绝缘层形成为关于芯基板对称。
CN201811233846.4A 2017-10-24 2018-10-23 印刷布线板 Active CN109699121B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-204927 2017-10-24
JP2017204927A JP2019079900A (ja) 2017-10-24 2017-10-24 プリント配線板

Publications (2)

Publication Number Publication Date
CN109699121A true CN109699121A (zh) 2019-04-30
CN109699121B CN109699121B (zh) 2023-04-11

Family

ID=66170240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811233846.4A Active CN109699121B (zh) 2017-10-24 2018-10-23 印刷布线板

Country Status (3)

Country Link
US (1) US10405426B2 (zh)
JP (1) JP2019079900A (zh)
CN (1) CN109699121B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978799A (zh) * 2008-03-25 2011-02-16 揖斐电株式会社 印刷电路板及其制造方法
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US20140027165A1 (en) * 2012-07-30 2014-01-30 Ibiden Co., Ltd. Printed wiring board
US20140083746A1 (en) * 2012-09-27 2014-03-27 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
CN104869747A (zh) * 2014-02-24 2015-08-26 揖斐电株式会社 印刷布线板和印刷布线板的制造方法
US20160133555A1 (en) * 2014-11-07 2016-05-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP2015185564A (ja) * 2014-03-20 2015-10-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101978799A (zh) * 2008-03-25 2011-02-16 揖斐电株式会社 印刷电路板及其制造方法
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US20140027165A1 (en) * 2012-07-30 2014-01-30 Ibiden Co., Ltd. Printed wiring board
US20140083746A1 (en) * 2012-09-27 2014-03-27 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
CN104869747A (zh) * 2014-02-24 2015-08-26 揖斐电株式会社 印刷布线板和印刷布线板的制造方法
US20160133555A1 (en) * 2014-11-07 2016-05-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Also Published As

Publication number Publication date
JP2019079900A (ja) 2019-05-23
CN109699121B (zh) 2023-04-11
US10405426B2 (en) 2019-09-03
US20190124767A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
CN1171514C (zh) 低cte的电源和地层
US7084509B2 (en) Electronic package with filled blinds vias
CN104684244B (zh) 电子部件内置基板、电子部件内置基板的制造方法
US20080196931A1 (en) Printed circuit board having embedded components and method for manufacturing thereof
KR20030062259A (ko) 플렉시블 다층 배선기판 및 그 제조방법
US8957321B2 (en) Printed circuit board, mount structure thereof, and methods of producing these
US6703564B2 (en) Printing wiring board
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
US20130048355A1 (en) Printed wiring board
CN106888552B (zh) 印刷电路板及其制造方法
CN108633177B (zh) 印刷布线板
CN109699121A (zh) 印刷布线板
US10314168B2 (en) Printed wiring board
CN101400220B (zh) 配线基板的制造方法
KR102442389B1 (ko) 인쇄회로기판 및 그 제조방법
US10440823B2 (en) Printed wiring board
JP2019079899A (ja) プリント配線板
JP2019079901A (ja) プリント配線板
JP2019091775A (ja) プリント配線板の製造方法
CN107636819B (zh) 印刷电路板和制造印刷电路板的方法
TW202038688A (zh) 導熱件內埋式電路板的製造方法及依其所製造的導熱件內埋式電路板
JP6572686B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2021097178A (ja) プリント配線板
JP2020080352A (ja) プリント配線板、プリント配線板の製造方法
JP2020080353A (ja) プリント配線板、プリント配線板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant