KR100729939B1 - 다층 인쇄회로기판 제조방법 - Google Patents

다층 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR100729939B1
KR100729939B1 KR1020060041579A KR20060041579A KR100729939B1 KR 100729939 B1 KR100729939 B1 KR 100729939B1 KR 1020060041579 A KR1020060041579 A KR 1020060041579A KR 20060041579 A KR20060041579 A KR 20060041579A KR 100729939 B1 KR100729939 B1 KR 100729939B1
Authority
KR
South Korea
Prior art keywords
paste
core substrate
carrier film
substrate
circuit pattern
Prior art date
Application number
KR1020060041579A
Other languages
English (en)
Inventor
고태호
양덕진
나기호
김병학
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060041579A priority Critical patent/KR100729939B1/ko
Application granted granted Critical
Publication of KR100729939B1 publication Critical patent/KR100729939B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Abstract

다층 인쇄회로기판 제조방법이 개시된다. 코어기판의 소정의 위치에 비아홀을 천공하는 단계, 비아홀에 도전성 페이스트를 충전하는 단계, 코어기판의 양면에 제1 회로패턴을 형성하는 단계, 캐리어 필름의 일면에 랜드부를 포함하는 제2 회로패턴을 형성하는 단계, 랜드부의 위치에 상응하여 캐리어 필름 상에 페이스트 범프를 형성하는 단계, 페이스트 범프가 절연재를 관통하도록 캐리어 필름에 절연재를 적층하는 단계, 절연재로부터 캐리어 필름을 제거하여 페이스트 범프기판을 형성하는 단계 및 코어기판에 페이스트 범프기판을 적층하는 단계를 포함하는 다층 인쇄회로기판 제조방법은, 미세회로를 구현할 수 있고, 단계 프로세스 및 리드타임을 단축시킬 수 있으며, 설비 투자 및 비용을 절감할 수 있다.
인쇄회로기판, 적층, 잉크젯, 페이스트 범프(Paste Bump), 절연재

Description

다층 인쇄회로기판 제조방법{Method for manufacturing multi-layered PCB}
도 1은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판 제조방법을 나타내는 순서도.
도 2a 내지 도 2d는 본 발명의 바람직한 일 실시예에 따라 코어기판을 제조하는 단계를 나타내는 흐름도.
도 3a 내지 도 3e는 본 발명의 바람직한 일 실시예에 따라 페이스트 범프기판을 제조하는 단계를 나타내는 흐름도.
도 4는 본 발명의 바람직한 일 실시예에 따라 코어기판 및 페이스트 범프기판을 적층한 모습을 나타내는 단면도.
도 5는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판을 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10: 코어기판 14: 비아홀
16: 제1 회로패턴 18: 전도성 페이스트
20: 노즐 30: 페이스트 범프기판
31: 캐리어 필름 33: 제2 회로패턴
34: 랜드부 35: 절연재
37: 페이스트 범프(Paste Bump) 39: 핫롤(Hot Roll)
본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것이다.
현재 휴대폰을 비롯한 휴대용 전자기기들이 소형화, 다기능화 되면서 인쇄회로기판의 소형화, 고밀도화에 대한 요구가 꾸준히 증가하고 있다. 이에 인쇄회로기판산업은 기존의 MLB(Multi Layer Board)방식에서 Micro Via를 채용한 방식으로 대응해 왔으나 고밀도에 대한 요구와 단계 수 증가에 따른 원가 상승으로 인해 한계에 다다르고 있고, 막대한 설비투자 및 유지 관리를 위한 비용이 증가하고 있다.
종래기술에 의한 인쇄회로기판 제조방법은, 코어기판에 패턴을 형성함에 있어서, Base copper 위에 15~20 um 정도의 도금 층이 형성되도록 하고 있다. 이 때문에, 도금두께가 두꺼워 미세회로 형성에 한계가 발생할 수밖에 없게 되고, 이를 통하여 쇼트(Short) 불량이 발생될 수 있는 문제가 있다.
또한, 종래기술에 의한 인쇄회로기판 제조방법은, 제조 단계에 있어서, 순차적층 방식의 8층 전층 IVH 제품 경우, 적층 단계가 3회, 윈도우(Window) 형성 단계 4회, CO2 Drill 4회를 실시하게 되는 등 동일 단계를 반복 진행 함으로써, 리드타임(Lead Time)이 길고, 이에 따라 제조 원가도 높다는 문제가 있다.
본 발명은 잉크젯 방식과 페이스트 범프(paste bump)를 이용한 적층을 이용함으로써 미세회로를 구현할 수 있고, 단계 프로세스 및 리드타임을 단축시킬 수 있으며, 설비 투자 및 비용을 절감할 수 있을 뿐만 아니라 화학적 작용에 의한 단계를 삭제함으로써 환경관련 제반 비용 감축 및 환경 보전 효과를 나타낼 수 있는 다층 인쇄회로기판 및 다층 인쇄회로기판 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, (a) 코어기판의 소정의 위치에 비아홀을 천공하는 단계, (b) 비아홀에 도전성 페이스트를 충전하는 단계, (c) 코어기판의 양면에 제1 회로패턴을 형성하는 단계, (d) 캐리어 필름의 일면에 랜드부를 포함하는 제2 회로패턴을 형성하는 단계, (e) 랜드부의 위치에 상응하여 캐리어 필름 상에 페이스트 범프를 형성하는 단계, (f) 페이스트 범프가 절연재를 관통하도록 캐리어 필름에 절연재를 적층하는 단계, (g) 절연재로부터 상기 캐리어 필름을 제거하여 페이스트 범프기판을 형성하는 단계 및 (h) 코어기판에 페이스트 범프기판을 적층하는 단계를 포함하는 다층 인쇄회로기판 제조방법이 제공될 수 있다.
또한, 본 발명의 다른 측면에 따르면, 코어기판과, 코어기판을 관통하도록 형성되며 그 내부에 도전성 페이스트가 충전되는 비아홀과, 코어기판의 양면에 형성되는 제1 회로패턴과, 코어기판에 적층되는 절연재와, 절연재를 관통하여 절연재 내부에 수용되는 페이스트 범프와, 절연재의 표면에 형성되며 페이스트 범프의 위 치에 상응하여 형성되는 랜드부를 포함하는 제2 회로패턴을 포함하는 다층 인쇄회로기판이 제공될 수 있다.
제1 회로패턴은 코어기판에 잉크젯 방식으로 인쇄될 수 있으며, 제2 회로패턴 역시 캐리어 필름에 잉크젯 방식으로 인쇄될 수 있다. 한편, 비아홀은 CNC(Computer Numerical Control) 드릴링에 의해 수행될 수도 있다. 랜드부는 비아홀의 위치에 대향하는 위치에 형성되는 것이 좋으며, 단계 (f)는 핫롤(Hot Roll)에 의해 수행될 수 있다. 또한, 비아홀에 충전되는 도전성 페이스트는 구리(Copper) 및 은(Silver)으로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있고, 페이스트 범프는 비아홀의 위치에 상응하도록 절연재에 수용될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위을 포함한 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 다층 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
먼저 본 발명에 따른 다층 인쇄회로기판 제조방법의 바람직한 실시예에 대해 설명하도록 한다. 본 발명에 따른 다층 인쇄회로기판 제조방법의 바람직한 실시예에 대해 설명함에 있어서, 도 1에 나타난 각 단계별로, 도 2a 내지 도 5를 참조하여, 각각 설명하도록 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2a 내지 도 2d는 본 발명의 바람직한 일 실시예에 따라 코어기판을 제조하는 단계를 나타내는 흐름도이다. 도 1을 참조하면, CNC 드릴링으로 코어기판의 소정의 위치에 비아홀을 천공하는 단계(S1), 비아홀에 도전성 페이스트 충전하는 단계(S2), 코어기판의 양면에 잉크젯 방식으로 제1 회로패턴을 형성하는 단계(S3), 캐리어 필름의 일면에 잉크젯 방식으로 랜드부를 포함하는 제2 회로패턴 형성하는 단계(S4), 랜드부의 위치에 상응하여 캐리어 필름 상에 페이스트 범프 형성하는 단계(S5), 페이스트 범프가 절연재를 관통하도록 핫롤을 이용하여 캐리어 필름에 절연재를 적층하는 단계(S6), 절연재로부터 캐리어 필름을 제거하여 페이스트 범프기판을 형성하는 단계(S7) 및 코어기판에 페이스트 범프기판을 적층하는 단계(S8)가 도시되어 있고, 도 2a 내지 도 2d를 참조하면, 비아홀(14)이 형성된 코어기판(10), 비아홀에 충전된 전도성 페이스트, 코어기판(10), 코어기판(10), 비아홀(14), 제1 회로패턴(16), 전도성 페이스트, 노즐(20)이 도시되어 있다. 또한, 도 3a 내지 도 3e를 참조하면, 캐리어 필름, 랜드부, 페이스트 범프, 제2 회로패턴, 전열재 및 이를 포함하는 페이스트 범프기판(30)이 도시되어 있고, 도 4 내지 도 5를 참조하면, 코어기판(10)와 페이스트 범프기판(30) 및 다층 인쇄회로기판이 도시되어 있다.
CNC 드릴링으로 코어기판(10)의 소정의 위치에 비아홀(14)을 천공하는 단계(S1)는 코어기판(10)의 양면에 형성될 제1 회로패턴(16)을 서로 전기적으로 연결시키기 위한 도전성 페이스트가 충전될 공간을 확보하기 위한 단계이다. 이에 대한 구체적인 실시예를 도 2a를 참조하여 설명하도록 한다. 도 2a는 비아홀(14)이 형성된 코어기판(10)의 단면도이다. 도 2a를 참조하면, 코어기판(10)을 관통하는 비아홀(14)은 코어기판(10)의 소정의 위치에 형성될 수 있고, 이는 회로패턴의 설계에 따라 다양하게 변경될 수 있으며, 전도성 페이스트가 코팅되어 있지 않은 절연성 코어기판(10)에 드릴링을 함으로써 형성할 수 있다. 드릴링은 CNC드릴에 의해 수행될 수 있다. CNC드릴이란 드릴 데이터에 따른 컴퓨터 수치제어(CNC; Computer Numerical Control)에 의해 자동으로 비아홀(14)을 가공하는 드릴을 의미한다. CNC드릴 이외에도 설계상의 필요에 따라 다양한 공지의 수단으로 변경할 수 있음은 물론이다. 이렇게 형성된 비아홀(14)에는 전도성 페이스트가 충전될 수 있으며 이에 대해서는 이하에서 설명하도록 한다.
비아홀에 도전성 페이스트 충전하는 단계(S2)는 상기 단계(S1)에 의해 형성된 비아홀에 도전성 페이스트를 충전하여 이후 코어기판의 양면에 형성될 제1 회로패턴을 서로 전기적으로 연결하기 위한 것이다. 이에 대한 구체적인 실시예를 도 2b를 참조하여 설명하도록 한다. 2b는 비아홀(14)에 전도성 페이스트가 충전된 코어기판(10)의 단면도이다. 도 2b를 참조하면, 비아홀(14)에 전도성 페이스트를 충전시킴으로써 이후 설명할 코어기판(10) 양면의 제1 회로패턴(16)이 서로 전기적으로 연결되도록 할 수 있다. 전도성 페이스트의 재질로는 구리(Copper) 또는 은(Silver)이 사용될 수 있으며, 이 외에도 설계상의 필요에 따라 전도성이 좋은 다양한 재질로 변경할 수 있음은 물론이다.
코어기판의 양면에 잉크젯 방식으로 제1 회로패턴을 형성하는 단계(S3)는 설 계자가 의도한 회로패턴을 코어기판(10)에 형성하기 위한 단계이다. 이에 대한 구체적인 실시예를 도 2c를 참조하여 설명하도록 한다. 도 2c는 잉크젯 방식으로 코어기판(10)의 표면에 제1 회로패턴(16)을 형성하는 단계를 나타내는 사시도 이다. 도 2c를 참조하면, 코어기판(10)의 일면 또는 양면에 잉크젯 방식을 이용하여 원하는 제1 회로패턴(16)을 형성할 수 있다. 즉, 구리 또는 은과 같은 전도성 페이스트를 노즐을 통해 분사하여 코어기판(10)에 인쇄함으로써 코어기판(10)의 표면에 제1 회로패턴(16)을 형성할 수 있는 것이다. 이러한 방식은 분사되는 입자의 크기를 조절하여 정밀한 미세회로 구현을 가능케 할 수 있다.
도 2d는 상기 단계 S1 내지 S3를 통하여 제조된 코어기판(10)를 나타낸다. 코어기판(10)는 코어기판(10)과, 코어기판(10)을 관통하는 비아홀(14)과, 코어기판(10)의 양면에 형성된 제1 회로패턴(16)과, 비아홀(14)에 충전되어 코어기판(10)의 양면에 형성된 각각의 제1 회로패턴(16)을 전기적으로 연결시킬 수 있는 도전성 페이스트를 포함할 수 있다.
캐리어 필름의 일면에 잉크젯 방식으로 랜드부를 포함하는 제2 회로패턴 형성하는 단계(S4)는 코어기판(10)에 적층될 페이스트 범프기판(30)을 형성하기 위한 단계이다. 이에 대한 구체적인 실시예를 도 3a를 참조하여 설명하도록 한다. 도 3a는 랜드부(34)를 포함하는 제2 회로패턴(33)이 형성된 캐리어 필름(31)을 나타내는 단면도이다. 도 3a를 참조하면, 랜드부(34)는 제2 회로패턴(33)의 일부로서 형성될 수 있으며, 앞서 설명한 코어기판(10)에 형성된 비아홀(14)의 위치에 상응하여 캐리어 필름(31)의 일면에 형성될 수 있다. 제2 회로패턴(33)은 캐리어 필름(31)의 일면에 잉크젯 방식을 통하여 형성될 수 있다. 즉, 구리 또는 은과 같은 전도성 페이스트를 노즐을 통해 분사하여 캐리어 필름(31)에 인쇄함으로써 제2 회로패턴(33)을 형성할 수 있는 것이다. 이러한 방식은 분사되는 입자의 크기를 조절하여 정밀한 미세회로 구현을 가능케 할 수 있다.
랜드부의 위치에 상응하여 캐리어 필름 상에 페이스트 범프를 형성하는 단계(S5)는 적층 시, 코어기판(10)과 이에 인접하는 페이스트 범프기판(30), 페이스트 범프기판(30)과 이에 인접하는 페이스트 범프기판(30)에 각각 형성된 회로패턴(16, 33)이 서로 전기적으로 연결될 수 있도록 하기 위한 페이스트 범프(30)를 형성하는 단계이다. 이에 대한 구체적인 실시예를 도 3b를 참조하여 설명하도록 한다. 도 3b는 랜드부(34)에 페이스트 범프(37)가 형성된 캐리어 필름(31)을 나타내는 단면도이다. 도 3b를 참조하면, 페이스트 범프(37)는 제2 회로패턴(33)과 동일한 재질로, 일체로 형성될 수 있으나, 설계상의 필요에 따라 별도의 재질로 형성되어 구분 가능하도록 형성될 수도 있으며, 다만 이러한 경우에도 전기적으로 연결될 수 있도록 형성됨은 물론이다. 한편, 페이스트 범프(37)는 캐리어 필름(31) 면으로부터 돌출된 형태일 수 있다. 나아가, 페이스트 범프(37)는 그 단부가 뾰족한 원뿔 내지 다각 뿔과 같은 뿔 형상일 수 있다. 이러한 형상을 통해 이후 설명할 적층을 용이하게 할 수 있다.
페이스트 범프가 절연재를 관통하도록 핫롤을 이용하여 캐리어 필름에 절연재를 적층하는 단계(S6)는 캐리어 필름(31)에 형성된 제2 회로패턴(33) 및 페이스트 범프(37)를 절연재(35)에 옮겨서 형성하기 위한 단계이다. 이에 대한 구체적인 실시예를 도 3c 및 3d를 참조하여 설명하도록 한다. 도 3c는 랜드부(34), 제2 회로패턴(33) 및 페이스트 범프(37)가 형성된 캐리어 필름(31)에 절연재(35)를 부착하는 모습을 나타내는 단면도이고, 도 3d는 캐리어 필름이 부탁된 절연재를 나타내는 단면도이다. 도 3c를 참조하면, 캐리어 필름(31)의 제2 회로패턴(33) 및 페이스트 범프(37)가 형성된 면 방향에 절연재(35)를 위치 시키고 이를 가압하면 캐리어 필름(31)과 절연재(35)가 서로 결합하여 부착될 수 있다. 절연재(35)와 캐리어 필름(31)상에 형성된 제2 회로패턴(33) 및 페이스트 범프(37) 사이의 결합 효율을 높이기 위해 핫롤(39)을 이용할 수도 있다. 핫롤(39)을 이용하는 경우 고온, 고압의 환경을 제공할 수 있어, 결합력이 향상될 수 있다. 또한, 페이스트 범프(37)는 절연재(35)를 관통하는 것이 바람직하므로, 결합 및 관통의 효율을 높이기 위해 페이스트 범프(37)는 앞서 설명한 바와 같이 단부가 뾰족한 원뿔 내지 다각뿔과 같은 뿔 형상일 수 있다. 이러한 방법을 통하여 도 3d에 나타난 캐리어 필름이 부착된 절연재가 형성될 수 있다.
절연재로부터 캐리어 필름을 제거하여 페이스트 범프기판을 형성하는 단계(S7)는 제2 회로패턴 및 페이스트 범프가 형성된 페이스트 범프기판을 형성하기 위한 단계이다. 이에 대한 구체적인 실시예를 도 3e를 참조하여 설명하도록 한다. 도 3e는 일면에 제2 회로패턴(33)이 형성되고, 페이스트 범프(37)에 의해 관통되는 절연재(35)를 나타내는 단면도이다. 랜드부(34), 제2 회로패턴(33) 및 페이스트 범프(37)가 형성된 캐리어 필름(31)과 절연재(35)를 가압을 통하여 부착시키면, 절연재(35)와 랜드부(34), 제2 회로패턴(33) 및 페이스트 범프(37) 사이의 결합력이 캐 리어 필름(31)과 랜드부(34), 제2 회로패턴(33) 및 페이스트 범프(37) 사이의 결합력보다 커질 수 있게 되어, 캐리어 필름(31)만을 절연재로부터 제거할 수 있게 되고, 이를 통해 캐리어 필름(31)상에 형성되어 있던 랜드부(34), 제2 회로패턴(33) 및 페이스트 범프(37)가 절연재(35) 상에 옮겨져 형성될 수 있게 된다. 이로써 일면에 랜드부(34), 제2 회로패턴(33)이 형성되고, 페이스트 범프(37)에 의해 관통되는 절연재(35)를 포함하는 페이스트 범프기판(30)이 형성될 수 있다.
코어기판에 페이스트 범프기판을 적층하는 단계(S8)는 각각 형성된 코어기판 및 페이스트 범프기판을 적층함으로써 다층 인쇄회로기판을 형성하기 위한 단계이다. 이에 대한 구체적인 실시예를 도 4 및 도 5를 참조하여 설명하도록 한다. 도 4는 본 발명의 바람직한 일 실시예에 따라 코어기판(10) 및 페이스트 범프기판(30)을 적층하는 모습을 나타내는 단면도이고, 도 5는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판의 단면도이다. 도 4 및 도 5를 참조하면, 코어기판(10)를 중심으로 코어기판(10)의 양면에 각각 1 또는 2 이상의 페이스트 범프기판(30)을 적층할 수 있으며, 페이스트 범프기판(30)은 페이스트 범프(37)의 단부가 코어기판(10)를 향하도록 적층될 수 있다. 이렇게 적층된 페이스트 범프기판(30)과 코어기판(10)에 대해 면 방향으로 가압하면(도 4의 화살표는 가압 방향을 나타낸다), 절연재(35)를 관통한 페이스트 범프(37)는 인접한 페이스트 범프기판(30) 또는 코어기판(10)의 랜드부 또는 회로패턴과 연결될 수 있고, 이를 통해 각각의 페이스트 범프기판(30) 및 코어기판(10)의 회로패턴(33, 16)은 인접한 코어기판(10) 또는 페이스트 범프기판(30)의 회로패턴(16, 33)과 전기적으로 연결될 수 있어 다층 인쇄 회로기판이 이루어질 수 있게 된다.
다음으로 본 발명에 따른 다층 인쇄회로기판의 바람직한 실시예에 대해 설명하도록 한다.
도 5는 본 발명의 바람직한 일 실시예에 따른 다층 인쇄회로기판을 나타내는 단면도이다. 도 5를 참조하면, 코어기판(10)과 코어기판에 형성된 비아홀(14) 및 제1 회로패턴(16), 페이스트 범프기판(30)과 페이스트 범프기판(30)에 형성된 제2 회로패턴(33), 랜드부(34), 절연재(35), 페이스트 범프(37)를 포함하는 다층 인쇄회로기판이 도시되어 있다.
본 발명의 일 실시예에 따른 다층 인쇄회로기판은 코어기판(10)과 코어기판에 형성된 비아홀(14) 및 제1 회로패턴(16), 페이스트 범프기판(30)과 페이스트 범프기판(30)에 형성된 제2 회로패턴(33), 랜드부(34), 절연재(35), 페이스트 범프(37)를 포함하며, 코어기판(10)를 중심으로 코어기판(10)의 양 측면에 각각 1 또는 2 이상의 페이스트 범프기판(30)을 적층하고 이에 가압하여 이루어지는 것을 특징으로 한다.
코어기판(10)은 절연체로 이루어질 수 있으며, 코어기판(10)에는 이하에서 차례로 설명할 비아홀(14) 및 제1 회로패턴(16)이 형성될 수 있다.
비아홀(14)은 코어기판(10)의 소정의 위치에 코어기판(10)을 관통하는 형태로 형성될 수 있으며, 이는 사용자의 설계에 따라 다양하게 변경될 수 있음은 물론이다. 비아홀(14)은 CNC드릴을 통한 드릴링으로 형성될 수도 있다. 비아홀(14)에는 구리 또는 은과 같은 전도성 페이스트가 충전될 수 있고, 이를 통해 코어기판(10)의 양 측면에 형성될 패턴이 서로 전기적으로 연결될 수 있다.
제1 회로패턴(16)은 코어기판(10)의 일면 또는 양면에 형성될 수 있으며, 사용자의 설계에 따라 그 모양이 결정될 수 있다. 제1 회로패턴(16)은 잉크젯 방식을 이용하여 절연재(35) 상에 인쇄하는 방법으로 형성될 수 있다. 뿐만 아니라 노광 및 애칭을 통한 방법으로 형성될 수도 있는 등 설계상의 필요에 따라 다양하게 방법으로 형성될 수 있음은 물론이다. 한편, 제1 회로패턴(16)은 전기적 신호가 이동할 수 있는 길로서, 구리 또는 은과 같은 전도성 페이스트로 형성될 수 있다. 물론, 구리 또는 은 이외의 전도성 페이스트로 패턴을 형성할 수 있음은 당연하다.
페이스트 범프기판(30)은 페이스트 범프기판(30)의 몸체를 이루는 절연재(35)와, 절연재(35)의 일면에 형성된 제2 회로패턴(33), 제2 회로패턴(33)의 일부로서 형성되는 랜드부(34), 랜드부(34) 상에 형성되는 페이스트 범프(37)를 포함하여 형성될 수 있다.
절연재(35)는 유리섬유에 열경화성 수지를 침투시켜 반 경화상태로 만들어질 수 있고, 절연재(35)의 일면에는 이하에서 차례로 설명할 제2 회로패턴(33), 랜드부(34) 및 페이스트 범프(37)가 형성될 수 있다.
제2 회로패턴(33)은 절연재(35)의 일 측면에 형성될 수 있으며, 사용자의 설계에 따라 그 모양이 결정될 수 있다. 제2 회로패턴은 별도의 캐리어 필름(31)에 잉크젯 방식을 이용하여 인쇄한 후 절연재(35)에 상기 캐리어 필름(31)을 부착하고 가압하여 옮기는 방법으로 형성될 수 있다. 이 뿐만 아니라 노광 및 애칭을 통한 방법으로 형성될 수도 있는 등 설계상의 필요에 따라 다양하게 방법으로 형성될 수 있음은 물론이다. 한편, 제2 회로패턴(33)은 전기적 신호가 이동할 수 있는 길로서, 구리 또는 은과 같은 전도성 페이스트로 형성될 수 있다. 물론, 구리(Copper) 또는 은(Silver) 이외의 전도성 페이스트로 패턴을 형성할 수 있음은 당연하다. 제2 회로패턴(33)에는 이하에서 살펴볼 랜드부(34)가 형성될 수 있다.
랜드부(34)는 제2 회로패턴(33)의 일부로서 형성될 수 있다. 랜드부(34)는 역시 구리 또는 은과 같은 전도성 페이스트로 이루어질 수 있으며, 추후 살펴볼 코어기판(10)의 비아홀(14)의 위치에 대향하는 절연재(35) 상의 위치에 형성될 수도 있다. 랜드부(34) 상에는 이하에서 살펴볼 페이스트 범프(37)가 형성될 수 있다.
페이스트 범프(37)는 랜드부(34) 상에 형성될 수 있으며, 구리 또는 은과 같은 전도성 페이스트로 형성될 수 있다. 페이스트 범프(37)는 단부가 뾰족한 뿔 형상일 수 있고, 절연재(35)의 면 방향으로, 절연재(35)를 관통하도록 형성될 수 있다. 페이스트 범프(37)는 별도의 캐리어 필름(31)에 제2 회로패턴(33)과 함께 형성한 후 절연재(35)에 상기 캐리어 필름(31)을 부착하고 가압하여 옮기는 방법으로 형성될 수도 있고, 이 뿐만 아니라 설계상의 필요에 따라 다양한 방법으로 변경할 수 있음은 물론이다. 페이스트 범프(37)는 절연재(35)를 관통하여 인접한 랜드부(34) 또는 회로패턴(33, 16)과 연결될 수 있고, 이를 통해 각각의 페이스트 범프기판(30) 및 코어기판(10)의 회로패턴(33, 16)은 인접한 코어기판(10) 또는 페이스트 범프기판(30)의 회로패턴(16, 33)과 도통될 수 있어 다층 인쇄회로기판이 이루어질 수 있게 된다.
한편, 도 4 및 도 5에 나타난 실시예에서는 하나의 코어기판을 중심으로 양면에 각각 세 개의 페이스트 범프기판을 적층하여 형성하는 다층 인쇄회로기판을 제시하였으나, 코어기판의 각 면에 적층되는 페이스트 범프기판의 수 및 적층되는 전체 페이스트 범프기판의 수를 설계상의 필요에 따라 변경할 수 있음은 물론이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 청구범위 내에 존재한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따르면, 잉크젯 방식과 페이스트 범프를 이용한 적층을 통하여 미세회로를 구현할 수 있고, 단계 프로세스 및 리드타임을 단축시킬 수 있으며, 설비 투자 및 비용을 절감할 수 있을 뿐만 아니라 화학적 작용에 의한 단계를 삭제함으로써 환경관련 제반 비용 감축 및 환경 보전 효과를 나타낼 수 있다.

Claims (10)

  1. (a) 코어기판의 소정의 위치에 비아홀을 천공하는 단계;
    (b) 상기 비아홀에 도전성 페이스트를 충전하는 단계;
    (c) 상기 코어기판의 양면에 제1 회로패턴을 형성하는 단계;
    (d) 캐리어 필름의 일면에 랜드부를 포함하는 제2 회로패턴을 형성하는 단계;
    (e) 상기 랜드부의 위치에 상응하여 상기 캐리어 필름 상에 페이스트 범프를 형성하는 단계;
    (f) 상기 페이스트 범프가 절연재를 관통하도록 상기 캐리어 필름에 절연재를 적층하는 단계;
    (g) 상기 절연재로부터 상기 캐리어 필름을 제거하여 페이스트 범프기판을 형성하는 단계; 및
    (h) 상기 코어기판에 상기 페이스트 범프기판을 적층하는 단계를 포함하는 다층 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 단계 (c)는 상기 코어기판에 잉크젯 방식으로 상기 제1 회로패턴을 인쇄하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  3. 제1항에 있어서,
    상기 단계 (d)는 상기 캐리어 필름에 잉크젯 방식으로 상기 제2 회로패턴을 인쇄하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  4. 제1항에 있어서,
    상기 단계 (a)는 CNC(Computer Numerical Control) 드릴링에 의해 수행되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  5. 제1항에 있어서,
    상기 랜드부는 상기 비아홀의 위치에 대향하는 위치에 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  6. 제1항에 있어서,
    상기 단계 (f)는 핫롤(Hot Roll)에 의해 수행되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  7. 제1항에 있어서,
    상기 도전성 페이스트는 구리(Copper) 및 은(Silver)으로 이루어진 군으로부터 선택된 어느 하나 이상을 포함하는 다층 인쇄회로기판 제조방법.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020060041579A 2006-05-09 2006-05-09 다층 인쇄회로기판 제조방법 KR100729939B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060041579A KR100729939B1 (ko) 2006-05-09 2006-05-09 다층 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060041579A KR100729939B1 (ko) 2006-05-09 2006-05-09 다층 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR100729939B1 true KR100729939B1 (ko) 2007-06-19

Family

ID=38372770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060041579A KR100729939B1 (ko) 2006-05-09 2006-05-09 다층 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR100729939B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008676B1 (ko) * 2008-05-07 2011-01-18 삼성전기주식회사 인쇄회로기판 제조방법
KR101321199B1 (ko) * 2012-08-16 2013-10-23 삼성전기주식회사 인쇄회로기판의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187932A (ja) 1997-09-02 1999-03-30 Toshiba Corp 多層配線板の製造方法
JP2001189561A (ja) 1999-12-28 2001-07-10 North:Kk 多層配線基板とその製造方法
JP2001308535A (ja) 2000-04-27 2001-11-02 Kyocera Corp 多層配線基板及びその製造方法
JP2002353617A (ja) 2001-05-23 2002-12-06 Kyocera Chemical Corp プリント配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187932A (ja) 1997-09-02 1999-03-30 Toshiba Corp 多層配線板の製造方法
JP2001189561A (ja) 1999-12-28 2001-07-10 North:Kk 多層配線基板とその製造方法
JP2001308535A (ja) 2000-04-27 2001-11-02 Kyocera Corp 多層配線基板及びその製造方法
JP2002353617A (ja) 2001-05-23 2002-12-06 Kyocera Chemical Corp プリント配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008676B1 (ko) * 2008-05-07 2011-01-18 삼성전기주식회사 인쇄회로기판 제조방법
KR101321199B1 (ko) * 2012-08-16 2013-10-23 삼성전기주식회사 인쇄회로기판의 제조방법

Similar Documents

Publication Publication Date Title
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
US6195882B1 (en) Method for producing printed wiring boards
JP4291279B2 (ja) 可撓性多層回路基板
US20040112637A1 (en) Built-up printed circuit board with stacked via-holes and method for manufacturing the same
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR100499008B1 (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP2006019723A (ja) 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
CN100558222C (zh) 多层布线板及其制造方法
JP2010016339A (ja) 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法
CN103052281A (zh) 嵌入式多层电路板及其制作方法
CN108811323B (zh) 印刷电路板及其制造方法
KR100729939B1 (ko) 다층 인쇄회로기판 제조방법
KR102442389B1 (ko) 인쇄회로기판 및 그 제조방법
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
US7473099B2 (en) Printed circuit board and manufacturing method thereof
JP2004288989A (ja) 多層プリント配線板及びその製造方法
JP5134194B2 (ja) 部品内蔵デバイス及び製造方法
JP6058321B2 (ja) 配線基板の製造方法
US20180156841A1 (en) Structure and Method of Making Circuitized Substrate Assembly
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
KR100689018B1 (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
KR100657406B1 (ko) 다층 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee