JP6334962B2 - 配線基板、及び、配線基板の製造方法 - Google Patents

配線基板、及び、配線基板の製造方法 Download PDF

Info

Publication number
JP6334962B2
JP6334962B2 JP2014043318A JP2014043318A JP6334962B2 JP 6334962 B2 JP6334962 B2 JP 6334962B2 JP 2014043318 A JP2014043318 A JP 2014043318A JP 2014043318 A JP2014043318 A JP 2014043318A JP 6334962 B2 JP6334962 B2 JP 6334962B2
Authority
JP
Japan
Prior art keywords
hole
wiring board
electrodes
main body
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014043318A
Other languages
English (en)
Other versions
JP2015170670A (ja
JP2015170670A5 (ja
Inventor
泰彦 草間
泰彦 草間
秀行 田光
秀行 田光
謙治 川井
謙治 川井
文久 宮坂
文久 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014043318A priority Critical patent/JP6334962B2/ja
Priority to US14/625,809 priority patent/US9497863B2/en
Priority to CN201510093012.8A priority patent/CN104902682A/zh
Publication of JP2015170670A publication Critical patent/JP2015170670A/ja
Publication of JP2015170670A5 publication Critical patent/JP2015170670A5/ja
Application granted granted Critical
Publication of JP6334962B2 publication Critical patent/JP6334962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10651—Component having two leads, e.g. resistor, capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、配線基板、及び、配線基板の製造方法に関する。
従来より、キャビティが形成された基板と、前記キャビティに収容された電子部品を有する配線板がある。前記配線板は、さらに、前記キャビティの開口を覆うように形成された絶縁層を有する（例えば、特許文献１参照）。
特開２０１１−２１６７４０号公報
上述のように、従来の配線板は、１つのキャビティの内部に１つの電子部品を収容している。
ところで、１つのキャビティの内部に複数の電子部品を収容すると、例えば、絶縁層をキャビティの内部に充填する際に、複数の電子部品の位置ずれが生じるおそれがある。複数の電子部品の位置ずれは、互いの接触によるショート、又は、配線層等との接続不良に至るおそれがあり、電気的信頼性に問題が生じうる。
そこで、複数の電子部品を１つの貫通孔の内部に配設する際の電気的信頼性を向上させた配線基板、及び、配線基板の製造方法を提供することを目的とする。
本発明の実施の形態の配線基板は、貫通孔が形成され、前記貫通孔の内壁から平面視で前記貫通孔の内側に突出する突出部を有するコア層と、前記貫通孔の内部に互いに離間した状態で平面視で並べて収容され、互いが並べられる方向に対する側部が前記突出部に係合される複数の電子部品と、前記貫通孔の内部に充填され、前記電子部品の少なくとも側面を保持する樹脂層とを含み、前記電子部品は、本体部と、前記互いが並べられる方向における前記本体部の両端にそれぞれ配置される一対の電極とを有するキャパシタチップであり、前記本体部は、平面視で前記互いが並べられる方向に対する前記貫通孔の幅方向において、前記一対の電極よりも幅が狭く、前記一対の電極の前記互いが並べられる方向に対する側部が前記突出部に係合され、前記本体部の側面が前記樹脂層によって保持される。
複数の電子部品を１つの貫通孔の内部に配設する際の電気的信頼性を向上させた配線基板、及び、配線基板の製造方法を提供することができる。
実施の形態の配線基板１００を示す断面図である。 コア１１０を示す断面図である。 コア１１０の貫通孔１１０Ｈの内部にキャパシタチップ２００を配置した状態を示す図である。 実施の形態の配線基板１００の製造工程を示す図である。 実施の形態の配線基板１００の製造工程を示す図である。 実施の形態の配線基板１００の製造工程を示す図である。 配線基板１００にＬＳＩチップ４２０を実装した状態を示す図である。 実施の形態の変形例のコア１１０Ｘを示す断面図である。
以下、本発明の配線基板、及び、配線基板の製造方法を適用した実施の形態について説明する。
＜実施の形態＞
図１は、実施の形態の配線基板１００を示す断面図である。以下では、直交座標系の一例として、配線基板１００の表面及び裏面と平行なＸＹ平面を含むＸＹＺ座標系を用いて説明を行う。
図１（Ａ）は配線基板１００のＸＺ平面に平行な断面を示し、図１（Ｂ）は配線基板１００のＹＺ平面に平行な断面であり、図１（Ａ）においてＸ軸の負方向側から正方向側を見た場合のＡ１−Ａ１断面を示す。
配線基板１００は、コア１１０、配線層１１１Ａ、貫通電極１２０Ａ、１２０Ｂ、絶縁層１３０Ａ、１３０Ｂ、及びキャパシタチップ２００を含む。
配線基板１００は、さらに、ビア１４０Ａ１、１４０Ａ２、１４０Ａ３、１４０Ａ４、１４０Ａ５、１４０Ａ６、１４０Ｂ１、１４０Ｂ２、１４０Ｂ３、１４０Ｂ４、１４０Ｂ５、１４０Ｂ６を含む。
配線基板１００は、さらに、配線層１５０Ａ１、１５０Ａ２、１５０Ａ３、１５０Ａ４、１５０Ａ５、１５０Ａ６、１５０Ｂ１、１５０Ｂ２、１５０Ｂ３、１５０Ｂ４、１５０Ｂ５、１５０Ｂ６、及びソルダーレジスト層１６０Ａ、１６０Ｂを含む。
以下では、説明の便宜上、図中で上側に位置する面を上面と称し、下側に位置する面を下面と称す。また、説明の便宜上、上方及び下方という表現を用いる。しかしながら、ここで説明する上面、下面、上方、下方、上側、下側は、普遍的な上下関係を示すものではなく、図中における上下関係を表すために用いる用語である。
コア１１０は、例えば、ガラス布基材をエポキシ樹脂に含浸させ、両面に銅箔を貼り付けたものであり、ビルドアップ基板のコアである。コア１１０の両面に形成される銅箔は、パターニングされることにより、配線層１１１Ａになる。
コア１１０には、貫通孔１１０Ｈが形成される。貫通孔１１０Ｈは、コア１１０を厚さ方向（図１中のＺ軸方向）に貫通する。コア１１０の貫通孔１１０Ｈの内壁は貫通孔１１０Ｈの内側に突出して突出部１１０Ａを構築している。突出部１１０Ａについては、図２及び図３を用いて後述する。
配線層１１１Ａは、コア１１０の上面に形成されている金属層である。配線層１１１Ａは、例えば、コア１１０の上面に貼り付けられた銅箔をパターニングすることによって形成される。配線層１１１Ａは、平面視で貫通孔１１０Ｈの開口を囲む矩形環状の形状を有する。
貫通電極１２０Ａ、１２０Ｂは、コア１１０を厚さ方向に貫通する電極である。貫通電極１２０Ａ、１２０Ｂは、貫通孔１１０Ｈの両脇に位置する。貫通電極は１２０Ａ、１２０Ｂは、コア１１０の貫通孔１１０Ｈの両脇に形成される貫通孔の内部に、銅めっきを充填することによって形成される。
なお、ここでは、貫通電極１２０Ａ、１２０Ｂは銅めっきで充填された構成を有する形態について説明するが、貫通電極１２０Ａ、１２０Ｂの代わりに、貫通孔の内壁に円筒状に銅めっきを形成したスルーホールを用いてもよい。
絶縁層１３０Ａは、コア１１０、配線層１１１Ａ、貫通電極１２０Ａ、１２０Ｂ、キャパシタチップ２００の上面を覆うように形成される。絶縁層１３０Ａは、例えば、エポキシ系又はポリイミド系等の樹脂材料を加熱及び加圧することにより、熱硬化させることによって形成される。なお、絶縁層１３０Ａは、図１とは天地を逆にした状態で絶縁層１３０Ｂを形成してから形成される。
絶縁層１３０Ｂは、絶縁層１３０Ａを形成するエポキシ系又はポリイミド系等の樹脂材料と同一の樹脂材料を用いることができる。絶縁層１３０Ｂは、加熱溶融した樹脂を貫通孔１１０Ｈの内部に充填するとともに、コア１１０、貫通電極１２０Ａ、１２０Ｂ、キャパシタチップ２００の下面を覆うことによって形成される。絶縁層１３０Ｂは、例えば、エポキシ系又はポリイミド系等の樹脂材料を加熱及び加圧することにより、熱硬化させることによって形成される。
ビア１４０Ａ１、１４０Ａ２、１４０Ａ３、１４０Ａ４、１４０Ａ５、１４０Ａ６は、絶縁層１３０Ａに形成されるビアホールの内部に形成される。ビア１４０Ａ１、１４０Ａ２、１４０Ａ３は、それぞれ、貫通電極１２０Ａ、図中左側のキャパシタチップ２００の電極２０２（図中左側）、電極２０２（図中右側）に接続される。
ビア１４０Ａ４、１４０Ａ５、１４０Ａ６は、それぞれ、図中右側のキャパシタチップ２００の電極２０２（図中左側）、電極２０２（図中右側）、貫通電極１２０Ｂに接続される。ビア１４０Ａ１、１４０Ａ２、１４０Ａ３、１４０Ａ４、１４０Ａ５、１４０Ａ６は、例えば、銅めっき膜によって形成される。
ビア１４０Ｂ１、１４０Ｂ２、１４０Ｂ３、１４０Ｂ４、１４０Ｂ５、１４０Ｂ６は、絶縁層１３０Ｂに形成されるビアホールの内部に形成される。ビア１４０Ｂ１、１４０Ｂ２、１４０Ｂ３は、それぞれ、貫通電極１２０Ａ、図中左側のキャパシタチップ２００の電極２０２（図中左側）、電極２０２（図中右側）に接続される。
ビア１４０Ｂ４、１４０Ｂ５、１４０Ｂ６は、それぞれ、図中右側のキャパシタチップ２００の電極２０２（図中左側）、電極２０２（図中右側）、貫通電極１２０Ｂに接続される。ビア１４０Ｂ１、１４０Ｂ２、１４０Ｂ３、１４０Ｂ４、１４０Ｂ５、１４０Ｂ６は、例えば、銅めっき膜によって形成される。
配線層１５０Ａ１、１５０Ａ２、１５０Ａ３、１５０Ａ４、１５０Ａ５、１５０Ａ６は、絶縁層１３０Ａの上面に形成され、それぞれ、ビア１４０Ａ１、１４０Ａ２、１４０Ａ３、１４０Ａ４、１４０Ａ５、１４０Ａ６に接続される。配線層１５０Ａ１、１５０Ａ２、１５０Ａ３、１５０Ａ４、１５０Ａ５、１５０Ａ６は、例えば、銅めっき膜によって形成される。
配線層１５０Ｂ１、１５０Ｂ２、１５０Ｂ３、１５０Ｂ４、１５０Ｂ５、１５０Ｂ６は、絶縁層１３０Ｂの下面に形成され、それぞれ、ビア１４０Ｂ１、１４０Ｂ２、１４０Ｂ３、１４０Ｂ４、１４０Ｂ５、１４０Ｂ６に接続される。配線層１５０Ｂ１、１５０Ｂ２、１５０Ｂ３、１５０Ｂ４、１５０Ｂ５、１５０Ｂ６は、例えば、銅めっき膜によって形成される。
ソルダーレジスト層１６０Ａは、絶縁層１３０Ａと、配線層１５０Ａ１、１５０Ａ２、１５０Ａ３、１５０Ａ４、１５０Ａ５、１５０Ａ６との上に形成される。配線層１５０Ａ１、１５０Ａ２、１５０Ａ３、１５０Ａ４、１５０Ａ５、１５０Ａ６のうちソルダーレジスト層１６０Ａから表出する部分は、端子として用いられる。
ソルダーレジスト層１６０Ｂは、絶縁層１３０Ｂと、配線層１５０Ｂ１、１５０Ｂ２、１５０Ｂ３、１５０Ｂ４、１５０Ｂ５、１５０Ｂ６との下に形成される。配線層１５０Ｂ１、１５０Ｂ２、１５０Ｂ３、１５０Ｂ４、１５０Ｂ５、１５０Ｂ６のうちソルダーレジスト層１６０Ｂから表出する部分は、端子として用いられる。
キャパシタチップ２００は、電子部品の一例であり、貫通孔１１０Ｈの内部に２つ配設される。２つのキャパシタチップ２００は、それぞれ、本体２０１と一対の電極２０２とを有する。本体２０１は、例えばセラミック製であり、両側に設けられる電極２０２を保持している。キャパシタチップ２００の誘電率は、本体２０１の材料によって決まる。
電極２０２は、図１（Ｂ）に示すようにＹＺ面視で本体２０１よりも大きく、本体２０１よりもＹ軸正方向及びＹ軸負方向とＺ軸正方向及びＺ軸負方向に突出している。また、一対の電極２０２は、それぞれ、本体２０１のＸ軸正方向の面とＸ軸負方向側の面とを覆うように形成されている。すなわち、一対の電極２０２は、それぞれ、直方体状の本体２０１のＸ軸正方向側及びＸ軸負方向側を覆うように、キャップ状に形成されている。
キャパシタチップ２００は、図１（Ｂ）に示すように、一対の電極２０２のＹ軸正方向側の側面とＹ軸負方向側の側面とが突出部１１０Ａの先端と係合しており、Ｙ軸正方向側の突出部１１０Ａと、Ｙ軸負方向側の突出部１１０Ａとによって係合されて保持されている。
また、キャパシタチップ２００は、さらに、絶縁層１３０Ｂによって側面と下面が保持されるとともに、絶縁層１３０Ａによって上面側が固定されている。
２つのキャパシタチップ２００は、上述のような状態で、貫通孔１１０Ｈの内部で、互いの一対の電極２０２がＸ軸正方向側とＸ軸負方向側に位置するようにＸ軸方向に並べられており、互いに離間して絶縁されている。
次に、図２及び図３を用いて、コア１１０の貫通孔１１０Ｈについて説明する。
図２は、コア１１０を示す断面図である。図２（Ａ）は、平面図（ＸＹ平面を示す図）であり、図２（Ｂ）は図１（Ａ）に対応するＸＺ平面に平行な断面を示し、図２（Ｃ）は図１（Ｂ）に対応するＹＺ平面に平行な断面を示し、図２（Ｂ）においてＸ軸の負方向側から正方向側を見た場合のＡ２−Ａ２断面を示す。なお、図２には、コア１１０に配線層１１１Ａと貫通電極１２０Ａ、１２０Ｂが形成されている状態を示す。
コア１１０は、上述のように、例えば、ガラス布基材をエポキシ樹脂に含浸させたビルドアップ基板のコアであり、厚さ方向に貫通する貫通孔１１０Ｈを有する。
貫通孔１１０Ｈは、内壁に突出部１１０Ａを有する。突出部１１０Ａは、平面視で貫通孔１１０Ｈの内側に突出しており、図２（Ｂ）、（Ｃ）に示すように、断面がテーパ状になっている。突出部１１０Ａは、貫通孔１１０Ｈの内壁に沿って矩形環状に形成されている。
このようなテーパ状の突出部１１０Ａは、貫通孔１１０Ｈの内壁がＺ軸に沿って垂直に形成されるのではなく、コア１１０の上面及び下面の両方から９０度未満の角度で形成されることにより、コア１１０の厚さ方向における略中央が最も貫通孔１１０Ｈの内側に突出した形状になっている。
突出部１１０Ａのうち貫通孔１１０Ｈの内側に最も突出した部分は頂部１１０Ａ１を構築しており、貫通孔１１０Ｈは、頂部１１０Ａ１からコア１１０の上面側と下面側とにかけて、開口が大きくなるような形状になっている。
突出部１１０Ａは、例えば、貫通孔１１０Ｈをレーザ加工によって作製することによって形成される。
図３は、コア１１０の貫通孔１１０Ｈの内部にキャパシタチップ２００を配置した状態を示す図である。図３は、絶縁層１３０Ａ、１３０Ｂを形成する前の状態を示す。
図３（Ａ）〜（Ｃ）は、図２（Ａ）〜（Ｃ）に対応する平面図と断面図であり、図３（Ｃ）は図３（Ｂ）においてＸ軸の負方向側から正方向側を見た場合のＡ３−Ａ３断面を示す。
キャパシタチップ２００は、図３（Ａ）に示すように、貫通孔１１０Ｈの内部で、一対の電極２０２のＹ軸正方向側の側面とＹ軸負方向側の側面とが突出部１１０Ａの先端と係合している。これにより、キャパシタチップ２００は、突出部１１０Ａに保持されている。
貫通孔１１０Ｈの内部において、Ｙ軸正方向側の突出部１１０Ａの頂部１１０Ａ１と、Ｙ軸負方向側の突出部１１０Ａの頂部１１０Ａ１との間の距離は、キャパシタチップ２００の電極２０２のＹ軸方向の幅よりも少しだけ小さく設定されている。
例えば、頂部１１０Ａ１同士のＹ軸方向の間隔は、キャパシタチップ２００の電極２０２のＹ軸方向の幅よりも２μｍ〜７０μｍ程度狭く設定されている。
これは、Ｙ軸方向に対向する頂部１１０Ａ１同士の間に、電極２０２をかしめて（係合させて）保持するためであり、特に、キャパシタチップ２００のＸ軸方向における移動を抑制するためである。
２つのキャパシタチップ２００は、Ｘ軸方向に並べて配列されているため、Ｘ軸方向に移動すると、互いの電極２０２同士が接触し、ショートする場合がある、又は、電極２０２とビア１４０Ａ２〜１４０Ａ５，１４０Ｂ２〜１４０Ｂ５との接続が取れなくなるおそれがあるからである。
このような理由から、実施の形態の配線基板１００では、２つのキャパシタチップ２００が互いが並べられる方向に対する側部に、貫通孔１１０Ｈの内壁から突出する突出部１１０Ａが係合するようにしている。
また、上述のように、キャパシタチップ２００は本体２０１よりも電極２０２の方がＹ軸方向の幅が広いため、頂部１１０Ａ１同士のＹ軸方向の間隔は、本体２０１のＹ軸方向の幅よりも広いことが望ましい。これは、本体２０１は、キャパシタチップ２００の容量を形成する部分であり、所定の誘電率に設定されているため、頂部１１０Ａ１及び突出部１１０Ａに触れないようにした方が、キャパシタチップ２００の電気的特性に影響を与えるおそれがなく好ましいからである。
キャパシタチップ２００は、図１に示すように絶縁層１３０Ａ、１３０Ｂ等を形成しなくても、図３（Ａ）〜（Ｃ）に示すように、貫通孔１１０Ｈの内部に配置した状態で、Ｙ軸方向に対向する頂部１１０Ａ１同士の間で保持される。
また、貫通孔１１０ＨのＸ軸方向の長さは、図３（Ａ）に示すように、２つのキャパシタチップ２００の間に絶縁に必要な間隔を空けた状態で次のように設定される。すなわち、貫通孔１１０ＨのＸ軸方向の長さは、Ｘ軸正方向側に位置するキャパシタチップ２００のＸ軸正方向側に空間が存在し、かつ、Ｘ軸負方向側に位置するキャパシタチップ２００のＸ軸負方向側に空間が存在するように設定されている。
このように、２つのキャパシタチップ２００のＸ軸正方向側とＸ軸負方向側に空間を設けるのは、主に次のような理由による。すなわち、貫通孔１１０Ｈの上方からキャパシタチップ２００を貫通孔１１０Ｈの内部に配置する際に、キャパシタチップ２００を貫通孔１１０Ｈの内部に挿入し易くするためである。また、貫通孔１１０ＨのＸ軸正方向側とＸ軸負方向側の内壁にキャパシタチップ２００が引っ掛かるのを抑制するためである。
例えば、コア１１０の上方でキャパシタチップ２００をＸ軸方向に搬送して貫通孔１１０Ｈの内部に配置する場合において、キャパシタチップ２００の位置が貫通孔１１０Ｈに対して多少Ｘ軸方向にずれても、確実に２つのキャパシタチップ２００を貫通孔１１０Ｈの内部に配置できるようにするためである。
次に、図４乃至図６を用いて、実施の形態の配線基板１００の製造方法について説明するとともに、図７を用いて配線基板１００にＬＳＩ(Large Scale Integrated circuit)チップを実装する工程について説明する。
図４乃至図６は、実施の形態の配線基板１００の製造工程を示す図である。以下で示す断面は、図１（Ａ）、図２（Ｂ）、図３（Ｂ）に対応する断面である。
まず、図４（Ａ）、（Ｂ）に示すように、配線層１１１Ａと貫通電極１２０Ａ、１２０Ｂが形成されたコア１１０を用意し、貫通孔１１０Ｈ（図２（Ａ）、（Ｂ）参照）を形成するためにレーザ加工を行う。
例えば、図４（Ａ）、（Ｂ）に示すように、１回のレーザショットで穴部１１０Ｈ１を形成できるようなレーザの径及び出力に調整する。穴部１１０Ｈ１は、図４（Ａ）に示すように、例えば、貫通孔１１０ＨのＹ軸方向の幅の約１／３程度の径を有し、コア１１０の厚さの半分よりも少し深い深さを有する。また、穴部１１０Ｈ１は、図４（Ｂ）に示すように、深くなるにつれて開口が小さくなるような断面形状を有する。このような穴部１１０Ｈ１の形状は、レーザ加工で行うことによって実現される。
従って、図４（Ａ）に一点鎖線で示す貫通孔１１０Ｈを形成する領域の内部で、破線の円で示すようにレーザショットを行う場所を移動させるとともに、コア１１０を天地反転させて同様のレーザ加工を行うことにより、貫通孔１１０Ｈを形成することができる。
このときに、コア１１０の両面からのレーザショットにより、貫通孔１１０Ｈの内壁に突出部１１０Ａが残存するようにレーザの径及び出力を調整すれば、突出部１１０Ａを有する貫通孔１１０Ｈをコア１１０に形成することができる。
なお、ここでは、配線層１１１Ａと貫通電極１２０Ａ、１２０Ｂが形成されたコア１１０に対して貫通孔１１０Ｈを形成する工程を示す。しかしながら、まずコア１１０に貫通孔１１０Ｈを形成してから、配線層１１１Ａと貫通電極１２０Ａ、１２０Ｂを形成してもよい。
次に、図５（Ａ）に示すようにコア１１０を天地逆にして、コア１１０の配線層１１１Ａが形成されている面に仮付けテープ３００を貼り付ける。仮付けテープ３００は、図５（Ａ）における上面に接着層を有する。仮付けテープ３００は、例えば、ＰＥＴ等の樹脂フィルム製である。
そして、図５（Ｂ）に示すように、コア１１０の貫通孔１１０Ｈの内部に２つのキャパシタチップ２００を挿入する。これにより、Ｙ軸正方向側の突出部１１０Ａの頂部１１０Ａ１と、Ｙ軸負方向側の突出部１１０Ａの頂部１１０Ａ１との間に、キャパシタチップ２００の電極２０２を係合させる（図３参照）。また、この状態では、キャパシタチップ２００は仮付けテープ３００に貼り付けられる。キャパシタチップ２００を仮止めするためである。
次に、図５（Ｃ）に示すように、加熱溶融した樹脂材料を貫通孔１１０Ｈの内部に充填するとともに、コア１１０、貫通電極１２０Ａ、１２０Ｂ、キャパシタチップ２００を覆わせる。このとき、貫通孔１１０Ｈを覆うようにコア１１０の上に樹脂フィルムを積層し、加熱溶融を行う。そして、樹脂材料を加熱及び加圧し、熱硬化させることにより、絶縁層１３０Ｂを形成する。
この工程では、キャパシタチップ２００は突出部１１０Ａによって保持されるとともに、仮付けテープ３００で仮止めされているため、２つキャパシタチップ２００の位置ずれは抑制される。従って、２つのキャパシタチップ２００同士の接触が抑制され、キャパシタチップ２００間の絶縁性が保持される。
また、配線層１１１Ａは、平面視で矩形環状であり、貫通孔１１０Ｈの開口を囲んでいるため、絶縁層１３０Ｂが配線層１１１Ａよりも外側に回り込むことが抑制される。なお、絶縁層１３０Ｂの回り込みが問題にならない場合、又は、回り込みが発生しない場合は、貫通孔１１０Ｈの開口を囲む配線層１１１Ａを設けなくてもよい。
次に、仮付けテープ３００を取り外し、図５（Ｄ）に示すようにコア１１０を再び天地逆にする。
次に、図５（Ｅ）に示すように、コア１１０、配線層１１１Ａ、貫通電極１２０Ａ、１２０Ｂ、キャパシタチップ２００の上面を覆うように絶縁層１３０Ａを形成する。絶縁層１３０Ａは、絶縁層１３０Ｂと同じ樹脂材料を加熱及び加圧し、熱硬化させることによって形成される。
なお、この工程では、キャパシタチップ２００は突出部１１０Ａ及び絶縁層１３０Ｂによって保持されているため、２つキャパシタチップ２００の位置ずれは抑制される。従って、２つのキャパシタチップ２００同士の接触が抑制され、キャパシタチップ２００間の絶縁性が保持される。また、図５（Ｃ）〜（Ｅ）の工程で、キャパシタチップ２００は絶縁層１３０Ａ及び１３０Ｂによって封止される。
次に、図６（Ａ）に示すように、ビアホール１３１Ａ、１３１Ｂを形成する。ビアホール１３１Ａは、後にビア１４０Ａ１〜１４０Ａ６を形成する位置に、例えばレーザ加工によって形成すればよい。ビアホール１３１Ｂは、コア１１０を天地逆にして、後にビア１４０Ｂ１〜１４０Ｂ６を形成する位置に、例えばレーザ加工によって形成すればよい。
次に、図６（Ｂ）に示すように、ビア１４０Ａ１〜１４０Ａ６及び１４０Ｂ１〜１４０Ｂ６と、配線層１５０Ａ１〜１５０Ａ６及び１５０Ｂ１〜１５０Ｂ６を形成する。
ビア１４０Ａ１〜１４０Ａ６及び１４０Ｂ１〜１４０Ｂ６は、それぞれ、ビアホール１３１Ａ、１３１Ｂの内部に、例えば、セミアディティブ法によって形成すればよい。ここで、ビア１４０Ａ１〜１４０Ａ６は同時に形成され、ビア１４０Ｂ１〜１４０Ｂ６は同時に形成される。
また、配線層１５０Ａ１〜１５０Ａ６及び１５０Ｂ１〜１５０Ｂ６は、それぞれ、ビア１４０Ａ１〜１４０Ａ６及び１４０Ｂ１〜１４０Ｂ６を形成するめっき処理に連続してセミアディティブ法によって一体的に形成される。
次に、図６（Ｃ）に示すように、ソルダーレジスト層１６０Ａ及び１６０Ｂを形成する。
ソルダーレジスト層１６０Ａは、絶縁層１３０Ａと、配線層１５０Ａ１〜１５０Ａ６との上にレジスト材料を一面に形成した後、配線層１５０Ａ１〜１５０Ａ６のうち端子として用いる部分を露光・現像等によって表出させることによって形成される。なお、レジスト材料は、感光性のエポキシ樹脂製、又は、感光性のアクリル樹脂製である。
同様に、ソルダーレジスト層１６０Ｂは、絶縁層１３０Ｂと、配線層１５０Ｂ１〜１５０Ｂ６との上にレジスト材料を一面に形成した後、配線層１５０Ｂ１〜１５０Ｂ６のうち端子として用いる部分を露光・現像等によって表出させることによって形成される。
以上で、実施の形態の配線基板１００が完成する。
図７は、配線基板１００にＬＳＩチップ４００を実装した状態を示す図である。
図７に示すように、配線層１５０Ａ１〜１５０Ａ６のうち端子として用いる部分にバンプ４０１を介して、ＬＳＩチップ４００を実装することができる。ＬＳＩチップ４００の下には、アンダーフィル樹脂４０２を充填すればよい。
以上、実施の形態によれば、貫通孔１１０Ｈの内壁の突出部１１０Ａに２つのキャパシタチップ２００を係合させて位置決めを行った上で、絶縁層１３０Ａ、１３０Ｂからソルダーレジスト層１６０Ａ、１６０Ｂまでを形成する。
このため、Ｘ軸方向に並べて配列される２つのキャパシタチップ２００の位置ずれが抑制され、互いの電極２０２同士の接触によるショート、及び、電極２０２とビア１４０Ａ２〜１４０Ａ５，１４０Ｂ２〜１４０Ｂ５との接続不良を抑制できる。
従って、２つのキャパシタチップ２００を１つの貫通孔１１０Ｈの内部に配設する際の電気的信頼性を向上させた配線基板１００、及び、配線基板１００の製造方法を提供することができる。
また、配線基板１００にＣＰＵ等の高周波で動作する半導体チップを搭載する場合には、電気特性の向上のために多数のキャパシタチップ２００が内蔵されることになる。
ここで、１つの貫通孔１１０Ｈに１つのキャパシタチップ２００を収容することで、多数のキャパシタチップ２００を内蔵させる場合には、貫通孔１１０Ｈの数が増え、配線基板１００における貫通孔１１０Ｈの専有面積が増大する。このため、貫通孔１１０Ｈによって配線の引き回しが困難になる。また、多数の貫通孔１１０Ｈを設けるため、配線基板１００の平面積を増加させる必要が生じる。
このような問題を解決するために、実施の形態では、１つの貫通孔１１０Ｈに複数のキャパシタチップ２００を収容している。
なお、貫通孔１１０Ｈは複数設けられていてもよい。
なお、以上では、１つの貫通孔１１０Ｈの内部に２つのキャパシタチップ２００を配置する形態について説明した。しかしながら、１つの貫通孔１１０Ｈの内部に配置するキャパシタチップ２００の数は２つ以上であれば幾つであってもよい。
また、以上では、貫通孔１１０Ｈの内部にキャパシタチップ２００を配設する形態について説明した。しかしながら、貫通孔１１０Ｈの内部に配置するものはキャパシタチップ２００に限られず、外面に端子等を有する電子部品であれば何であってもよい。例えば、貫通孔１１０Ｈの内部に複数のＣＰＵ(Central Processing Unit)チップを配置してもよい。
また、以上では、貫通孔１１０Ｈをレーザ加工で形成し、突出部１１０Ａはレーザ加工でコア１１０の厚さ方向の中央に残存する部分である形態について説明した。しかしながら、貫通孔１１０Ｈは、ルーターによる加工又はその他の機械加工によって形成してもよい。
また、以上では、キャパシタチップ２００の本体２０１が突出部１１０Ａに触れないようにする形態について説明した。しかしながら、キャパシタチップ２００の電気的特性に問題が生じない場合には、本体２０１を突出部１１０Ａで保持してもよい。
また、以上では、突出部１１０Ａが貫通孔１１０Ｈの内壁にそって矩形環状に形成される形態について説明した。しかしながら、突出部１１０Ａは、貫通孔１１０Ｈの内壁にそって環状に形成される必要はなく、２つのキャパシタチップ２００に係合して位置決めを行えるのであれば、貫通孔１１０Ｈの一部に形成されていてもよい。例えば、後述するように図８に示すようにしてもよい。
また、以上では、２つのキャパシタチップ２００のＸ軸正方向側とＸ軸負方向側に空間を設けるように貫通孔１１０Ｈを形成する形態について説明した。しかしながら、貫通孔１１０Ｈの内部にキャパシタチップ２００を配置する上で問題が生じなければ、２つのキャパシタチップ２００のＸ軸正方向側とＸ軸負方向側に空間を設けなくてもよい。
また、以上では、コア１１０の上下に絶縁層１３０Ａ、１３０Ｂが１層ずつ形成される配線基板１００について説明した。しかしながら、配線基板１００は絶縁層１３０Ａ、１３０Ｂと同様の絶縁層をさらに多層に含んでもよく、さらに多層の配線層を含んでもよい。
図８は、実施の形態の変形例のコア１１０Ｘを示す断面図である。図８（Ａ）〜（Ｃ）は図２（Ａ）〜（Ｃ）に対応する。
コア１１０Ｘに形成される貫通孔１１０ＨＸは、内壁に突出部１１０ＸＡ１、１１０ＸＡ２を有する。突出部１１０ＸＡ１、１１０ＸＡ２は、平面視で貫通孔１１０ＨＸのＸ軸に沿った内壁から、貫通孔１１０ＨＸの内側に突出しており、図８（Ｃ）に示すように、断面がテーパ状になっている。突出部１１０ＸＡ１、１１０ＸＡ２は、貫通孔１１０ＨＸのＹ軸に沿った内壁には形成されていない。
このようなテーパ状の突出部１１０ＸＡ１、１１０ＸＡ２は、図２に示す突出部１１０Ａのうち、貫通孔１１０ＨのＹ軸に沿った内壁に形成される部分を取り除いたような形状になっている。また、貫通孔１１０ＨＸの平面視における四隅では、突出量が徐々に小さくなるような形状にされている。
従って、貫通孔１１０ＨＸの内部に２つのキャパシタチップ２００を配置した場合には、２つのキャパシタチップ２００は、Ｙ軸正方向側の側面とＹ軸負方向側の側面とがそれぞれ突出部１１０ＸＡ１、１１０ＸＡ２によって係合される。これは、図２に示す突出部１１０Ａが２つのキャパシタチップ２００のＹ軸正方向側の側面とＹ軸負方向側の側面とそれぞれ係合することと同様である。
突出部１１０ＸＡ１、１１０ＸＡ２は、貫通孔１１０ＨＸのＹ軸に沿った内壁には形成されていないため、キャパシタチップ２００の形状によっては、図２に示す場合よりも貫通孔１１０Ｈの内部に配置し易くなる。
また、突出部１１０ＸＡ１、１１０ＸＡ２は、貫通孔１１０ＨＸのＹ軸に沿った内壁には形成されていないため、貫通孔１１０ＨＸのＸ軸方向の長さを図２に示す貫通孔１１０Ｈよりも短くすることができる。
なお、突出部１１０ＸＡ１、１１０ＸＡ２を貫通孔１１０ＨＸのＹ軸に沿った内壁には形成しないようにするためには、例えば、図２に示す突出部１１０Ａのうち貫通孔１１０ＨのＹ軸に沿った内壁に位置する部分をレーザ加工で除去すればよい。
以上、本発明の例示的な実施の形態の配線基板、及び、配線基板の製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
１００ 配線基板
１１０、１１０Ｘ コア
１１０Ａ、１１０ＸＡ１、１１０ＸＡ２ 突出部
１１０Ａ１ 頂部
１１０Ｈ、１１０ＨＸ 貫通孔
１１１Ａ 配線層
１２０Ａ、１２０Ｂ 貫通電極
１３０Ａ、１３０Ｂ 絶縁層
１４０Ａ１、１４０Ａ２、１４０Ａ３、１４０Ａ４、１４０Ａ５、１４０Ａ６、１４０Ｂ１、１４０Ｂ２、１４０Ｂ３、１４０Ｂ４、１４０Ｂ５、１４０Ｂ６ ビア
１５０Ａ１、１５０Ａ２、１５０Ａ３、１５０Ａ４、１５０Ａ５、１５０Ａ６、１５０Ｂ１、１５０Ｂ２、１５０Ｂ３、１５０Ｂ４、１５０Ｂ５、１５０Ｂ６ 配線層
１６０Ａ、１６０Ｂ ソルダーレジスト層
２００ キャパシタチップ

Claims (8)

  1. 貫通孔が形成され、前記貫通孔の内壁から平面視で前記貫通孔の内側に突出する突出部を有するコア層と、
    前記貫通孔の内部に互いに離間した状態で平面視で並べて収容され、互いが並べられる方向に対する側部が前記突出部に係合される複数の電子部品と、
    前記貫通孔の内部に充填され、前記電子部品の少なくとも側面を保持する樹脂層と
    を含み、
    前記電子部品は、本体部と、前記互いが並べられる方向における前記本体部の両端にそれぞれ配置される一対の電極とを有するキャパシタチップであり、
    前記本体部は、平面視で前記互いが並べられる方向に対する前記貫通孔の幅方向において、前記一対の電極よりも幅が狭く、
    前記一対の電極の前記互いが並べられる方向に対する側部が前記突出部に係合され、前記本体部の側面が前記樹脂層によって保持される、配線基板。
  2. 前記貫通孔は平面視で矩形状であり、前記突出部は、少なくとも、前記複数の電子部品が並べられる方向に対する側方に位置する一対の前記内壁から突出しており、前記電子部品は、互いが並べられる方向に対する両側の側部が前記突出部に係合される、請求項１記載の配線基板。
  3. 前記突出部は、平面視で矩形状の前記貫通孔の前記内壁に沿って矩形環状に形成されており、前記電子部品は、互いが並べられる方向に対する両側の側部が前記突出部に係合される、請求項２記載の配線基板。
  4. 前記貫通孔は平面視で矩形状であり、前記突出部は、前記複数の電子部品が並べられる方向に対する側方に位置する一対の前記内壁から突出する一対の突出部であり、前記電子部品は、前記両側の側部がそれぞれ前記一対の突出部に係合される、請求項２記載の配線基板。
  5. 前記突出部の突出方向と前記コア層の厚さ方向とで規定される前記突出部の断面の形状は、前記コア層の両方の面からテーパ状に形成される形状である、請求項１乃至４のいずれか一項記載の配線基板。
  6. 前記電子部品は直方体状であり、長手方向の両端に電極が形成されており、前記電極の側部が前記突出部に係合される、請求項１乃至５のいずれか一項記載の配線基板。
  7. 前記電子部品は直方体状であり、前記電子部品の長手方向に沿って前記複数の電子部品が配列される、請求項１乃至６のいずれか一項記載の配線基板。
  8. コア層の一方の面及び他方の面から底に向かって開口が徐々に小さくなる穴部を形成することにより、内壁から平面視で内側に突出するとともに、断面視で先端に向かって細くなるテーパ状の突出部を有する貫通孔を前記コア層に形成する工程と、
    前記貫通孔の内部に互いに離間した状態で複数の電子部品を平面視で並べて収容し、前記複数の電子部品が互いに並べられる方向に対する側部を前記突出部に係合させる工程と、
    前記貫通孔の内部に樹脂材料を充填することにより、前記電子部品の少なくとも側面を保持する樹脂層を形成する工程と
    を含み、
    前記電子部品は、本体部と、前記互いが並べられる方向における前記本体部の両端にそれぞれ配置される一対の電極とを有するキャパシタチップであり、
    前記本体部は、平面視で前記互いが並べられる方向に対する前記貫通孔の幅方向において、前記一対の電極よりも幅が狭く、
    前記一対の電極の前記互いが並べられる方向に対する側部が前記突出部に係合され、前記本体部の側面が前記樹脂層によって保持される、配線基板の製造方法。
JP2014043318A 2014-03-05 2014-03-05 配線基板、及び、配線基板の製造方法 Active JP6334962B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014043318A JP6334962B2 (ja) 2014-03-05 2014-03-05 配線基板、及び、配線基板の製造方法
US14/625,809 US9497863B2 (en) 2014-03-05 2015-02-19 Wiring substrate and method of making wiring substrate
CN201510093012.8A CN104902682A (zh) 2014-03-05 2015-03-02 配线基板及配线基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014043318A JP6334962B2 (ja) 2014-03-05 2014-03-05 配線基板、及び、配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2015170670A JP2015170670A (ja) 2015-09-28
JP2015170670A5 JP2015170670A5 (ja) 2017-02-09
JP6334962B2 true JP6334962B2 (ja) 2018-05-30

Family

ID=54018868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014043318A Active JP6334962B2 (ja) 2014-03-05 2014-03-05 配線基板、及び、配線基板の製造方法

Country Status (3)

Country Link
US (1) US9497863B2 (ja)
JP (1) JP6334962B2 (ja)
CN (1) CN104902682A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6334962B2 (ja) 2014-03-05 2018-05-30 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP6373605B2 (ja) * 2014-03-05 2018-08-15 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
JP6016965B2 (ja) * 2015-03-02 2016-10-26 三菱電機株式会社 電子機器ユニット及びその製造金型装置
US20160315024A1 (en) * 2015-04-21 2016-10-27 Qualcomm Incorporated Mechanical handling support for thin cores using photo-patternable material
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
CN111508923B (zh) * 2019-01-31 2024-03-26 奥特斯奥地利科技与系统技术有限公司 在部件承载件材料中制造具有低偏移的通孔
CN211045436U (zh) * 2019-07-07 2020-07-17 深南电路股份有限公司 线路板
JP7042384B1 (ja) 2021-11-04 2022-03-25 東京瓦斯株式会社 水素ステーション
KR20230093743A (ko) * 2021-12-20 2023-06-27 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876577B2 (en) 2007-03-12 2011-01-25 Tyco Electronics Corporation System for attaching electronic components to molded interconnection devices
CN101594740B (zh) * 2008-05-27 2012-06-06 华通电脑股份有限公司 嵌埋电子器件的电路板及其方法
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
JP2012079994A (ja) 2010-10-05 2012-04-19 Yamaichi Electronics Co Ltd 部品内蔵プリント配線板およびその製造方法
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
CN103563498B (zh) * 2011-05-13 2016-07-06 揖斐电株式会社 电路板及其制造方法
US8957320B2 (en) 2011-10-11 2015-02-17 Ibiden Co., Ltd. Printed wiring board
US9439289B2 (en) 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP6029342B2 (ja) * 2012-06-15 2016-11-24 新光電気工業株式会社 配線基板及びその製造方法
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
JP5462404B1 (ja) 2013-09-12 2014-04-02 太陽誘電株式会社 部品内蔵基板及び部品内蔵基板用コア基材
JP2015159153A (ja) 2014-02-21 2015-09-03 イビデン株式会社 電子部品内蔵多層配線板
JP6334962B2 (ja) 2014-03-05 2018-05-30 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP2015185828A (ja) 2014-03-26 2015-10-22 イビデン株式会社 電子部品内蔵多層配線板およびその製造方法
JP2015220281A (ja) 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板

Also Published As

Publication number Publication date
CN104902682A (zh) 2015-09-09
US20150257274A1 (en) 2015-09-10
JP2015170670A (ja) 2015-09-28
US9497863B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
JP6334962B2 (ja) 配線基板、及び、配線基板の製造方法
JP6373605B2 (ja) 配線基板、及び、配線基板の製造方法
JP6373574B2 (ja) 回路基板及びその製造方法
JP5715009B2 (ja) 部品内蔵配線基板及びその製造方法
KR102100209B1 (ko) 배선 기판
KR20160036514A (ko) 복합 배선 기판 및 그 실장 구조체
TWI513379B (zh) 內埋元件的基板結構與其製造方法
US20150171064A1 (en) Package assembly and method for manufacturing the same
JP5462404B1 (ja) 部品内蔵基板及び部品内蔵基板用コア基材
JP2018078133A (ja) コイル内蔵ガラス基板およびビルドアップ基板
US20110174526A1 (en) Circuit module
JP6743287B2 (ja) 配線基板及びその製造方法
US9082723B2 (en) Semiconductor package and fabrication method thereof
KR20140039993A (ko) 배선 기판
JP6587795B2 (ja) 回路モジュール
JP5412002B1 (ja) 部品内蔵基板
JP5523641B1 (ja) 配線基板
JP2011155199A (ja) 回路実装基板
JP2007027527A (ja) 基板及びその製造方法
JP6798895B2 (ja) 配線基板
JP2013168520A (ja) 電子装置
JP2018207118A (ja) 回路モジュール
JP6892281B2 (ja) 配線基板およびその製造方法
TW201703196A (zh) 基板結構及其製作方法
WO2019194200A1 (ja) 部品内蔵基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180427

R150 Certificate of patent or registration of utility model

Ref document number: 6334962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150