JP2018207118A - 回路モジュール - Google Patents
回路モジュール Download PDFInfo
- Publication number
- JP2018207118A JP2018207118A JP2018151331A JP2018151331A JP2018207118A JP 2018207118 A JP2018207118 A JP 2018207118A JP 2018151331 A JP2018151331 A JP 2018151331A JP 2018151331 A JP2018151331 A JP 2018151331A JP 2018207118 A JP2018207118 A JP 2018207118A
- Authority
- JP
- Japan
- Prior art keywords
- circuit module
- heat
- layer
- opening
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
上記配線基板は、熱伝導性のコア材を含むコア層と、一主面から上記コア層に向かって形成された開口部を含み上記コア層上に設けられた多層配線層とを有する。
上記発熱部品は、上記開口部に配設される。
上記放熱ラインは、上記配線基板内に形成され上記発熱部品と上記コア材とを接続する。
これにより、放熱ラインと発熱部品とを確実に接着させることができるとともに、熱伝導性も確保することができる。
上記発熱部品は、上記コア層上に上記接着部材を介して配置されてもよい。
これにより、発熱部品の熱をコア層へ効率よく伝達することができる。
上記放熱ラインは、上記接着部材と上記コア材とを接続し上記ビアよりも大きな径を有する熱伝導性の柱状体を有してもよい。
このような柱状体により、熱の伝導性を高めるとともに、体積当たりの表面積を比較的小さい構成とすることができ、発熱部品の熱を効率良く逃がすことができる。
[回路モジュールの構成]
図1は、本発明の第1の実施形態に係る回路モジュールを示す図である。同図に示すように、回路モジュール100は、配線基板10と、発熱部品14と、放熱ライン15とを備える。
配線基板10は、多層配線基板であり、表面(一主面)10aから発熱部品14が搭載される開口部118が形成されている。すなわち、配線基板10は、第1の多層配線層(多層配線層)11と、第2の多層配線層12と、コア層13とを有し、コア層13を挟んで第1の多層配線層11と第2の多層配線層12とが配設される。
発熱部品14は、開口部118の底部118aに配設される。発熱部品14は、例えば、集積回路(IC)、コンデンサ、インダクタ、抵抗、デュプレクサ、フィルタ、パワーアンプ等の発熱を伴う電子部品である。また、水晶振動子など、自己発熱しないが冷却する必要がある部品についても発熱部品に含まれるものとする。
放熱ライン15は、配線基板10内に形成され、発熱部品14とコア材131とを接続する。放熱ライン15は、本実施形態において、発熱部品14をコア材131に接着させる熱伝導性の接着部材151を有する。接着部材151は、熱伝導性及び接着性を有する材料であれば特に限定されず、例えば、熱伝導性樹脂、半田等で構成され得る。熱伝導性樹脂としては、例えば、金属フィラを含有したエポキシ樹脂等が挙げられる。
図2乃至図4は回路モジュール100の製造方法を示す模式図である。なお、回路モジュール100は、一つの集合基板上に複数が同時に製造され、各回路モジュール100毎に分割されるものとすることができるが、以下ではそのうちの一つの回路モジュール100について説明する。なお、以下の説明は例示であり、回路モジュール100の製造方法はこれに限定されない。
図5は、本実施形態の比較例に係る回路モジュール300の断面図である。回路モジュール300は、回路モジュール100と同様の構成の第2の多層配線層12、コア層13及び発熱部品14を備えるが、第1の多層配線層31と、放熱ライン35の構成が回路モジュール100と異なる。第1の多層配線層31は、開口部を有さず、発熱部品14が配線基板30の表面30aに配置されている。また、放熱ライン35は、表面30a上の発熱部品14とコア材131とを接続する複数のサーマルビア353を有している。
[回路モジュールの構成]
図6は、本発明の第2の実施形態に係る回路モジュール200の断面図である。本実施形態に係る回路モジュール200は、開口部218及び放熱ライン25の構成が回路モジュール100と異なる。なお、回路モジュール200において、回路モジュール100と同様の構成については同一の符号を付し、その説明を省略する。
回路モジュール200の製造方法のうち、コア層13の形成工程と、第1の多層配線層21及び第2の多層配線層12の形成工程は、第1の実施形態と同様である。したがって、開口部218の形成工程と、放熱ライン25の形成工程について説明する。
本実施形態によっても、第1の実施形態と同様に、発熱部品24とコア材131との距離を短縮することができるため、配線基板20へ拡散する熱を大幅に低減することができる。また、柱状体252が一本の柱状で構成されるため、表面積当たりの体積を比較的大きく構成することができる。これにより、絶縁材料と接触する面積を低減して配線基板20へ拡散する熱を大幅に低減することができるとともに、より効率的にコア材131へ熱を伝導することが可能となる。
図7は、第2の実施形態の変形例に係る回路モジュール200の断面図である。同図に示すように、放熱ライン25は、柱状体252に替えて、複数のサーマルビア253を有していてもよい。これによっても、配線基板20へ拡散する熱を低減することができる。
10a,20a…表面(一主面)
11,21…第1の多層配線層(多層配線層)
118,218…開口部
119,219…ビア
13…コア層
131…コア材
132…キャビティ
14,24…発熱部品
15,25…放熱ライン
151,251…接着部材
252…柱状体
Claims (5)
- 熱伝導性のコア材を含むコア層と、一主面から前記コア層に向かって形成された開口部及び前記開口部の底部に設けられた配線層を含み前記コア層上に設けられた多層配線層とを有する配線基板と、
前記開口部の底部に配設され、前記配線層に接続された発熱部品と、
前記配線基板内に形成され前記発熱部品と前記コア材とを接続する放熱ラインと
を具備する回路モジュール。 - 請求項1に記載の回路モジュールであって、
前記放熱ラインは、前記発熱部品を接着させる熱伝導性の接着部材を有する
回路モジュール。 - 請求項2に記載の回路モジュールであって、
前記開口部は、前記コア層に達する深さで形成され、
前記発熱部品は、前記コア層上に前記接着部材を介して配置される
回路モジュール。 - 請求項2に記載の回路モジュールであって、
前記配線基板は、複数のビアをさらに有し、
前記放熱ラインは、前記接着部材と前記コア材とを接続し前記ビアよりも大きな径を有する熱伝導性の柱状体を有する
回路モジュール。 - 請求項1から4のうちのいずれか1項に記載の回路モジュールであって、
前記コア層は、電子部品を収容し前記コア材に形成されたキャビティをさらに有する
回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018151331A JP6633151B2 (ja) | 2018-08-10 | 2018-08-10 | 回路モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018151331A JP6633151B2 (ja) | 2018-08-10 | 2018-08-10 | 回路モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014203970A Division JP6587795B2 (ja) | 2014-10-02 | 2014-10-02 | 回路モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018207118A true JP2018207118A (ja) | 2018-12-27 |
JP6633151B2 JP6633151B2 (ja) | 2020-01-22 |
Family
ID=64958220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018151331A Expired - Fee Related JP6633151B2 (ja) | 2018-08-10 | 2018-08-10 | 回路モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6633151B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023176522A1 (ja) * | 2022-03-15 | 2023-09-21 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6424446A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Printed board and manufacture thereof |
JPH06112375A (ja) * | 1992-09-24 | 1994-04-22 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2002289747A (ja) * | 2001-03-26 | 2002-10-04 | Ngk Spark Plug Co Ltd | セラミック基板、複合基板、及びセラミック基板の製造方法 |
JP2003046022A (ja) * | 2001-05-22 | 2003-02-14 | Hitachi Ltd | 電子装置 |
JP2003142829A (ja) * | 2001-11-07 | 2003-05-16 | Daiwa Kogyo:Kk | 多層配線基板及びその製造方法 |
WO2009050843A1 (ja) * | 2007-10-19 | 2009-04-23 | Advantest Corporation | 電子デバイス |
JP2013051441A (ja) * | 2012-11-27 | 2013-03-14 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
JP2013105756A (ja) * | 2011-11-10 | 2013-05-30 | Taiyo Yuden Co Ltd | 基板内蔵用電子部品および部品内蔵型基板 |
JP2014099683A (ja) * | 2012-08-21 | 2014-05-29 | Taiyo Yuden Co Ltd | 高周波回路モジュール |
-
2018
- 2018-08-10 JP JP2018151331A patent/JP6633151B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6424446A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Printed board and manufacture thereof |
JPH06112375A (ja) * | 1992-09-24 | 1994-04-22 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2002289747A (ja) * | 2001-03-26 | 2002-10-04 | Ngk Spark Plug Co Ltd | セラミック基板、複合基板、及びセラミック基板の製造方法 |
JP2003046022A (ja) * | 2001-05-22 | 2003-02-14 | Hitachi Ltd | 電子装置 |
JP2003142829A (ja) * | 2001-11-07 | 2003-05-16 | Daiwa Kogyo:Kk | 多層配線基板及びその製造方法 |
WO2009050843A1 (ja) * | 2007-10-19 | 2009-04-23 | Advantest Corporation | 電子デバイス |
JP2013105756A (ja) * | 2011-11-10 | 2013-05-30 | Taiyo Yuden Co Ltd | 基板内蔵用電子部品および部品内蔵型基板 |
JP2014099683A (ja) * | 2012-08-21 | 2014-05-29 | Taiyo Yuden Co Ltd | 高周波回路モジュール |
JP2013051441A (ja) * | 2012-11-27 | 2013-03-14 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023176522A1 (ja) * | 2022-03-15 | 2023-09-21 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6633151B2 (ja) | 2020-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
CN107112297B (zh) | 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法 | |
JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
JP2004064043A (ja) | 半導体パッケージング装置 | |
US8263871B2 (en) | Mount board and semiconductor module | |
KR20080076241A (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
JP2019033178A (ja) | 半導体モジュール | |
TW201004504A (en) | Manufacturing method of printed circuit board having electro component | |
KR100976201B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
JP2008016844A (ja) | プリント基板及びその製造方法 | |
TW201507556A (zh) | 具有散熱墊及電性突柱之散熱增益型線路板 | |
JP2015146346A (ja) | 多層配線板 | |
JP5577694B2 (ja) | 部品内蔵モジュール | |
US20110174526A1 (en) | Circuit module | |
JP6587795B2 (ja) | 回路モジュール | |
JPH11191603A (ja) | 半導体集積回路装置およびその製造方法 | |
JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP6633151B2 (ja) | 回路モジュール | |
JP2010272563A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP6251420B1 (ja) | 電子モジュールおよび電子モジュールの製造方法 | |
JP6089713B2 (ja) | 電子機器 | |
JP6587796B2 (ja) | 回路モジュール | |
WO2021115377A1 (zh) | 封装方法、封装结构及封装模块 | |
KR101092945B1 (ko) | 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6633151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |