JP2019033178A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2019033178A
JP2019033178A JP2017153327A JP2017153327A JP2019033178A JP 2019033178 A JP2019033178 A JP 2019033178A JP 2017153327 A JP2017153327 A JP 2017153327A JP 2017153327 A JP2017153327 A JP 2017153327A JP 2019033178 A JP2019033178 A JP 2019033178A
Authority
JP
Japan
Prior art keywords
metal layer
metal
layer
semiconductor module
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017153327A
Other languages
English (en)
Other versions
JP6559743B2 (ja
Inventor
杉山　裕一
Yuichi Sugiyama
裕一 杉山
宮崎　政志
Masashi Miyazaki
政志 宮崎
芳樹 濱田
Yoshiki Hamada
芳樹 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017153327A priority Critical patent/JP6559743B2/ja
Priority to TW107121095A priority patent/TWI694612B/zh
Priority to US16/057,655 priority patent/US10607940B2/en
Priority to CN201810896894.5A priority patent/CN109390290A/zh
Publication of JP2019033178A publication Critical patent/JP2019033178A/ja
Application granted granted Critical
Publication of JP6559743B2 publication Critical patent/JP6559743B2/ja
Priority to US16/790,625 priority patent/US10957652B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】絶縁樹脂のブリードアウト現象防止する。【解決手段】第１金属層１１１と、第２金属層１１２と、を備える金属コア層１１０と、第２金属層が取り除かれて、第１金属層が露出して形成される底面と、第２金属層に底面と連続して形成される側面と、の少なくとも一方が、第１表面よりも滑らかになるように形成されるキャビティ１１４と、キャビティの底面に設けられる樹脂成分を含む固着材を介して設けられる半導体素子１２０と、第２表面および半導体素子を覆う絶縁層に設けられ、半導体素子と電気的に接続される第１導電パターン１４０と、第１裏面を被覆する絶縁層に設けられ、半導体素子と電気的に接続される第２導電パターン１４０と、を備える。【選択図】図１

Description

本発明は、半導体モジュールに関する。
例えば、多層構造の半導体モジュールが知られている（例えば特許文献１）。
特開２００５−３１１２４９号公報
特許文献１に係る半導体モジュールでは、第１の金属板と第２の金属板とを張り合わせて構成される金属コアを有する。該半導体モジュールにおいて、該金属コアの一部を除去して形成される収容部の座繰りはフラットな面を有していない。
該半導体モジュールでは、収容部の座繰りに電子部品が載置され、それを絶縁層で封止する。このとき、座繰りがフラットな面ではないため、該半導体モジュールでは、該収容部を絶縁層で封止した後に、絶縁層の絶縁樹脂が毛細管現象により、座繰りの周囲の側面を上るような現象、所謂ブリードアウト現象を生じる虞があった。これにより、電子部品の移動を生じさせるような該絶縁層の流れが発生し、半導体モジュールにかかる応力にアンバランスが生じるため、半導体モジュールの品質を低下させる虞があった。
本発明の１つの側面に係る半導体モジュールは、第１表面と、前記第１表面と反対側の第１裏面と、を有する第１金属層と、第２表面と、前記第２表面と反対側の第２裏面と、を有し、前記第１表面が前記第２裏面側を向くように前記第１金属層に積層される第２金属層と、を備える金属コア層と、前記第２金属層が取り除かれて、前記第１金属層が露出して形成される底面と、前記第２金属層に前記底面と連続して形成される側面と、の少なくとも一方が、前記第１表面よりも滑らかになるように形成されるキャビティと、樹脂成分を含む固着材を介して前記キャビティの底面に設けられる半導体素子と、前記第２表面および前記半導体素子を覆う絶縁層に設けられ、前記半導体素子と電気的に接続される第１導電パターンと、前記第１裏面を被覆する絶縁層に設けられ、前記半導体素子と電気的に接続される第２導電パターンと、を備える。
その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄の記載、及び図面の記載等により明らかにされる。
本発明によれば、半導体モジュールにおける絶縁樹脂の所謂ブリードアウト現象を防止することができる。
第１実施形態に係る半導体モジュールの一例を概略的に示す断面図である。 第１実施形態に係る半導体モジュールにおける島状の導電パターンの一例を概略的に示す平面図である。 第１実施形態に係る半導体モジュールの他の形態の一例を概略的に示す断面図である。 第１実施形態に係る半導体モジュールの製造工程において、第１絶縁層を準備する工程を示す断面図である。 第１実施形態に係る半導体モジュールの製造工程において、第１絶縁層の表面に第１金属層および第２金属層を形成する工程を示す断面図である。 第１実施形態に係る半導体モジュールの製造工程において、第３金属層を形成する工程を示す断面図である。 第１実施形態に係る半導体モジュールの製造工程において、キャビティを形成する工程を示す断面図である。 第１実施形態に係る半導体モジュールの製造工程において、キャビティの底面を滑らかに処理する工程を示す断面図である。 第１実施形態に係る半導体モジュールの製造工程において、キャビティに内部電子部品を設ける工程を示す断面図である。 第１実施形態に係る半導体モジュールの製造工程において、金属コア層に第２絶縁層を形成する工程を示す断面図である。 第１実施形態に係る半導体モジュールの製造工程において、金属被覆層を形成する工程を示す断面図である。 第１実施形態に係る半導体モジュールの製造工程において、導電パターンを形成する工程を示す断面図である。 第１実施形態に係る半導体モジュールの製造工程において、導電パターンの表面に第３絶縁層を形成する工程を示す断面図である。 第１実施形態に係る半導体モジュールの製造工程において、第３絶縁層の上に導電パターンおよび外部電子部品を設ける工程を示す断面図である。 第２実施形態に係る半導体モジュールを概略的に示す断面図である。 一般的な半導体モジュールの一例を概略的に示す断面図である。
以下説明において、図面における共通の又は類似する構成要素には同一又は類似の参照符号を付している。
＝＝＝第１実施形態に係る半導体モジュール１００＝＝＝
図１、図２、図３、図４Ａ〜図４Ｋおよび図６を参照しつつ、第１実施形態における半導体モジュール１００について説明する。図１は、第１実施形態に係る半導体モジュール１００の一例を概略的に示す断面図である。図２は、第１実施形態に係る半導体モジュール１００における島状の導電パターン１４０の一例を概略的に示す平面図である。図３は、第１実施形態に係る半導体モジュール１００の他の形態の一例を概略的に示す断面図である。図４Ａ〜図４Ｋは、第１実施形態に係る半導体モジュール１００の製造工程を示す断面図である。図６は、一般的な半導体モジュール１０００の一例を概略的に示す断面図である。
ここで、図１、図２、図３及び図４Ａ〜図４Ｋでは、半導体モジュール１００の厚み方向をＺ方向と定め、Ｚ軸に直交する平面において紙面の手前から奥に向かう方向をＹ方向とし、Ｙ軸とＺ軸とに直交する方向をＸ方向とする。また、夫々の方向におけるプラス方向には“＋”の符号を付け、マイナス方向には“−”の符号を付けて示す。
第１実施形態に係る半導体モジュール１００は、絶縁樹脂のブリードアウト現象を抑制できるモジュールである。さらに、該半導体モジュール１００では、内部電子部品１２０から発する熱を効率良く放散することができ、大きさの異なる内部電子部品１２０を効率良く収容することもできる。さらに、半導体モジュール１００を有する回路基板（不図示）としては、最下層の金属層の金属残存率を高め、回路基板自体の剛性を高めたものである。ここで、金属残存率とは、例えば半導体モジュール１００におけるＸＹ平面の面積に対する各金属層のＸＹ平面における金属部分の面積の比率をいう。
＜＜半導体モジュール１００の構成＞＞
このような半導体モジュール１００は、図１に示すように、少なくとも、金属コア層１１０と、内部電子部品１２０と、絶縁層１３０と、導電パターン１４０と、ソルダーレジスト層１５０と、を含んで構成されている。なお、ここでいう導電パターン１４０とは、電極、電極と一体でなる配線、ｖｉａとコンタクトした電極、外部電極などである。
金属コア層１１０は、例えば、板状またはシート状を呈し、第１金属層１１１、第２金属層１１２および第３金属層１１３が後述する絶縁層１３０を介して積層されている。第１金属層１１１、第２金属層１１２および第３金属層１１３の表面は、凹凸を有するように表面粗化処理がなされている。これにより、後述する絶縁層１３０との密着性を向上できる。これは、第１金属層１１１、第２金属層１１２または第３金属層１１３の表面または裏面がＣｕメッキでメッキ膜が形成され、そのメッキ膜は多結晶構造であることから、メッキ膜をエッチング処理すると、細かな凹凸が形成されるためである。
金属コア層１１０は、半導体モジュール１００に剛性を付与する。また、金属コア層１１０は、例えばグランドや接地電極として用いられている。金属コア層１１０の厚みは、例えば、２５０μｍ以下であり、２１０μｍ，１６０μｍ，１２０μｍであることが好ましい。金属コア層１１０には、内部電子部品１２０を配置するためのキャビティ１１４が設けられる。本実施形態におけるキャビティ１１４は、図１に示すように、能動電子部品が収容される第３金属層１１３と、受動電子部品、または、能動電子部品（後述する第２電子部品１２２）よりも厚みのある、例えばパワー系の能動電子部品が収容される第２金属層１１２および第３金属層１１３と、に設けられる。キャビティ１１４は、絶縁樹脂で封止される。
第１金属層１１１（以下、「下層金属層１１１」と言うこともある。）は、第２金属層１１２および第３金属層１１３（以下、「上層金属層１１２」および「上層金属層１１３」と言うこともある。）と比較して半導体モジュール１００に大きな剛性を付与する。第１金属層１１１は、その厚みを他の金属層よりも厚くしたり、他の金属層の材料よりも剛性を高めたものを採用したり、または他の金属層の金属の残存率を高めることにより、その剛性を高めている。
言い換えると、第１金属層１１１は、第２金属層１１２および第３金属層１１３と比較して硬い金属材料で形成されている。より具体的には、第１金属層１１１は合金圧延銅で形成され、第２金属層１１２および第３金属層１１３は圧延銅または電界銅で形成されることが好ましい。
また、キャビティ１１４が設けられたときに露出する第１金属層１１１の第１面（キャビティ１１４においては“底面”ともいう。）は、該第１面とは異なる該第１金属層１１１の表面粗化処理されている第２面よりも滑らかな面となるように、エッチングやレーザー加工で表面処理される。これにより、第１面に塗布される絶縁樹脂やアンダーフィル（固着材）が毛細管現象により第１面を移動するとともに、第１面を取り囲む側面を伝わることを抑制できる。つまり、毛細管現象により移動する絶縁樹脂やアンダーフィルに伴う内部電子部品１２０の移動を抑制できるため、半導体モジュール１００にかかる応力のアンバランスを防止でき、半導体モジュール１００の品質向上を達成できる。ここで、アンダーフィル（不図示）とは、毛細管現象により内部電子部品１２０と金属層との間に浸透させて、加熱により硬化させることにより、内部電子部品１２０と金属層との結合を強める材料である。
金属コア層１１０は、複数の薄い金属層を積層して形成されるため、図２に示すように、金属コア層１１０の表面に配される第３金属層１１３に微細な導電パターン１４１を形成できる。微細な導電パターン１４１は、第１金属部１４１Ａと、第１金属部１４１Ａと分離された第２金属部１４１Ｂと、を含んで構成されている。第１金属部１４１Ｂは例えば導電パターン１４０と接続され、第２金属部１４１Ａは例えばグランドと接続される。例えば、第３金属層１１３が厚い場合、ウエットエッチングを用いて第３金属層１１３に導電パターン１４０を形成するときに、厚み方向（Ｚ方向）のエッチングに伴って横方向（Ｘ方向、Ｙ方向）にもエッチング（所謂サイドエッチング）が広がる。これに対して、本実施形態のような薄い第３金属層１１３においては、サイドエッチングされる範囲を縮小できるため、微細な導電パターン１４１を形成できる。これにより、半導体モジュール１００は、高性能で１００ピン以上の多ピンパッケージの実装が可能となる。なお、第３金属層１１３の表面・裏面および第２金属層１１２の表面が表面粗化処理されているため、微細な導電パターン１４１は容易に絶縁層１３０から剥がれない。
内部電子部品１２０は、上述したように所定のＺ方向の厚み（以下、「厚み」と称する。）を有し、複数の金属層からなる金属コア層１１０の内部に収容される部品である。図１に示すように、内部電子部品１２０は、例えば、フィルタ素子、抵抗、コイルまたはコンデンサなどの受動素子（以下、「第１電子部品１２１」と称する。）やダイオードやトランジスタを有する能動素子（以下、「第２電子部品１２２」と称する。）である。これらの内部電子部品１２０は、金属コア層１１０に設けられるキャビティ１１４に配置され、必要により金属コア層１１０と電気的に接続される。さらに、ビア１４２を介して導電パターン１４０と電気的に接続される。
また、図６に示すように、一般的には、金属コア層１１００が一層の金属層で形成されていたため、例えば厚みの薄い内部電子部品１２００が金属コア層１１００の内部に配置されるとき、金属層を相当除去していた。つまり、金属コア層１１００の金属材料の容積が金属コア層１１００のキャビティ１３００を埋める絶縁体の容積と比較して相対的に小さくなる。これにより、金属材料よりも絶縁体の方が外力からの変形を生じやすいため、半導体モジュール１００が小さい外力で変形する虞があった。
第１実施形態に係る半導体モジュール１００では、この点、金属コア層１１０が複数の金属層で形成されているため、図１に示すように、第２電子部品１２２は第３金属層１１３の厚みの範囲に、第１電子部品１２１は第２金属層１１２の厚みと第３金属層１１３の厚みを加算した厚みの範囲に、効率良く収容される。つまり、小型の内部電子部品１２０および大型の内部電子部品１２０の夫々の大きさに応じて、夫々の内部電子部品１２０を最適に収容できる。これにより、金属コア層１１０の金属材料の容積を相対的に大きくすることができるため、これまでよりも外力による変形を抑制できる。
また、第１金属層１１１は、第２、第３金属層１１２、１１３よりもキャビティの数またはホール（単なる穴やスルーホールなど）数が少ないため、その剛性が増す。ここでは、３層で図示したが、２層以上の複数層の金属層では、下層や最下層の金属層は、穴加工を減らしたり、キャビティの数を減らすまたは無くす、スリット加工などを減らすことで、半導体モジュール用の基板全体の剛性を高めることが出来る。穴加工とは、第１〜第３金属層１１１〜１１３と絶縁層との接着を向上させるものであり、円柱状の穴を形成することをいう。スリットとは、例えば上記の穴を平面的に細長くして形成されたものをいい、また、アイランド状の電極を形成する場合は、該電極の周囲をリング状に削った部分をいう。
さらに言うと、図６に示すように、内部電子部品１２００が高熱を発する電子部品である場合、内部電子部品１２００が放熱できる範囲が少ないため、半導体モジュール１０００に熱がこもる虞があった。第１実施形態に係る半導体モジュール１００では、この点、内部電子部品１２０と接続されている第２金属層１１２を通じて内部電子部品１２０の熱を効率良く放熱することができる。
また、図６に示すように、内部電子部品１２００に接続されるビア１４２を長く形成する必要があった。第１実施形態に係る半導体モジュール１００では、この点、図１に示すように、厚みの異なる内部電子部品１２０であってもビア１４２に対するコンタクト面を同一高さに設定することが可能となる。これにより、ビア１４２を小型化できるため、金属コア層１１０における高密度配線が可能となる。
図１に戻り、絶縁層１３０は、例えば、エポキシ樹脂、ポリイミドまたはビスマレイミドトリアジン樹脂などから成る。これらの樹脂の中には、ガラス繊維が設けられている。また、該ガラス繊維の代わりに、酸化アルミニウムまたは二酸化ケイ素などのフィラーを含有しても良い。さらに言うと、ガラス繊維とフィラーが両方混在しても良い。これらの樹脂は、一般的にいう熱硬化性合成樹脂である。
また、絶縁層１３０は、例えば、金属コア層１１０における、第１金属層１１１、第２金属層１１２および第３金属層１１３の夫々の間に設けられる第１絶縁層１３１と、金属コア層１１０の表面およびキャビティ１１４を封止するための第２絶縁層１３２と、を含んでいる。ここで、第１絶縁層１３１は、第２絶縁層１３２よりも熱伝導性が良いことが好ましい。上述したように、高熱を発する内部電子部品１２０の熱を効率良く発熱するためである。また、第１絶縁層１３１の厚みは、第２絶縁層１３２の厚みよりも薄いことが好ましい。金属コア層１１０を薄くしつつ、放熱効果を向上させるためである。
導電パターン１４０は、第２絶縁層１３２に形成され、絶縁処理される。導電パターン１４０の材料は、第１〜第３金属層１１１〜１１３の材料と同じ、又は、第１〜第３金属層１１１〜１１３の材料と機械物性が近しい材料であることが好ましく、例えば銅である。なお、図１に示すように、導電パターン１４０は、一層で構成されているように示しているが、導電パターン１４０に含まれるその層数は適宜変更されてよい。
ソルダーレジスト層１５０は、半導体モジュール１００に形成された回路パターンを保護する絶縁膜であり、絶縁層１３０の表面に形成される。ソルダーレジスト層１５０は、例えば熱硬化性エポキシ樹脂からなる。
なお、上述した半導体モジュール１００の表面には、外部電子部品１６０が設けられる。外部電子部品１６０とは、例えば集積回路や撮像素子であり、ビア１４２を介して内部電子部品１２０や金属層と電気的に接続される。
なお、上記において半導体モジュール１００は三層の金属層を含む金属コア層１１０を有しているように説明したが、これに限定されない。例えば、図３に示すような二層の金属層を含む金属コア層１１０を有していてもよい。さらに言うと、四層以上の金属層を含む金属コア層１１０を有していてもよい。つまり、複数の金属層を有する金属コア層１１０を有し、内部電子部品１２０が載置される金属層の表面が滑らかな面となるように表面処理されていればよい。図３において、金属層１１０は、同じ厚みで描いているが、詳細は後述するが、図５に示すように、上は薄く、下は厚くすることで、上の金属層１１０をファインパターンにできる。つまり、図２で説明したファインパターンの加工ができる。
＜＜半導体モジュール１００の製作工程＞＞
図４Ａ〜図４Ｋを参照しつつ、半導体モジュール１００の製作工程を以下のとおり説明する。なお、以下説明においては、第１実施形態に係る半導体モジュール１００の製造を想定することとし、重複する説明および図中の符号については適宜省略する。
先ず、図４Ａ、図４Ｂに示すように、第１絶縁層１３１を介して第１金属層１１１と第２金属層１１２をプレス貼着する。第１金属層１１１と第２金属層１１２とを貼りあわせる工程は、ラミネート加工でもよい。なお、第１金属層１１１と第２金属層１１２の表面は、凹凸を有するように表面粗化処理されている。これにより、第１絶縁層１３１と第１金属層１１１および第２金属層１１２との密着性を高めることができる。
さらに、図４Ｃに示すように、第２金属層１１２の表面に設けられる第１絶縁層１３１を介して、第２金属層１１２に第３金属層１１３をプレス貼着する。これにより、三層の金属層からなる金属コア基板を製作できる。なお、第３金属層１１３の表面は、第１金属層１１１および第２金属層１１２の表面と同じく表面粗化処理されている。なお、絶縁層１３０を夫々有する第１〜第３金属層１１１〜１１３を同時に熱圧着させても良い。また夫々の第１〜第３金属層１１１〜１１３は、圧延銅にメッキ膜が形成されたものでも良い。メッキ膜は、Ｚ方向に成長した細かな多結晶であるため、軽くエッチングすると、そのグレインバンダリーがエッチングされて、粗面化処理が容易である。
次に、図４Ｄに示すように、レーザー加工、エッチングまたは機械加工により、第１絶縁層１３１、第２金属層１１２および第３金属層１１３を除去して、内部電子部品１２０を設けるためのキャビティ１１４を作る。本製作工程においては、例えば第１キャビティ１１４Ａおよび第２キャビティ１１４Ｂを作成する。この時点では、第１キャビティ１１４Ａおよび第２キャビティ１１４Ｂの底面の表面は、上述したように凹凸を有する。これは、第２金属層１１２または第３金属層１１３をエッチングすることで絶縁層１３１が現れ、この絶縁層１３１をレーザーで取り除くと、第１金属層１１１または第２金属層１１２の表面がそのまま現れるからである。
次に、図４Ｅに示すように、第１キャビティ１１４Ａおよび第２キャビティ１１４Ｂの底面が滑らかになるように、該底面の表面をエッチングする。仮に、底面が凹凸を有する状態である場合は、次工程において該底面に塗布される絶縁樹脂やアンダーフィルが毛細管現象により、該底面から側面に移動する現象、所謂ブリードアウトを生じる。本工程において、上述したように該底面またはその周囲の側面が滑らかになるように処理して毛細管現象を抑制する。例えば、キャビティをエッチングで形成する場合、若干下層の金属層をオーバーエッチングすれば、該底面を滑らかにできる。つまり、この底面の部分の金属層は、他の厚みよりも若干薄くなる。また、赤外光、レーザ光または電子線などで、底面を照射し、表面を薄く溶かして滑らかにしても良い。
次に、図４Ｆに示すように、第１電子部品１２１は、第１キャビティ１１４Ａに、第２電子部品１２２は、第２キャビティ１１４Ｂに設けられる。フェイスアップの場合、それぞれのチップ裏面がＧＮＤであると、下層の金属層１１１、１１２がＧＮＤとして電気的に接続される。この場合、樹脂成分を含有する導電ペーストなどで、電気的にも、機械的にも固定される。一方、フェイスダウンの場合、第１電子部品１２１、第２電子部品１２２の表面の電極が、下層の金属層と電気的に接続されて固定される。この場合、半導体素子で考えると、電極は、二つ以上存在しており、その数だけ、第１電子部品１２１では、第１金属層１１１の一部が電極として加工されている。また、第２電子部品１２２では、第２金属層１１２の一部が加工されて電極が形成されている。ここでは、電気的な固定として半田または導電ペーストが採用され、二つの電子部品１２１，１２２と下層の金属層１１１，１１２との間には、アンダーフィルが採用される。図面では、ショートの様にみえるが、前述したよう
次に、図４Ｇに示すように、金属コア層１１０の周囲およびキャビティ１１４を絶縁樹脂で封止する。その後、レーザー加工により第２絶縁層１３２に配線に供する孔１３４を作成する。該孔１３４は、例えばビアとして利用される孔である。ここでは、キャビティ１１４に埋める絶縁層１３２と金属コア層１１０の表面に設ける第２絶縁層１３２は、別々でも良い。また、同一の絶縁材料で、キャビティ１１４も埋め、金属コア層１１０の表面にも絶縁層１３２を形成しても良い。
次に、図４Ｈ、図４Ｉに示すように、銅メッキを用いて金属被覆層１７０を形成し、孔１３４にビア１４２を形成する。これにより、金属コア層１１０の表面全域と裏面全域にメッキ膜が形成され、その後、エッチング処理して導電パターン１４０が形成される。或いは、めっき用レジスト（不図示）をパターニングして、メッキが必要な部分のみ開口し、その部分にメッキ処理すれば、エッチングすることなくパターニングできる。どちらにしても導電パターン１４０と内部電子部品１２０とがビア１４２を介して接続される。
次に、図４Ｊ、図４Ｋに示すように、導電パターン１４０を被覆するようにソルダーレジスト層１５０を形成し、電極として活用する部分は、エッチングによりソルダーレジスト層１５０が取り除かれ、電極として露出される。これにより、一方の面の該導電パターン１４３には例えば外部電子部品１６０を電気的に接続することができ、他方の面の該導電パターン１４３には例えば外部端子として、半田ボールが形成される。
＝＝＝第２実施形態＝＝＝
図５を参照しつつ、第２実施形態に係る半導体モジュール２００について以下のとおり説明する。図５は、第２実施形態に係る半導体モジュール２００を概略的に示す断面図である。なお、以下において説明すること以外については、既に説明した実施形態と同じこととし、その説明および図面の符号を省略する。
金属コア層２１０は、例えば、板状を呈し、第１金属層２１１、第２金属層２１２および第３金属層２１３が絶縁層２３０を介して積層されている。
第１金属層２１１は、第２金属層２１２および第３金属層２１３と比較して厚みが厚く形成されている。また、第２金属層２１２は、第３金属層２１３と比較して厚みが厚く形成されている。つまり、金属コア層２１０に含まれる金属層は、＋Ｚ方向側の金属層が−Ｚ方向側の金属層よりも薄く形成されている。つまり、上層に向かうに連れて薄くなっている。これにより、内部電子部品２２０がますます薄くなっていく状況において、そのような薄い内部電子部品２２０に対応するキャビティ２１４を作成できるため、半導体モジュール２００をより薄く形成できる。さらに、＋Ｚ方向側の第３金属層２１３が最も薄く形成されるため、第３金属層２１３に、図２における微細な導電パターン１４１よりもさらに微細な導電パターン２４１を形成することができる。また、第１金属層２１１が一番厚く形成され、さらにキャビティが形成されていないこともとりうるため、薄くしつつも半導体モジュール２００の剛性を高めることができる。
さらに言うと、第１金属層２１１の厚みを最も厚くしているため、半導体モジュール２００を外力からの変形から保護することができる。
更には、詳細に後述するが、図５を見ると、最下層から最上層に向かうにつれて、その厚みが減少している。この構造にすれば、最下層２１１は、厚みを確保でき、しかもキャビティを減らしており、なお、ここでは無くしているため、その剛性を維持することが出来る。また最上層の金属層２１３は、一番薄く形成される。そのため、図２のような配線１４１Ｂをエッチングで形成すると、薄い分だけ横方向（Ｘ方向）の広がりが抑制できるので、ファインパターンが形成できる。
言い換えれば、上層の金属層は、ファインパターンが描け、導電パターン１４０との接続、クロスオーバー構造などを必要とする端子数の多いＩＣや、電極サイズの小さな微細電極の素子を実装でき、下層の金属層２１２、２１１、特に最下層の金属層２１１では、その厚みが厚いことから、パワー素子の電極、導電パターンや再配線などが形成できる。しかも、厚みがあることから、ヒートシンクとしての機能があり、放熱機能も拡大できる。更には、最下層の金属層となる第１金属層は、キャビティが設けられない、スリットが設けられない、または穴が設けられない、またはこれらが設けられない様にする。現実、スリットや穴は、電極形成、密着性や反りの抑制で入れることがあるため、最下層の金属層は、除去部分をできるだけ減らし、平面視で見た場合、その金属の残存率は、他の上層の金属層の残存率よりも高くすることで、その剛性を高めることができる。よって基板の反りが抑制でき、半田等で実装される素子の応力増加が抑制できる。また複数の撮像素子を実装するときは、その平坦度が増して、光学調整がより簡単になる。
整理すれば、第１に、上層に向かう程、金属層が薄く形成され、下に向かう程、厚く形成される。よって上方は、ファインピッチＩＣまたは薄型の微細電極のチップ対応で、下方は厚いチップ、大電流対応、いわゆるパワー対応とすることが出来る。特に、金属層を配線や電極として加工が可能であり、上は、厚みが薄い分、ファインパターンが可能である。また下に向かう程、金属層は、厚い分、電極や配線は、大電流用として向いている。
第２に、最下端の金属層や、その上の金属層は、厚い分、剛性を発揮させるための補強部材となる。特に、穴加工を減らしたり、キャビティの数を減らすまたは全く無くす、スリット加工などを減らしたり、無くすことで、半導体モジュール用の基板全体の剛性を高めることが出来る。しかも、厚みがあることから、ヒートシンクとしての機能があり、放熱機能も拡大できる。
＝＝＝まとめ＝＝＝
以上説明したように、半導体モジュール１００は、第１表面と、第１表面と反対側の第１裏面と、を有する第１金属層１１１と、第２表面と、第２表面と反対側の第２裏面と、を有し、第１表面が第２裏面側を向くように第１金属層１１１に積層される第２金属層１１２と、を備える金属コア層１１０と、第２金属層１１２が取り除かれて、第１金属層１１１が露出して形成される底面と、第２金属層１１２に底面と連続して形成される側面と、の少なくとも一方が、第１表面よりも滑らかになるように形成されるキャビティ１１４と、樹脂成分を含む固着材を介してキャビティ１１４の底面に設けられる半導体素子１２０と、第２表面および半導体素子１２０を覆う絶縁層１３０に設けられ、半導体素子１２０と電気的に接続される第１導電パターン１４０と、第１裏面を被覆する絶縁層１３０に設けられ、半導体素子１２０と電気的に接続される第２導電パターン１４０と、を備える。かかる実施形態によれば、半導体モジュール１００における絶縁樹脂の所謂ブリードアウト現象を防止することができる。
また、半導体モジュール２００の金属コア層２１０は、第１金属層２１１よりも第２金属層２１２の方が薄く形成される。かかる実施形態によれば、上層の金属層に微細な導電パターン１４１を形成することができるとともに、薄い内部電子部品１２０を効率良く収容することができる。
また、第１金属層１１１，２１１は、第２金属層１１２，２１２よりも硬い金属材料から成る。かかる実施形態によれば、半導体モジュール１００，２００を薄くしつつ、外力による変形を抑制できる。
また、第２金属層１１２（第３金属層１１３）は、半導体素子または第１導電パターン１４０の少なくともいずれか一方と電気的に接続されるような第３導電パターン１４０Ａを有する。かかる実施形態によれば、第２金属層１１２（第３金属層１１３）に微細な導電パターン１４１を形成することにより、多用途の配線を提供できる。
また、第２金属層１１２（第３金属層１１３）は、第１金属部１４１Ａと、第１金属部１４１Ａと分離された第２金属部１４１Ｂと、を含んで形成され、第３導電パターン１４０Ａは、第１金属部１４１Ａまたは第２金属部１４１Ｂの何れか一方である。かかる実施形態によれば、島状の配線パターンなどを形成するため、多用途の配線を提供できる。
また、キャビティ１１４の底面となる第１金属層１１１（第２金属層１１２）の第１表面（第２表面）は、内部電子部品１２０（半導体素子）の熱が伝達されるように、内部電子部品１２０（半導体素子）と接続される。かかる実施形態によれば、発熱する内部電子部品１２０の熱を効率良く放熱することができる。
以上、本発明の実施の形態を説明したが、本発明はこれに限定されない。上述した各部材の素材、形状、及び配置は、本発明を実施するための実施形態に過ぎず、発明の趣旨を逸脱しない限り、様々な変更を行うことができる。
１００，２００ 半導体モジュール
１１０，２１０ 金属コア層
１１１，２１１ 第１金属層
１１２，２１２ 第２金属層
１１４ キャビティ
１２０ 内部電子部品
１３０ 絶縁層
１４０ 導電パターン
１４１Ａ 第３導電パターン
次に、図４Ｆに示すように、第１電子部品１２１は、第１キャビティ１１４Ａに、第２電子部品１２２は、第２キャビティ１１４Ｂに設けられる。フェイスアップの場合、それぞれのチップ裏面がＧＮＤであると、下層の金属層１１１、１１２がＧＮＤとして電気的に接続される。この場合、樹脂成分を含有する導電ペーストなどで、電気的にも、機械的にも固定される。一方、フェイスダウンの場合、第１電子部品１２１、第２電子部品１２２の表面の電極が、下層の金属層と電気的に接続されて固定される。この場合、半導体素子で考えると、電極は、二つ以上存在しており、その数だけ、第１電子部品１２１では、第１金属層１１１の一部が電極として加工されている。また、第２電子部品１２２では、第２金属層１１２の一部が加工されて電極が形成されている。ここでは、電気的な固定として半田または導電ペーストが採用され、二つの電子部品１２１，１２２と下層の金属層１１１，１１２との間には、アンダーフィルが採用される。図面では、ショートの様にみえるが、前述したよう、第１電子部品１２１が有する複数の電極同士は電気的に短絡していない。また第２電子部品１２２が有する複数の電極同士は電気的に短絡していない。

Claims (15)

  1. 第１表面と、前記第１表面と反対側の第１裏面と、を有する第１金属層と、第２表面と、前記第２表面と反対側の第２裏面と、を有し、前記第１表面が前記第２裏面側を向くように前記第１金属層に積層される第２金属層と、を備える金属コア層と、
    前記第２金属層が取り除かれて、前記第１金属層が露出して形成される底面と、前記第２金属層に前記底面と連続して形成される側面と、の少なくとも一方が、前記第１表面よりも滑らかになるように形成されるキャビティと、
    樹脂成分を含む固着材を介して前記キャビティの底面に設けられる半導体素子と、
    前記第２表面および前記半導体素子を覆う絶縁層に設けられ、前記半導体素子と電気的に接続される第１導電パターンと、
    前記第１裏面を被覆する絶縁層に設けられ、前記半導体素子と電気的に接続される第２導電パターンと、
    を備えることを特徴とする半導体モジュール。
  2. 前記金属コア層は、前記第１金属層よりも前記第２金属層の方が薄く形成される
    ことを特徴とする請求項１に記載の半導体モジュール。
  3. 前記第１金属層は、前記第２金属層よりも硬い金属材料から成る
    ことを特徴とする請求項１又は請求項２に記載の半導体モジュール。
  4. 前記第２金属層は、前記半導体素子または前記第１導電パターンの少なくともいずれか一方と電気的に接続されるような第３導電パターンを有する
    ことを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体モジュール。
  5. 前記第２金属層は、第１金属部と、前記第１金属部と分離された第２金属部と、を含んで形成され、
    前記第３導電パターンは、前記第１金属部または前記第２金属部の何れか一方である
    ことを特徴とする請求項４に記載の半導体モジュール。
  6. 前記キャビティの底面となる前記第１金属層の前記第１表面は、前記半導体素子の熱が伝達されるように、前記半導体素子と接続される
    ことを特徴とする請求項５に記載の半導体モジュール。
  7. 前記第１金属層における金属の残存率が前記第２金属層における金属の残存率よりも高い
    ことを特徴とする請求項１に記載の半導体モジュール。
  8. 最下層の金属層となる第１金属層の第１表面および第１裏面は、平坦に形成されている
    ことを特徴とする請求項１に記載の半導体モジュール。
  9. 第１表面と、前記第１表面と反対側の第１裏面と、を有する第１金属層と、第２表面と、前記第２表面と反対側の第２裏面と、を有し、前記第１表面が前記第２裏面側を向くように前記第１金属層に積層される第２金属層と、第３表面と、前記第３表面と反対側の第３裏面と、を有し、前記第２表面が前記第３裏面側を向くように前記第２金属層に積層される第３金属層と、を備える金属コア層と、
    前記第２金属層および前記第３金属層が取り除かれて、前記第１金属層が露出して形成される底面と、前記第２金属層および前記第３金属層に前記底面と連続して形成される側面と、の少なくとも一方が、前記第１表面よりも滑らかになるように形成されるキャビティと、
    樹脂成分を含む固着材を介して前記キャビティの底面に設けられる半導体素子と、
    前記第３表面および前記半導体素子を覆う絶縁層に設けられ、前記半導体素子と電気的に接続される第１導電パターンと、
    前記第１裏面を被覆する絶縁層に設けられ、前記半導体素子と電気的に接続される第２導電パターンと、
    を備えることを特徴とする半導体モジュール。
  10. 前記金属コア層は、前記第１金属層よりも前記第２金属層の方が薄く、前記第２金属層よりも前記第３金属層の方が薄く形成される
    ことを特徴とする請求項９に記載の半導体モジュール。
  11. 前記第１金属層における金属の残存率が前記第２金属層および前記第３金属層における金属の残存率よりも高い
    ことを特徴とする請求項９又は請求項１０に記載の半導体モジュール。
  12. 最下層に設けられた最も厚い下層金属層と、最上層に積層されて設けられ、最も薄い上層金属層を有するコア層と、
    前記コア層の上面およびコア層の下面に積層された絶縁層および導電パターンと、
    前記コア層の上面の導電パターンと電気的に接続される前記上層金属層による配線と、前記上層金属層を取り除くことで成るキャビティと
    を有し、
    前記下層金属層の金属の残存率は、上層金属層の金属の残存率より高い
    ことを特徴とする回路基板。
  13. 請求項１２に記載の回路基板と、
    前記回路基板の前記下層金属層を底面とした前記キャビティに実装される半導体素子と、
    前記コア層の下面に設けられる導電パターンと電気的に接続され、前記半導体素子と電気的に接続される前記下層金属層による電極とを有する
    ことを特徴とする半導体モジュール。
  14. 前記上層金属層および前記下層金属層は、Ｃｕ、ＡｌまたはＦｅを主材料とする
    ことを特徴とする請求項１３に記載の半導体モジュール。
  15. 最下層に設けられた最も厚い第１金属層と、最上層に積層されて設けられ、最も薄い第２の厚みの第２金属層を有するコア層と、
    前記コア層の上面およびコア層の下面に積層された絶縁層および導電パターンと、
    前記コア層の上面の導電パターンと電気的に接続される前記第２金属層による配線とを有し、
    前記第１金属層の金属の残存率は、他の金属層の残存率より高い
    ことを特徴とする回路基板。
JP2017153327A 2017-08-08 2017-08-08 半導体モジュール Expired - Fee Related JP6559743B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017153327A JP6559743B2 (ja) 2017-08-08 2017-08-08 半導体モジュール
TW107121095A TWI694612B (zh) 2017-08-08 2018-06-20 半導體模組
US16/057,655 US10607940B2 (en) 2017-08-08 2018-08-07 Semiconductor module
CN201810896894.5A CN109390290A (zh) 2017-08-08 2018-08-08 半导体组件
US16/790,625 US10957652B2 (en) 2017-08-08 2020-02-13 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017153327A JP6559743B2 (ja) 2017-08-08 2017-08-08 半導体モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019131761A Division JP2019208045A (ja) 2019-07-17 2019-07-17 回路基板

Publications (2)

Publication Number Publication Date
JP2019033178A true JP2019033178A (ja) 2019-02-28
JP6559743B2 JP6559743B2 (ja) 2019-08-14

Family

ID=65274205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017153327A Expired - Fee Related JP6559743B2 (ja) 2017-08-08 2017-08-08 半導体モジュール

Country Status (4)

Country Link
US (2) US10607940B2 (ja)
JP (1) JP6559743B2 (ja)
CN (1) CN109390290A (ja)
TW (1) TWI694612B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210073868A (ko) * 2019-12-11 2021-06-21 현대모비스 주식회사 방열판 일체형 파워 모듈 및 이의 제조방법
WO2021192245A1 (ja) * 2020-03-27 2021-09-30 太陽誘電株式会社 高放熱モジュール構造
WO2022185692A1 (ja) * 2021-03-02 2022-09-09 株式会社村田製作所 高周波モジュール及び通信装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
US10804188B2 (en) 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
TWI690947B (zh) * 2018-11-30 2020-04-11 台灣愛司帝科技股份有限公司 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器
CN112349700B (zh) * 2020-09-28 2023-05-09 中国电子科技集团公司第二十九研究所 一种气密高导热lcp封装基板及多芯片系统级封装结构
CN115884495A (zh) * 2021-09-29 2023-03-31 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
EP4369383A1 (en) * 2022-10-24 2024-05-15 Nxp B.V. Semiconductor device with cavity carrier and method therefor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986005153A1 (en) 1985-03-06 1986-09-12 Allsop, Inc. Bicycle chain lubricating & cleaning apparatus & method
WO1997020347A1 (en) * 1995-11-28 1997-06-05 Hitachi, Ltd. Semiconductor device, process for producing the same, and packaged substrate
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
TWI220782B (en) 2002-10-14 2004-09-01 Siliconware Precision Industries Co Ltd Cavity-down ball grid array package with heat spreader
US7116557B1 (en) * 2003-05-23 2006-10-03 Sti Electronics, Inc. Imbedded component integrated circuit assembly and method of making same
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
JPWO2009099065A1 (ja) * 2008-02-04 2011-05-26 ソニーケミカル＆インフォメーションデバイス株式会社 レジストインク及び多層プリント配線板の製造方法
TWI446495B (zh) * 2011-01-19 2014-07-21 Subtron Technology Co Ltd 封裝載板及其製作方法
KR20150031029A (ko) * 2013-09-13 2015-03-23 삼성전기주식회사 반도체 패키지 및 그 제조 방법
TWI611541B (zh) * 2015-09-07 2018-01-11 鈺橋半導體股份有限公司 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210073868A (ko) * 2019-12-11 2021-06-21 현대모비스 주식회사 방열판 일체형 파워 모듈 및 이의 제조방법
KR102277800B1 (ko) * 2019-12-11 2021-07-16 현대모비스 주식회사 방열판 일체형 파워 모듈 및 이의 제조방법
WO2021192245A1 (ja) * 2020-03-27 2021-09-30 太陽誘電株式会社 高放熱モジュール構造
WO2022185692A1 (ja) * 2021-03-02 2022-09-09 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
TW201911569A (zh) 2019-03-16
TWI694612B (zh) 2020-05-21
US20200185332A1 (en) 2020-06-11
US20190051608A1 (en) 2019-02-14
US10607940B2 (en) 2020-03-31
US10957652B2 (en) 2021-03-23
CN109390290A (zh) 2019-02-26
JP6559743B2 (ja) 2019-08-14

Similar Documents

Publication Publication Date Title
JP6559743B2 (ja) 半導体モジュール
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
KR100661946B1 (ko) 회로 장치 및 그 제조 방법
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
JP4730426B2 (ja) 実装基板及び半導体モジュール
JP2008028376A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
JP2005347354A (ja) 回路装置およびその製造方法
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
US20150223318A1 (en) Multilayer wiring board
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP5173758B2 (ja) 半導体パッケージの製造方法
US20200279814A1 (en) Wiring structure and method for manufacturing the same
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
JP6587795B2 (ja) 回路モジュール
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
JP2019208045A (ja) 回路基板
JP2019040903A (ja) 回路基板及び半導体モジュール
JP2018207118A (ja) 回路モジュール
JPH1092968A (ja) 半導体ベアチップ実装基板
JP2009231480A (ja) 半導体装置
KR100608348B1 (ko) 적층 칩 패키지의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190717

R150 Certificate of patent or registration of utility model

Ref document number: 6559743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees