JP6251420B1 - 電子モジュールおよび電子モジュールの製造方法 - Google Patents
電子モジュールおよび電子モジュールの製造方法 Download PDFInfo
- Publication number
- JP6251420B1 JP6251420B1 JP2016567703A JP2016567703A JP6251420B1 JP 6251420 B1 JP6251420 B1 JP 6251420B1 JP 2016567703 A JP2016567703 A JP 2016567703A JP 2016567703 A JP2016567703 A JP 2016567703A JP 6251420 B1 JP6251420 B1 JP 6251420B1
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- heat
- wiring board
- electronic module
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title description 32
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 18
- 229910000679 solder Inorganic materials 0.000 claims description 35
- 239000010410 layer Substances 0.000 claims description 33
- 230000017525 heat dissipation Effects 0.000 claims description 27
- 239000002344 surface layer Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 12
- 230000005855 radiation Effects 0.000 description 50
- 230000008569 process Effects 0.000 description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 230000001965 increasing effect Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
Description
図1は、実施の形態1に係る電子モジュールを示す図、図2は、図1のII−II断面図、図3は、実施の形態1の電子モジュールに用いられる放熱フィンを示す図である。実施の形態1の電子モジュール100は、配線基板1の内層に形成された信号線11Ma,11Mbの直上に、放熱部材として、面実装放熱部品である放熱フィン2がはんだリフローにより直接面実装されて構成される。図1は模式図であり、配線パターンについては、信号線以外は省略している。
次に、実施の形態2の電子モジュールの製造方法について説明する。図7(a)から(c)は実施の形態2の電子モジュールの実装方法を示す工程断面図であり、図8は、実施の形態2の電子モジュールの実装工程を示すフローチャートである。図9は、放熱フィンの実装工程を示す説明図である。電子モジュールは図1および図2に示した実施の形態1の電子モジュール100と同様である。実施の形態1では、同時リフローにより、電子部品とともに放熱フィンを一括接続したが、実施の形態2では、電子部品を搭載した後に、図9に示すように把持具である熱ピペットHPを用いて放熱フィンをはんだ接合する。
図10は本発明の実施の形態3の電子モジュールを示す断面図である。実施の形態1では、信号線の直上に放熱フィンを1つ設けたが、実施の形態3では、第1の放熱フィン2aおよび第2の放熱フィン2bを、並行する2本の信号線の直上に配したものである。実施の形態3の電子モジュール300では、フィンパッド11pは、ビアホール6a,6bを介して信号線11Ma,11Mbに電気的に接続されている。また、最表層である表面1Aの配線パターン11aにおいて、フィンパッド11pは、最表層では回路接続をしない状態となっており、ビアホール6a,6bを介した信号線11Ma,11Mbと接続がなされているのみである。
図11は本発明の実施の形態4の電子モジュールを示す図である。実施の形態1から3では、配線パターンに加え、複数の絶縁性基材および絶縁性基材間に形成された内層配線パターンを備えた多層配線基板を用い、大電流を流す信号線が内層に形成されている例について説明したが、実施の形態4では、絶縁性基板10の表面のみに配線パターンが形成された単層配線構造の配線基板が対象となる。配線基板1は、セラミック製の絶縁性基板10と絶縁性基板10の表面10Aに形成された配線パターン11とを備え、2本の信号線11S1,11S2が表面に形成されている点が実施の形態1から3の基板と異なる。実施の形態4の電子モジュール400では、放熱フィン2を、絶縁性基板10の表面10Aで並行する2本の信号線11S1,11S2にはんだ接合したものである。実施の形態4では、フィンパッド11pは、信号線11S2上にあり、信号線11S2に直接、電気的および熱的に接続されている。
Claims (5)
- 複数の絶縁性基材および前記絶縁性基材間に形成された大電流用の信号線を含む内層配線パターンを備えた多層配線基板と、
前記多層配線基板の表層に設けられた配線パターンと、
前記配線パターンの一つに面実装で搭載された電子部品と、
前記電子部品が搭載された面上の、前記大電流用の信号線の直上のパッドに面実装され、前記絶縁性基材を貫通する貫通部を介して前記信号線に熱的に接続された放熱部材と、
を備え、
前記放熱部材は、底面部全体が前記多層配線基板の前記表層の前記配線パターンのうちの前記電子部品の搭載された前記配線パターンの他の一つに設けられた前記パッドに搭載されることで直下の前記大電流用の信号線に熱的に接触することを特徴とする電子モジュール。 - 前記放熱部材は、上面部よりも底面部の肉厚が厚い中空の直方体形状であることを特徴とする請求項1に記載の電子モジュール。
- 前記信号線は、並行する2本の同一幅の信号線を含み、
前記放熱部材は、前記2本の同一幅の信号線の直上に配された2つのパッドにそれぞれ実装され、
前記放熱部材は、前記2本の同一幅の信号線と同一幅であり、
前記2つのパッドは貫通部を介して前記2本の同一幅の信号線にそれぞれ回路接続されていることを特徴とする請求項1に記載の電子モジュール。 - 複数の絶縁性基材および前記絶縁性基材間に形成された大電流用の信号線を含む内層配線パターンを備えた多層配線基板と、前記多層配線基板の表層に設けられた配線パターンとを有する電子モジュールの製造方法であって、
前記配線パターンの一つに面実装で電子部品を載置する工程と、
前記電子部品が搭載された面上の、前記大電流用の信号線の直上の前記表層の前記配線パターンの他の一つの表面に、放熱部材を載置し、前記放熱部材の底面部全体を前記多層配線基板表面に設けられたパッドに搭載し熱的に接触させる工程と、
前記多層配線基板を加熱し、はんだリフローにより、前記電子部品および前記放熱部材を一括接続する接続工程と、を含むことを特徴とする電子モジュールの製造方法。 - 複数の絶縁性基材および前記絶縁性基材間に形成された大電流用の信号線を含む内層配線パターンを備えた多層配線基板と、前記多層配線基板の表層に設けられた配線パターンとを有する電子モジュールの製造方法であって、
前記配線パターンの一つに面実装で電子部品を接続する工程と、
前記電子部品が搭載された面上の、前記大電流用の信号線の直上の前記表層の前記配線パターンの他の一つに、はんだ層を形成した放熱部材を搬送して加熱し、前記放熱部材の底面部全体を前記多層配線基板表面に設けられたパッドに搭載しはんだ接合する工程と、を含むことを特徴とする電子モジュールの製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/065925 WO2017208309A1 (ja) | 2016-05-30 | 2016-05-30 | 電子モジュールおよび電子モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6251420B1 true JP6251420B1 (ja) | 2017-12-20 |
JPWO2017208309A1 JPWO2017208309A1 (ja) | 2018-06-14 |
Family
ID=60478131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016567703A Active JP6251420B1 (ja) | 2016-05-30 | 2016-05-30 | 電子モジュールおよび電子モジュールの製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6251420B1 (ja) |
CN (1) | CN109156081A (ja) |
WO (1) | WO2017208309A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020072167A (ja) * | 2018-10-31 | 2020-05-07 | Tdk株式会社 | 実装体 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114544697A (zh) * | 2022-02-08 | 2022-05-27 | 北京卫星环境工程研究所 | 一种用于真空热试验的散热装置及其强化散热方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613529A (ja) * | 1992-06-24 | 1994-01-21 | Toshiba Corp | 半導体装置 |
JPH0677281U (ja) * | 1993-03-31 | 1994-10-28 | ファナック株式会社 | 多層プリント基板 |
JP2003115564A (ja) * | 2001-10-03 | 2003-04-18 | Murata Mfg Co Ltd | 電子回路装置 |
JP2010123708A (ja) * | 2008-11-19 | 2010-06-03 | Sony Corp | 実装基板及び半導体モジュール |
JP2012004257A (ja) * | 2010-06-16 | 2012-01-05 | Joetsu Electronics Ind Co Ltd | ヒートシンク |
JP2012004162A (ja) * | 2010-06-14 | 2012-01-05 | Yokogawa Electric Corp | 表面実装部品放熱装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2905299B2 (ja) * | 1991-02-06 | 1999-06-14 | 富士通テン株式会社 | 放熱構造および放熱板の実装方法 |
US6008987A (en) * | 1998-04-21 | 1999-12-28 | Nortel Networks Corporation | Electronic circuitry |
US6212076B1 (en) * | 1999-02-26 | 2001-04-03 | International Business Machines Corporation | Enhanced heat-dissipating printed circuit board package |
WO2006067689A2 (en) * | 2004-12-21 | 2006-06-29 | Koninklijke Philips Electronics N.V. | Printed circuit board arrangement |
CN104582237B (zh) * | 2013-10-18 | 2018-11-02 | 深南电路有限公司 | 一种内层走大电流的电路板及其制作方法 |
-
2016
- 2016-05-30 CN CN201680086061.1A patent/CN109156081A/zh active Pending
- 2016-05-30 JP JP2016567703A patent/JP6251420B1/ja active Active
- 2016-05-30 WO PCT/JP2016/065925 patent/WO2017208309A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613529A (ja) * | 1992-06-24 | 1994-01-21 | Toshiba Corp | 半導体装置 |
JPH0677281U (ja) * | 1993-03-31 | 1994-10-28 | ファナック株式会社 | 多層プリント基板 |
JP2003115564A (ja) * | 2001-10-03 | 2003-04-18 | Murata Mfg Co Ltd | 電子回路装置 |
JP2010123708A (ja) * | 2008-11-19 | 2010-06-03 | Sony Corp | 実装基板及び半導体モジュール |
JP2012004162A (ja) * | 2010-06-14 | 2012-01-05 | Yokogawa Electric Corp | 表面実装部品放熱装置 |
JP2012004257A (ja) * | 2010-06-16 | 2012-01-05 | Joetsu Electronics Ind Co Ltd | ヒートシンク |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020072167A (ja) * | 2018-10-31 | 2020-05-07 | Tdk株式会社 | 実装体 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2017208309A1 (ja) | 2018-06-14 |
CN109156081A (zh) | 2019-01-04 |
WO2017208309A1 (ja) | 2017-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4159861B2 (ja) | プリント回路基板の放熱構造の製造方法 | |
US8159828B2 (en) | Low profile flip chip power module and method of making | |
EP2146374B1 (en) | Printed circuit boards assembly comprising a heat sink | |
US6621705B1 (en) | Miniature surface mount heatsink element and method of use | |
JP4992532B2 (ja) | 放熱基板及びその製造方法 | |
TW201507556A (zh) | 具有散熱墊及電性突柱之散熱增益型線路板 | |
JP2009200212A (ja) | プリント基板の放熱構造 | |
JP6228851B2 (ja) | 配線基板、配線基板の製造方法 | |
JP6251420B1 (ja) | 電子モジュールおよび電子モジュールの製造方法 | |
JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
US8624129B2 (en) | Method of attaching a high power surface mount transistor to a printed circuit board | |
JP6587795B2 (ja) | 回路モジュール | |
JP2006318986A (ja) | フレキシブルプリント回路板およびその製造方法 | |
JP4810235B2 (ja) | 半導体装置とそれを用いた電子部品モジュール | |
JP6686467B2 (ja) | 電子部品放熱構造 | |
JP6633151B2 (ja) | 回路モジュール | |
JP2008243966A (ja) | 電子部品が実装されたプリント基板及びその製造方法 | |
JP2007242908A (ja) | 電子部品収納用セラミックパッケージ | |
JP2010219180A (ja) | 電子部品実装構造および電子部品実装方法ならびに基板接続用部品 | |
WO2022009300A1 (ja) | 絶縁性放熱ブロック付き基板及びその製造方法 | |
US9107296B2 (en) | Thermo/electrical conductor arrangement for multilayer printed circuit boards | |
JP3965867B2 (ja) | 半導体パッケージ | |
JP2007141887A (ja) | 半導体装置及びこれを用いたプリント配線板 | |
JP2000195996A (ja) | 電子回路モジュール | |
WO2015004952A1 (ja) | 回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171003 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6251420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |