JP2007242908A - 電子部品収納用セラミックパッケージ - Google Patents

電子部品収納用セラミックパッケージ Download PDF

Info

Publication number
JP2007242908A
JP2007242908A JP2006063664A JP2006063664A JP2007242908A JP 2007242908 A JP2007242908 A JP 2007242908A JP 2006063664 A JP2006063664 A JP 2006063664A JP 2006063664 A JP2006063664 A JP 2006063664A JP 2007242908 A JP2007242908 A JP 2007242908A
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
electronic component
substrate
ceramic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006063664A
Other languages
English (en)
Inventor
Akihiro Hidaka
明弘 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2006063664A priority Critical patent/JP2007242908A/ja
Publication of JP2007242908A publication Critical patent/JP2007242908A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】基体の外部接続端子パッドでマザーボード基板に容易に直接半田接合でき、接合信頼性が高く電子部品の発熱の放熱性に優れるセラミックパッケージを提供する。
【解決手段】基体11の上面側に電子部品20と電気的に接続状態とするための電子部品接続用端子パッド14を有し、基体11の下面側にマザーボード基板13に半田25で直接接合するための外部接続用端子パッドを有する電子部品収納用セラミックパッケージ10であって、これと電気的に導通状態でありパターン形状がそれぞれ異なる複数の第1の外部接続用端子パッド15、15aと、いずれとも断線状態でありパターン形状が略同一の4個の第2の外部接続用端子パッド16からなり、これを基体11の下面角部に有すると共に、これ以外の下面十字部面積の70%〜95%に第1の外部接続用端子パッド15、15aを有する。
【選択図】図1

Description

本発明は、セラミック多層基板からなる基体の上面側外周部に枠体を設けて形成される凹部に半導体素子や、発光素子等の電子部品を収納し、基体の下面側に形成される外部接続用端子パッドでプリント配線基板等からなるマザーボード基板に半田で直接接合する電子部品収納用セラミックパッケージに関する。
従来から、半導体素子や、発光素子や、水晶振動子等の電子部品を収納して気密に封止するためには、信頼性の高いセラミックからなる電子部品収納用セラミックパッケージが多く用いられている。そして、電子部品が搭載されたこのようなパッケージは、FR−4製等のプリント配線基板等からなるマザーボード基板に実装されて電子機能や、照明用等として各種装置や、照明機器等に組み込まれ使用されている。
図4(A)〜(C)を参照しながら従来の電子部品収納用セラミックパッケージを説明する。ここに、図4(A)、(B)はそれぞれ従来の電子部品収納用セラミックパッケージの上面側の平面図、下面側の平面図、図4(C)は従来のセラミックパッケージに電子部品を実装した後、マザーボード基板に接合した時の模式的断面図である。図4(A)〜(C)に示すように、従来の電子部品収納用セラミックパッケージ50は、セラミック多層基板からなる基体51の上面に、例えば、セラミックや、金属等からなる枠体52が設けられて形成されるキャビティ部53に半導体素子や、LED(Light Emitting Diode)等の発光素子や、水晶振動子等からなる電子部品54が搭載されるようになっている。そして、電子部品54は、キャビティ部53の底面に設けられるメタライズ膜上にNiめっき被膜及びAuめっき被膜が施されて形成される電子部品接続用端子パッド55と、ボンディングワイヤ56等を介して電気的に接続状態とした後、枠体52の上面に金属板や、セラミック板や、レンズ等からなる蓋体57を接合することで気密に封止されるようになっている。
また、従来の電子部品収納用セラミックパッケージ50には、基体51の下面に電子部品接続用端子パッド55と、導体ビア58や、導体配線パターン59等を介して接続されているメタライズ膜上にNiめっき被膜及びAuめっき被膜が施されて形成される外部接続用端子パッド60が設けられている。この外部接続用端子パッド60は、通常、基体51の下面角部、又は下面外周囲に集中して設けられ、基体51の端面に設けるキャスタレーション61と接続させている。そして、この外部接続用端子パッド60は、マザーボード基板62上に形成されている配線パターン63との間に半田64を介して接合されると共に、キャスタレーション61との間にメニスカス65を形成させて電子部品収納用セラミックパッケージ50とマザーボード基板62を強固に接合させるようになっている。
従来の窒化アルミニウムセラミック多層基板には、外部接続用端子のうち少なくとも熱応力の集中し易い外部接続用端子の周囲に、ダミーの外部接続用端子を設けるものが提案されている(例えば、特許文献1参照)。
特開平7−130909号公報
しかしながら、前述したような従来の電子部品収納用セラミックパッケージは、次のような問題がある。
(1)パッケージの基体に設ける外部接続用端子パッドは、通常、基体の端部にキャスタレーションを設けてこれと接続するために、セラミック多層基板の下面外周部に設けている。しかしながら、パッケージの基体であるセラミック多層基板のセラミックが、例えば、酸化アルミニウム(Al)の場合には、熱膨張係数が5.5ppm/℃(−65℃〜150℃において)で、窒化アルミニウム(AlN)の場合には、熱膨張係数が4.9ppm/℃(40℃〜500℃において)であり、マザーボード基板であるプリント基板の樹脂が、例えば、FR−4の場合には、熱膨張係数が14ppm/℃であるので、基体とマザーボード基板は、両者の熱膨張係数差が非常に大きくなり、両者を半田で接合する時の温度でセラミック多層基板の外周部の半田接合部である外部接続用端子パッドに塑性変形による歪みが生じている。この歪みは、温度サイクル試験等の信頼性試験においる半田接合部の疲労破壊によって、外部接続用端子パッドにクラックや、割れを発生させる原因となっている。これによって、外部接続用端子パッドと、電子部品接続用端子パッド間は、電気的に断線状態となる場合がある。
(2)特開平7−130909号公報に開示されるような外部接続用端子のうち少なくとも熱応力の集中し易い外部接続用端子用の外部接続用端子パッドの周囲に、ダミーの外部接続用端子用の外部接続用端子パッドを設けるパッケージの基体は、同一の外部接続用端子パッドを並べて配置したとしても、電子部品からの発熱を基体の下面から放熱させる程度のメタライズ膜を形成しないので、パッケージからの放熱性が低い。また、外部接続用端子パッドには、ピンや、バンプからなる外部接続用端子が接合され、この外部接続用端子を介してマザーボード基板に接合されるので、マザーボード基板と基体の間に大きな隙間が形成され、電子部品からの発熱を基体の外部接続用端子パッドを介して更に、マザーボード基板側へ放熱させる効果が低い。
本発明は、かかる事情に鑑みてなされたものであって、基体の外部接続端子パッドでマザーボード基板に容易に半田で直接接合でき、熱膨張係数差があっても接合信頼性が高く、電子部品の発熱の放熱性に優れる電子部品収納用セラミックパッケージを提供することを目的とする。
前記目的に沿う本発明に係る電子部品収納用セラミックパッケージは、略四角形状のセラミック多層基板からなる基体の上面側に電子部品と電気的に接続状態とするためのパターン形状からなる電子部品接続用端子パッドを有し、基体の下面側にマザーボード基板に半田で直接接合するための外部接続用端子パッドを有する電子部品収納用セラミックパッケージであって、外部接続用端子パッドが電子部品接続用端子パッドと電気的に導通状態でありパターン形状がそれぞれ異なる複数の第1の外部接続用端子パッドと、電気的にいずれとも断線状態でありパターン形状が略同一の4個の第2の外部接続用端子パッドからなり、第2の外部接続用端子パッドを基体の下面角部に有すると共に、基体の下面角部以外の下面十字部面積の70%〜95%に第1の外部接続用端子パッドを有する。
ここで、上記の電子部品収納用セラミックパッケージは、外部接続用端子パッドとマザーボード基板の間に、それぞれが半田で接合される熱膨張係数が基体とマザーボード基板の間にある中継基板を有するのがよい。
また、この電子部品収納用セラミックパッケージは、中継基板がフレキシブルなフィルム配線シートからなるのがよい。
上記のこれらの電子部品収納用セラミックパッケージは、外部接続用端子パッドとマザーボード基板が半田で接合される基体の下面と、マザーボード基板の上面との間、又は中継基板を介してそれぞれが半田で接合されるそれぞれの間に充填されるアンダーフィル材を有するのがよい。
請求項1又はこれに従属する請求項2〜4のいずれか一項記載の電子部品収納用セラミックパッケージは、略四角形状のセラミック多層基板からなる基体の上面側に電子部品と電気的に接続状態とするためのパターン形状からなる電子部品接続用端子パッドを有し、基体の下面側にマザーボード基板に半田で直接接合するための外部接続用端子パッドを有する電子部品収納用セラミックパッケージであって、外部接続用端子パッドが電子部品接続用端子パッドと電気的に導通状態でありパターン形状がそれぞれ異なる複数の第1の外部接続用端子パッドと、電気的にいずれとも断線状態でありパターン形状が略同一の4個の第2の外部接続用端子パッドからなり、第2の外部接続用端子パッドを基体の下面角部に有すると共に、基体の下面角部以外の下面十字部面積の70%〜95%に第1の外部接続用端子パッドを有するので、基体とマザーボード基板との熱膨張係数差から発生する半田接合部の歪みの影響が少なくて電気的断線の危険がない角部以外の部位に電気的に導通状態を必要とする第1の外部接続用端子パッドを設け、歪みの影響が大きく電気的に断線状態となる危険性がある角部に電気的導通を必要としない第2の外部接続用端子パッドを設けることができ、電気的導通を必要とする外部接続用端子パッドと、電子部品接続用端子パッド間の断線を防止することができる。また、基体の下面側の殆どの面積には、マザーボード基板に半田を介して直接接合するための第1、第2の外部接続用端子パッドを設けているので、電子部品からの発熱をマザーボード基板側へ効率よく放熱させることができる。
特に、請求項2記載の電子部品収納用セラミックパッケージは、外部接続用端子パッドとマザーボード基板の間に、それぞれが半田で接合される熱膨張係数が基体とマザーボード基板の間にある中継基板を有するので、基体とマザーボード基板との熱膨張係数差から発生する半田接合部の歪みの影響が少なくでき、電気的導通を必要とする外部接続用端子パッドと、電子部品接続用端子パッド間の断線を防止することができる。
また、特に、請求項3記載の電子部品収納用セラミックパッケージは、中継基板がフレキシブルなフィルム配線シートからなるので、熱膨張係数を基体とマザーボード基板との間に設定でき、電気的導通を必要とする外部接続用端子パッドと、電子部品接続用端子パッド間の断線を防止することができる。
更に、請求項4記載の電子部品収納用セラミックパッケージは、外部接続用端子パッドとマザーボード基板が半田で接合される基体の下面と、マザーボード基板の上面との間、又は中継基板を介してそれぞれが半田で接合されるそれぞれの間に充填されるアンダーフィル材を有するので、それぞれの半田接合部の歪みを全体の面積に分散させることができ、半田接合部の歪みの影響が少なくして電気的導通を必要とする外部接続用端子パッドと、電子部品接続用端子パッド間の断線を防止することができる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態について説明し、本発明の理解に供する。
ここに、図1(A)〜(C)はそれぞれ本発明の一実施の形態に係る電子部品収納用セラミックパッケージの上面側平面図、下面側平面図、A−A’線縦断面図、図2(A)、(B)はそれぞれ同電子部品収納用セラミックパッケージの実装形態の説明図、図3(A)、(B)はそれぞれ同電子部品収納用セラミックパッケージの他の実装形態の説明図である。
図1(A)〜(C)に示すように、本発明の一実施の形態に係る電子部品収納用セラミックパッケージ10は、酸化アルミニウム(Al)や、窒化アルミニウム(AlN)等のセラミック基材が用いられた略四角形状のセラミック多層基板からなる基体11を有している。また、この電子部品収納用セラミックパッケージ10は、基体11の上面側に半導体素子や、水晶振動子等の電子部品20(図2、図3参照)を搭載し、電子部品20を内周壁面で囲繞するためにセラミックや、金属等からなる枠体12が設けられて形成されるキャビティ部13を有している。このキャビティ部13の底面である基体11の上面側には、電子部品20と電気的に接続状態とするために、タングステン(W)やモリブデン(Mo)等の導体金属を用いてスクリーン印刷し、他のセラミックグリーンシートと重ね合わせて積層し、セラミックと導体金属を同時焼成して形成されるパターン形状からなる電子部品接続用端子パッド14を有している。一方、この基体11の下面側には、FR−4等の樹脂板からなるマザーボード基板23(図2、図3参照)に半田25(図2、図3参照)で直接接合するために、電子部品接続用端子パッド14を形成する場合と同様にして形成される第1と第2の外部接続用端子パッド15、15a、16を有している。
上記の電子部品収納用セラミックパッケージ10は、第1の外部接続用端子パッド15、15aのそれぞれが異なったパターン形状からなり、それぞれが導体ビア17や、導体配線パターン18を介して電子部品接続用端子パッド14と電気的に導通状態となっている。一方、電子部品収納用セラミックパッケージ10は、第2の外部接続用端子パッド16のそれぞれが略同一のパターン形状の4個からなり、それぞれがいずれとも電気的に断線状態となっている。また、電子部品収納用セラミックパッケージ10は、4個の第2の外部接続用端子パッド16のそれぞれが基体11の下面角部に有すると共に、基体11の下面角部以外の下面十字部面積の70%〜95%に第1の外部接続用端子パッド15、15aを有している。すなわち、電子部品収納用セラミックパッケージ10は、基体11の下面の70%〜95%に第1及び第2の外部接続用端子パッド15、15a、16を有している。電子部品収納用セラミックパッケージ10は、基体11の下面の70%を下まわって第1及び第2の外部接続用端子パッド15、15a、16を有する場合には、電子部品20からの発熱をマザーボード基板23を介して効率的に放熱させることができなくなる。また、電子部品収納用セラミックパッケージ10は、基体11の下面の95%を超えて第1及び第2の外部接続用端子パッド15、15a、16を有する場合には、それぞれのパッド間で短絡の危険性が高くなる。
ここで、上記の電子部品収納用セラミックパッケージ10の製造方法を簡単に説明する。電子部品収納用セラミックパッケージ10に用いられるセラミック基材の製造方法は、セラミックが、例えば、酸化アルミニウムからなる場合であれば、先ず、酸化アルミニウム粉末にマグネシア、シリカ、カルシア等の焼結助剤を適当量加えた粉末に、ジオクチルフタレート等の可塑剤と、アクリル樹脂等のバインダー、及びトルエン、キシレン、アルコール類等の溶剤を加え、十分に混練して脱泡し、粘度2000〜40000cpsのスラリーを作製している。次に、ドクターブレード法等によって、例えば、厚み0.25mmのロール状のシートに形成し、適当なサイズの矩形状に切断したセラミックグリーンシートを作製している。次に、複数枚のセラミックグリーンシートには、上下層を導体ビア17で電気的に導通させるためのスルーホールや、キャスタレーション19用等の貫通孔を穿孔して設けている。次に、高融点金属である、例えば、タングステンからなる導体金属ペーストを用いてスクリーン印刷で電子部品接続用端子パッド14用の導体パターン印刷や、導体ビア17用のスルーホール印刷や、導体配線パターン18用の導体配線印刷を行い、パターン形成を行っている。更に、基体11の下面となる表面には、第1、第2の外部接続端子パッド15、15a、16用の導体パターン印刷を行っている。次に、導体金属が印刷された複数枚のセラミックグリーンシートは、重ね合わせて積層を行い、還元雰囲気中の約1600℃程度の高温で導体配線パターンと同時焼成して基体11を作製している。
この基体11の上面側には、予め枠体12の載置部となる部分に導体金属からなる導体パターンが形成されており、この導体パターンにNiめっき被膜が形成されている。そして、この導体パターン上には、例えば、内周壁面が上面側の開口を広くするリング状のセラミック製や、金属製からなる枠体12が、間にAg−Cuろう等のろう材を介して載置され、加熱して基体11と、枠体12をろう付け接合している。あるいは、基体11と、セラミック製の枠体12は、同時に一括して積層し、焼成して形成することもできる。更には、基体11と、枠体12は、ガラスを溶融させて接合したり、樹脂接着剤を用いて接合したりすることができる。この場合の基体11には、予め枠体12の載置部となる部分に導体金属からなる導体パターンを形成する必要はない。次に、基体11と枠体12が接合された接合体には、外部に露出する金属部分に、電解Niめっき法によるNiめっき被膜、更にNiめっき被膜上に電解Auめっき法によるAuめっき被膜を形成することで電子部品収納用セラミックパッケージ10を作製している。
次いで、図2(A)、(B)、図3(A)、(B)を参照しながら、本発明の一実施の形態に係る電子部品収納用セラミックパッケージ10の実装形態を説明する。
図2(A)に示すように、電子部品収納用セラミックパッケージ10のキャビティ部13には、電子部品20が搭載された後、電子部品20と、基体11の上面側に設けられている電子部品接続用端子パッド14間を、例えば、ボンディングワイヤ21で接続し、電子部品20と基体11の下面側に設けられている第1の外部接続用端子パッド15を電気的に導通状態としている。なお、電子部品20が水晶振動子等のような場合には、ボンディングワイヤ21等の使用はなく、導電性接着剤を用いて接続して電気的に導通状態としている。あるいは電子部品20がバンプを設けたフリップチップ等のような場合には、電子部品接続用端子パッド14にバンプで直接接合して電気的に導通状態としている。
電子部品収納用セラミックパッケージ10のキャビティ部13に収納された電子部品20は、気密に保持するために、枠体12の上面にセラミック板や、金属板等からなる蓋体22を接合して、キャビティ部13内を気密封止している。そして、電子部品20が実装された電子部品収納用セラミックパッケージ10は、基体11の下面側に形成されている第1と第2の外部接続用端子パッド15、15a、16を介してマザーボード基板23に形成された配線パターン24に半田25で接合されるようになっている。
図2(B)に示すように、キャビティ部13に電子部品20が実装された電子部品収納用セラミックパッケージ10は、基体11の下面側に形成されている第1と第2の外部接続用端子パッド15、15a、16と、マザーボード基板23との間に、それぞれの端子が半田25で接合される中継基板26を有するのがよい。この中継基板26は、例えば、アラミド基材エポキシ(熱膨張係数:6〜8ppm/℃)や、アラミド基材ポリイミド(熱膨張係数:5〜8ppm/℃)や、石英基材エポキシ(熱膨張係数:6〜12ppm/℃)や、石英基材ポリイミド(熱膨張係数:6〜12ppm/℃)等からなり、例えば、AlやAlN等からなる基体11の熱膨張係数(Al:5.5ppm/℃(−65〜150℃、AlN:4.9ppm/℃(40〜500℃))と、例えば、FR−4からなるマザーボード基板23の熱膨張係数(14ppm/℃)の間の熱膨張係数値を有している。また、この中継基板26は、電子部品収納用セラミックパッケージ10の半田接合時の歪に対応しやすいフレキシブルなフィルム配線シートからなるのがよい。なお、図示しないが、中継基板26には、下面側中央部に放熱用のヒートシンク板を取り付け、マザーボード基板23にこれを差込むことができる程度の切り欠き部を設け、更に、マザーボード基板23の下面には、放熱用金属板を設けて、切り欠き部に差込まれたヒートシンク板と放熱用金属板を接触させるようにして電子部品20からの発熱を効率的に放熱させるようにすることもできる。あるいは、中継基板26には、下面側中央部に放熱フィンを取り付け、マザーボード基板23にこれを差込むことができる程度の切り欠き部を設け、この切り欠き部から放熱フィンを突出させるようにして電子部品20からの発熱を効率的に放熱させるようにすることもできる。
図3(A)に示すように、キャビティ部13に電子部品20が実装された電子部品収納用セラミックパッケージ10は、基体11の下面側に形成されている第1と第2の外部接続用端子パッド15、15a、16を介してマザーボード基板23に形成された配線パターン24に半田25で接合された後、接合部以外の基体11の下面と、マザーボード基板23の上面との間である隙間に充填されたアンダーフィル材27を有するのがよい。また、図3(B)に示すように、キャビティ部13に電子部品20が実装された電子部品収納用セラミックパッケージ10は、基体11の下面側に形成されている第1と第2の外部接続用端子パッド15、15a、16と、マザーボード基板23との間に中継基板26を介して半田25で接合された後、接合部以外の隙間に充填されたアンダーフィル材27を有するのがよい。
本発明の電子部品収納用セラミックパッケージは、各種半導体素子からなる電子部品を実装させて各種電子装置に用いることができる。また、本発明の電子部品収納用セラミックパッケージは、水晶振動子等からなる電子部品を実装させて携帯電話等に用いることができる。更に、本発明の電子部品収納用セラミックパッケージは、LED(Light Emitting Diode)等の発光素子を実装させてパソコン等のバックライトや、一般照明用等に用いることができる。
(A)〜(C)はそれぞれ本発明の一実施の形態に係る電子部品収納用セラミックパッケージの上面側平面図、下面側平面図、A−A’線縦断面図である。 (A)、(B)はそれぞれ同電子部品収納用セラミックパッケージの実装形態の説明図である。 (A)、(B)はそれぞれ同電子部品収納用セラミックパッケージの他の実装形態の説明図である。 (A)〜(C)はそれぞれ従来の電子部品収納用セラミックパッケージの上面側平面図、下面側平面図、模式的断面図である。
符号の説明
10:電子部品収納用セラミックパッケージ、11:基体、12:枠体、13:キャビティ部、14:電子部品接続用端子パッド、15、15a:第1の外部接続用端子パッド、16:第2の外部接続用端子パッド、17:導体ビア、18:導体配線パターン、19:キャスタレーション、20:電子部品、21:ボンディングワイヤ、22:蓋体、23:マザーボード、24:配線パターン、25:半田、26:中継基板、27:アンダーフィル材

Claims (4)

  1. 略四角形状のセラミック多層基板からなる基体の上面側に電子部品と電気的に接続状態とするためのパターン形状からなる電子部品接続用端子パッドを有し、前記基体の下面側にマザーボード基板に半田で直接接合するための外部接続用端子パッドを有する電子部品収納用セラミックパッケージであって、
    前記外部接続用端子パッドが前記電子部品接続用端子パッドと電気的に導通状態でありパターン形状がそれぞれ異なる複数の第1の外部接続用端子パッドと、電気的にいずれとも断線状態でありパターン形状が略同一の4個の第2の外部接続用端子パッドからなり、該第2の外部接続用端子パッドを前記基体の下面角部に有すると共に、前記基体の前記下面角部以外の下面十字部面積の70%〜95%に前記第1の外部接続用端子パッドを有することを特徴とする電子部品収納用セラミックパッケージ。
  2. 請求項1記載の電子部品収納用セラミックパッケージにおいて、前記外部接続用端子パッドと前記マザーボード基板の間に、それぞれが前記半田で接合される熱膨張係数が前記基体と前記マザーボード基板の間にある中継基板を有することを特徴とする電子部品収納用セラミックパッケージ。
  3. 請求項2記載の電子部品収納用セラミックパッケージにおいて、前記中継基板がフレキシブルなフィルム配線シートからなることを特徴とする電子部品収納用セラミックパッケージ。
  4. 請求項1〜3のいずれか一項記載の電子部品収納用セラミックパッケージにおいて、前記外部接続用端子パッドと前記マザーボード基板が前記半田で接合される前記基体の下面と、前記マザーボード基板の上面との間、又は前記中継基板を介してそれぞれが前記半田で接合されるそれぞれの間に充填されるアンダーフィル材を有することを特徴とする電子部品収納用セラミックパッケージ。
JP2006063664A 2006-03-09 2006-03-09 電子部品収納用セラミックパッケージ Pending JP2007242908A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006063664A JP2007242908A (ja) 2006-03-09 2006-03-09 電子部品収納用セラミックパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006063664A JP2007242908A (ja) 2006-03-09 2006-03-09 電子部品収納用セラミックパッケージ

Publications (1)

Publication Number Publication Date
JP2007242908A true JP2007242908A (ja) 2007-09-20

Family

ID=38588153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006063664A Pending JP2007242908A (ja) 2006-03-09 2006-03-09 電子部品収納用セラミックパッケージ

Country Status (1)

Country Link
JP (1) JP2007242908A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156597A (ja) * 2014-02-21 2015-08-27 京セラクリスタルデバイス株式会社 圧電デバイスおよびその実装構造
US9155212B2 (en) 2012-04-27 2015-10-06 Canon Kabushiki Kaisha Electronic component, mounting member, electronic apparatus, and their manufacturing methods
US9220172B2 (en) 2012-04-27 2015-12-22 Canon Kabushiki Kaisha Electronic component, electronic module, their manufacturing methods, mounting member, and electronic apparatus
US9253922B2 (en) 2012-04-27 2016-02-02 Canon Kabushiki Kaisha Electronic component and electronic apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9155212B2 (en) 2012-04-27 2015-10-06 Canon Kabushiki Kaisha Electronic component, mounting member, electronic apparatus, and their manufacturing methods
US9220172B2 (en) 2012-04-27 2015-12-22 Canon Kabushiki Kaisha Electronic component, electronic module, their manufacturing methods, mounting member, and electronic apparatus
US9253922B2 (en) 2012-04-27 2016-02-02 Canon Kabushiki Kaisha Electronic component and electronic apparatus
JP2015156597A (ja) * 2014-02-21 2015-08-27 京セラクリスタルデバイス株式会社 圧電デバイスおよびその実装構造

Similar Documents

Publication Publication Date Title
US6972479B2 (en) Package with stacked substrates
US20080180926A1 (en) Circuit module and circuit device including circuit module
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP2007242908A (ja) 電子部品収納用セラミックパッケージ
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP4810235B2 (ja) 半導体装置とそれを用いた電子部品モジュール
US11121048B1 (en) System and method for a device package
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
JP7160940B2 (ja) 電子部品収納用パッケージおよび電子装置
WO2019208577A1 (ja) 放熱基板および電子装置
JPWO2020175541A1 (ja) 配線基板、電子装置および電子モジュール
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
JP5213663B2 (ja) 電子装置の実装構造
JP3660817B2 (ja) 電子回路モジュール
JPH10256428A (ja) 半導体パッケージ
JP4424591B2 (ja) 電子部品収納用パッケージ
WO2016152905A1 (ja) 配線基板、電子装置および電子モジュール
JPH10256413A (ja) 半導体パッケージ
JP2011114031A (ja) 電子部品収納用セラミックパッケージ
JP2011114032A (ja) 電子部品収納用セラミックパッケージ
JP2011066122A (ja) 回路基板
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2005217134A (ja) 複合配線基板及び複合配線基板装置