JP5412002B1 - 部品内蔵基板 - Google Patents

部品内蔵基板 Download PDF

Info

Publication number
JP5412002B1
JP5412002B1 JP2013192717A JP2013192717A JP5412002B1 JP 5412002 B1 JP5412002 B1 JP 5412002B1 JP 2013192717 A JP2013192717 A JP 2013192717A JP 2013192717 A JP2013192717 A JP 2013192717A JP 5412002 B1 JP5412002 B1 JP 5412002B1
Authority
JP
Japan
Prior art keywords
component
cavity
support surface
electronic component
cavity portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013192717A
Other languages
English (en)
Other versions
JP2015079777A (ja
Inventor
正樹 長沼
一昭 井田
達郎 猿渡
浩 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013192717A priority Critical patent/JP5412002B1/ja
Application granted granted Critical
Publication of JP5412002B1 publication Critical patent/JP5412002B1/ja
Publication of JP2015079777A publication Critical patent/JP2015079777A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09427Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】内蔵部品の端子部との適切な層間接続を確保することができる部品内蔵基板を提供する。
【解決手段】本発明の一実施形態に係る部品内蔵基板100は、金属製のコア層10と、配線層21と、電子部品30とを具備する。コア層10は、部品収容用のキャビティ部11を有する。配線層21は、コア層10に積層され、キャビティ部11と対向する領域に層間接続用の複数のビア21vが形成される。電子部品30は、複数のビア21vと電気的に接続される複数の端子部31と、キャビティ部11に収容され複数の端子部31を支持する支持面32aを有する部品本体32とを含む。複数の端子部31は支持面32aの中心から第1の方向に偏って配置され、部品本体32はキャビティ部11の中心から上記第1の方向とは反対側の第2の方向に偏って配置される。
【選択図】図1

Description

本発明は、電子部品を収容したキャビティ部を有する部品内蔵基板に関する。
部品内蔵基板は、実装密度を高くできるとともに、従来の部品実装基板と比べて基板を小型化することができ、これによって、携帯電話、携帯型電子辞書、デジタルカメラ等の携帯機器の小型化、薄型化に寄与している。
例えば下記特許文献1には、電子部品を収容するキャビティを有する金属製のコア基板を備えた電子部品内蔵型多層基板が開示されている。当該多層基板は、コア基板と、コア基板のキャビティに収容され絶縁樹脂で封止された電子部品と、電子部品の上面を被覆する絶縁樹脂膜に形成されたトランジション層とを有する。このトランジション層は、上記絶縁樹脂膜を介して、電子部品の上面に形成された複数の端子を上層の導体回路へ接続する層間接続用のビアとして機能する。
上記トランジション層は、キャビティ内の電子部品を被覆する絶縁樹脂膜に電子部品上面の各端子を露出するための複数の孔を形成した後、当該孔の中に銅等の金属材料をメッキ法等で充填することで形成される。端子を露出させるための複数の孔は、典型的には、所定のマスクを用いたエッチング加工やレーザ加工等で形成される。したがって、キャビティに収容される電子部品は、その上面の端子群が上記マスクの開口位置に整列するようにキャビティ内の所定位置(例えばキャビティの中央位置)に配置される。
特許第4638657号公報
電子部品の多くは、一枚の基板上に複数個の素子を形成した後、個々の部品サイズに切り出すことで製造される。したがって一枚の基板から製造される複数の部品は、本来的に同一の構成を有しており、端子部の位置も各部品について同一であるのが通常である。その一方で、例えばセラミクス材料で構成される電子部品等においては、焼成処理による基板の変形あるいは収縮によって、基板面内において(素子領域ごとに)端子の位置にバラツキが生じることがある。このような端子部の位置のバラツキが一定範囲内であれば、上記マスク開口位置と端子部との対応状態を維持できるため適切な層間接続が可能となる。
しかしながら、端子部の位置のバラツキが上記一定範囲を超えると、部品をキャビティの所定位置にマウントしたとしても、上記マスク開口位置と端子部との対応状態を維持できず、適切な層間接続が不可能となる。このような問題は、基板サイズが大型化するほど、また電子部品が小型化するほど顕著となるが、特許文献1には当該問題の解決策については何ら記載されていない。
以上のような事情に鑑み、本発明の目的は、内蔵部品の端子部との適切な層間接続を確保することができる部品内蔵基板を提供することにある。
上記目的を達成するため、本発明の一形態に係る部品内蔵基板は、金属製のコア層と、配線層と、電子部品とを具備する。
上記コア層は、部品収容用のキャビティ部を有する。
上記配線層は、上記コア層に積層され、上記キャビティ部と対向する領域に層間接続用の複数のビアが形成される。
上記電子部品は、上記複数のビアと電気的に接続される複数の端子部と、上記キャビティ部に収容され上記複数の端子部を支持する支持面を有する部品本体とを含む。上記複数の端子部は上記支持面の中心から第1の方向に偏って配置され、上記部品本体は上記キャビティ部の中心から上記第1の方向とは反対側の第2の方向に偏って配置される。
本発明の第1の実施形態に係る部品内蔵基板を示す概略側断面図である。 図1における[A]−[A]線断面図である。 本発明の第1の実施形態に係る部品内蔵基板におけるキャビティ部と電子部品との関係を示す平面図である。 本発明の第2の実施形態に係る部品内蔵基板におけるキャビティ部と電子部品との関係を示す平面図である。
本発明の一実施形態に係る部品内蔵基板は、金属製のコア層と、配線層と、電子部品とを具備する。
上記コア層は、部品収容用のキャビティ部を有する。
上記配線層は、上記コア層に積層され、上記キャビティ部と対向する領域に層間接続用の複数のビアが形成される。
上記電子部品は、上記複数のビアと電気的に接続される複数の端子部と、上記キャビティ部に収容され上記複数の端子部を支持する支持面を有する部品本体とを含む。上記複数の端子部は上記支持面の中心から第1の方向に偏って配置され、上記部品本体は上記キャビティ部の中心から上記第1の方向とは反対側の第2の方向に偏って配置される。
上記部品内蔵基板においては、複数の端子部が部品本体の支持面中心から偏って配置されている場合、これら端子部のシフト方向とは逆方向に部品本体をキャビティ部の中心から偏って配置されるように構成される。これにより予め設定されたビア形成位置へ複数の端子部が配置されることになるため、ビアを適切に形成することが可能となる。
典型的には、上記キャビティ部は、開口形状が略矩形の第1の開口部を有する。この場合、上記支持面は、略矩形の平面形状を有し、上記複数の端子部は、上記支持面の周縁に沿って配置される。複数の端子部は、支持面の四隅位置に配置されてもよいし、支持面の4辺に沿って配置されてもよい。
上記部品本体の構成材料も特に限定されず、半導体材料であってもよいし、セラミクス材料であってもよい。特にセラミクス材料は、焼成処理による体積変化で端子部のレイアウトが変動するおそれがある。このような場合においても複数の端子部をビア形成位置へ適切に配置することができる。
上記キャビティ部は、上記第1の開口部の四隅位置にそれぞれ形成され上記四隅位置から外方へ突出する複数の第2の開口部を有してもよい。
これによりキャビティ部の中心から一方側へ偏って配置された電子部品と当該キャビティ部の隅部とのクリアランスを確保できるため、実装作業性の低下や絶縁不良等の発生が防止される。
以下、図面を参照しながら、本発明の実施形態を説明する。
<第1の実施形態>
図1は、本発明の一実施形態に係る部品内蔵基板の構成を示す概略側断面図である。図2は図1における[A]−[A]線断面図である。
なお各図において、X,Y及びZの各軸は相互に直交する3軸方向を示しており、このうちZ軸方向(上下方向)は基板の厚み方向に対応する。なお理解容易のため、各部の構成は誇張して示されており、各図において部材の大きさや部材間の大きさの比率は、必ずしも対応しているとは限らない。
本実施形態の部品内蔵基板100は、部品収容用のキャビティ部11を有する金属製のコア層10と、コア層10に積層される第1及び第2の配線層21,22と、キャビティ部11に収容される電子部品30とを有する。
コア層10の厚みや形状は特に限定されず、例えば、電子部品30を収容できる厚みを有し、典型的には略矩形の形状に構成される。コア層10を構成する材料は、例えば銅や銅合金等の導電性材料を適用することができる。コア層10は、部品内蔵基板の剛性を高め、電子部品30を保護し、放熱性を高め、配線の一部(例えばグランド配線)としての機能を有する。
キャビティ部11は、電子部品30を収容できる適宜の大きさに形成される。キャビティ部11は、コア層10を貫通する貫通孔で構成されるが、これに限られず、底部を有する凹部で形成されてもよい。キャビティ部11は、開口形状が略四角形(矩形)の開口部11a(第1の開口部)を有する。開口部11aは、矩形以外の多角形状あるいは円形や楕円形、あるいはそれらを組み合わせた形状で形成されてもよい。キャビティ部11の数も単数に限られず、コア層10に複数設けられてもよい。
第1の配線層21はコア層10の上面に積層され、第2の配線層22はコア層10の下面に積層される。第1及び第2の配線層21,22は、導体層21a,22aと絶縁層21b,22bとが交互に積層された多層配線基板でそれぞれ構成される。導体層21a,22aは、金属材料や導電ペースト等で構成され、典型的には、パターニングされた銅箔で構成される。絶縁層21b,22bを構成する材料としては、合成樹脂材料、例えば、BTレジン(ビスマレイミドトリアジン樹脂)やガラスエポキシ系材料が適用されるが、勿論これに限定されない。
第1の配線層21は、層間接続用の複数のビア21vを有する。ビア21vは、キャビティ部11と対向する領域にそれぞれ設けられ、キャビティ部11に配置された電子部品30の複数の端子部31と導体層21a1との間を電気的に接続する。ビア21vは、例えば所定のマスクを用いたエッチング加工やレーザ加工によって当該絶縁層21b1を貫通する孔を設けた後、当該孔を導体メッキで被覆し、あるいは導電材料で充填することで形成される。
複数のビア21vは、コア層10の上面を被覆する絶縁層21b1の所定位置にそれぞれ形成される。上記所定位置は、キャビティ部11に収容された電子部品30の各端子部31の直上位置であると想定される位置であり、端子部31の実位置に関わりなく予め規定されている。
電子部品30は、複数のビア21vと電気的に接続される複数の端子部31と、キャビティ部11に収容された部品本体32とを有する。部品本体32は、複数の端子部31を支持する支持面32aを有し、本実施形態では、支持面32aは部品本体32の上面を形成する。
電子部品としては、コンデンサ、インダクタ、レジスタ、フィルタチップ、あるいは、IC等の集積回路部品等が挙げられる。本実施形態では、電子部品30として、部品本体32が強誘電体材料等のセラミクス材料で構成され、一主面に複数の端子部がアレイ状に配列された電子部品、例えばSAWフィルタ等のフィルタチップ、デュプレクサ等が適用される。
本実施形態に用いられる電子部品30は、一枚の集合基板から部品サイズに切り出されて製造される。したがって各々の部品は本来的には同一の構成を有していることから、支持面に対する各端子部の相対的位置も各部品について同一であるのが通常である。その一方で、部品本体32がセラミクス材料で構成される場合には、焼成処理による基板の変形あるいは収縮によって、基板面内において(素子領域ごとに)端子の位置にバラツキが生じやすい。
したがって基板から部品サイズに切り出された個々の電子部品には、端子部が支持面上の通常位置(設計位置)にあるものとそうでないものとが含まれることになる。このような端子部の位置のバラツキが一定の範囲内にあれば、当該部品をキャビティ部の基準位置にマウントした際に、上記マスク開口位置と端子部との対応状態を維持できるため適切な層間接続が可能となる。
図3(A)は、各端子部31が支持面32a上の通常位置にある電子部品30Aをキャビティ部11の基準位置(本例ではキャビティ中央位置)にマウントしたときの平面図である。各端子部31は支持面32aの周縁に沿って配置され、本例では略矩形の平面形状を有する支持面の四隅に対応する位置にそれぞれ配置されている。上記通常位置は、例えば、各端子部が支持面32aの中心C1の周囲に関して回転対称な位置とされる。そしてビア21vは、各端子部31の位置に対応して設けられ、端子部31の大きさよりも小さい径で形成される。
一方、端子部の位置のバラツキが上記一定の範囲を超えていると、部品をキャビティ部の基準位置にマウントしたとしても、上記マスク開口位置と端子部との対応状態を維持できず、適切な層間接続が不可能となる。このような問題は、基板サイズが大型化するほど、また電子部品が小型化するほど顕著となる。
図3(B)は、各端子部31が支持面32a上の通常位置にない電子部品30Bをキャビティ部11の基準位置にマウントしたときの平面図である。この例では、各端子部31は、支持面32aの中心C1に関して回転対称な位置になく、図において当該中心C1に対して左斜め上方に偏った位置に配置されている。この場合、各端子部31とビア21vとの安定なコンタクトが維持できなくなり、層間接続不良を招くおそれがある。
そこで本実施形態においては、キャビティ部11への電子部品30Bのマウントの際、各端子部31と部品本体32との相対的位置関係を評価し、端子部31が通常位置にない場合には、各端子部31がビア21vの形成位置へ各々対応するように、電子部品30Bをキャビティ部11内にマウントする。その結果、各端子部31とビア21vとの安定なコンタクトが維持可能となり、信頼性の高い層間接続が実現可能となる。
図3(C)は、上記電子部品30Bをキャビティ部11の基準位置(中心C2)に対して右斜め下方に偏った位置にマウントしたときの平面図であり、図2に対応する図である。図2に示す電子部品30において、複数の端子部31は支持面32aの中心C1から第1の方向(本例では左斜め上方)に偏って配置され、部品本体32はキャビティ部11の中心C2から上記第1の方向とは反対側の第2の方向(本例では右斜め下方)に偏って配置される。
キャビティ部11の基準位置(中心C2)からの部品本体32のオフセット量は、支持面32a上の通常位置(中心C1)からの端子部31のオフセット量と同等あるいは略同等とされる。これに限られず、上記部品本体32のオフセット量は、端子部31の大きさ、ビア21vのビア径、部品本体32の外形形状、キャビティ部11の大きさ等に応じて適宜設定可能である。
なお端子部31のオフセット量は、キャビティ部11への電子部品30のマウント時にその実装面(部品本体32の支持面32a)をカメラ等で撮影し、支持面32aの上記通常位置からのズレ量をXY座標で評価することができる。
上記基準位置から部品本体32をオフセットしてマウントする際、部品本体32がキャビティ部11の内壁と接触しないように適宜のクリアランスを確保することが好ましい。これにより部品本体32と金属製コア層との電気的短絡を防止することができる。
キャビティ部11の大きさは、部品本体32に対する端子部31の位置精度に応じて設定されてもよい。
すなわち、部品の製造過程において部品本体32の支持面32aに対して端子部31の位置ズレが比較的生じやすい部品は、比較的大きなオフセット量でキャビティ部11にマウントする必要が生じる可能性があるため、部品とキャビティ部11内壁との接触を回避するため、キャビティ部11を比較的大きく形成しておくことが好ましい。
一方、部品の製造過程において部品本体32の支持面32aに対して端子部31の位置ズレが比較的生じにくい部品は、上記基準位置へ部品がマウントされる可能性が高いため、キャビティ部11を比較的小さく形成しておくことが可能となる。
上記のように部品の端子部位置精度に応じてキャビティ部11の大きさを決定することで、キャビティ部11を効率よくレイアウトすることができるとともに部品内蔵基板100の小型化を実現することが可能となる。
<第2の実施形態>
図4(A)〜(C)は、本発明の第2の実施形態に係る部品内蔵基板におけるキャビティ部と電子部品との関係を示す平面図である。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態の部品内蔵基板は、コア層10に形成されるキャビティ部110の構成が第1の実施形態と異なる。すなわち本実施形態において、電子部品40を収容するためのキャビティ部110は、略矩形の開口形状を有する第1の開口部110aと、第1の開口部110aの四隅位置に形成された複数の第2の開口部110bとを有する。これら第2の開口部110bは、上記四隅位置から外方へ突出するように形成されている。
図4(A)は、各端子部31が支持面32a上の通常位置にある電子部品40Aをキャビティ部110の基準位置(本例ではキャビティ中央位置)にマウントしたときの平面図である。各端子部31は支持面32aの周縁に沿って配置され、本例では略矩形の平面形状を有する支持面の四隅に対応する位置にそれぞれ配置されている。上記通常位置は、例えば、各端子部が支持面32aの中心C1の周囲に関して回転対称な位置とされる。そしてビア21vは、各端子部31の位置に対応して設けられ、端子部31の大きさよりも小さい径で形成される。この場合、当該電子部品40Aをキャビティ部110の基準位置にマウントした際に、各端子部31とビア21vとの対応状態を維持できるため適切な層間接続が可能となる。
図4(B)は、各端子部31が支持面32a上の通常位置にない電子部品40Bをキャビティ部110の基準位置にマウントしたときの平面図である。この例では、各端子部31は、支持面32aの中心C1に関して回転対称な位置になく、図において当該中心C1に対して左斜め上方に偏った位置に配置されている。この場合、各端子部31とビア21vとの安定なコンタクトが維持できなくなり、層間接続不良を招くおそれがある。
そこで本実施形態においては、キャビティ部11への電子部品40Bのマウントの際、各端子部31と部品本体32との相対的位置関係を評価し、端子部31が通常位置にない場合には、各端子部31がビア21vの形成位置へ各々対応するように、電子部品40Bをキャビティ部110内にマウントする。その結果、各端子部31とビア21vとの安定なコンタクトが維持可能となり、信頼性の高い層間接続が実現可能となる。
図4(C)は、上記電子部品40Bをキャビティ部110の基準位置(中心C2)に対して右斜め上方に偏った位置にマウントしたときの平面図である。電子部品40Bにおいて、複数の端子部31は支持面32aの中心C1から第1の方向(本例では左斜め下方)に偏って配置され、部品本体32はキャビティ部110の中心C2から上記第1の方向とは反対側の第2の方向(本例では右斜め上方)に偏って配置される。
以上のように本実施形態においても第1の実施形態と同様な作用効果を得ることができる。本実施形態においては、キャビティ部110の四隅位置に第2の開口部110bが設けられているため、電子部品40Bが隅部に向かって偏った位置にマウントされる場合においても、当該隅部と電子部品40Bとの間に所定のクリアランスを確保することができる。これにより電子部品40Bとコア層10との間の接触による短絡不良を回避することができる。
第1の開口部110a及び第2の開口部110bは、典型的には、コア層10の所定領域をウェットエッチングすることで同時に形成される。各第2の開口部110bの平面形状は、所定径の部分円弧形状を有するが、形状はこれに限定されず、楕円形状や多角形状等であってもよい。また各第2の開口部110bすべてが同一の形状、大きさで形成されてもよいし、各々異なる形状、大きさで形成されてもよい。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば以上の実施形態では、電子部品として、複数の端子部が部品本体の支持面の四隅位置にそれぞれ配置された例を示したが、これに限られず、支持面の4辺に沿って複数の端子部が直線的に配列された部品が用いられてもよい。
また以上の実施形態では、コア層10の下面に第2の配線層22を積層した例を説明したが、第2の配線層に代えて、例えばヒートシンク板が積層されてもよい。これによりキャビティ部に収容された電子部品の放熱性を高めることができる。
10…コア層
11,110…キャビティ部
21…第1の配線層
21v…ビア
22…第2の配線層
30,30A,30B,40A,40B…電子部品
31…端子部
32…部品本体
32a…支持面
100…部品内蔵基板
110a…第1の開口部
110b…第2の開口部

Claims (4)

  1. 部品収容用のキャビティ部を有する金属製のコア層と、
    前記コア層に積層され、前記キャビティ部と対向する領域に層間接続用の複数のビアが形成された配線層と、
    前記複数のビアと電気的に接続される複数の端子部と、前記キャビティ部に収容され前記複数の端子部を支持する支持面を有する部品本体とを含み、前記複数の端子部が前記支持面の中心から第1の方向に偏って配置され、前記部品本体が前記キャビティ部の中心から前記第1の方向とは反対側の第2の方向に偏って配置された電子部品と
    を具備する部品内蔵基板。
  2. 請求項1に記載の部品内蔵基板であって、
    前記キャビティ部は、開口形状が略矩形の第1の開口部を有し、
    前記支持面は、略矩形の平面形状を有し、
    前記複数の端子部は、前記支持面の周縁に沿って配置される
    部品内蔵基板。
  3. 請求項1又は2に記載の部品内蔵基板であって、
    前記部品本体は、セラミクス材料で構成される
    部品内蔵基板。
  4. 請求項2又は3に記載の部品内蔵基板であって、
    前記キャビティ部は、前記第1の開口部の四隅位置にそれぞれ形成され前記四隅位置から外方へ突出する複数の第2の開口部をさらに有する
    部品内蔵基板。
JP2013192717A 2013-09-12 2013-09-18 部品内蔵基板 Expired - Fee Related JP5412002B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013192717A JP5412002B1 (ja) 2013-09-12 2013-09-18 部品内蔵基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013189176 2013-09-12
JP2013189176 2013-09-12
JP2013192717A JP5412002B1 (ja) 2013-09-12 2013-09-18 部品内蔵基板

Publications (2)

Publication Number Publication Date
JP5412002B1 true JP5412002B1 (ja) 2014-02-12
JP2015079777A JP2015079777A (ja) 2015-04-23

Family

ID=50202723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013192717A Expired - Fee Related JP5412002B1 (ja) 2013-09-12 2013-09-18 部品内蔵基板

Country Status (4)

Country Link
US (1) US9101075B2 (ja)
JP (1) JP5412002B1 (ja)
CN (1) CN103730425B (ja)
HK (1) HK1193500A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601636B (zh) * 2016-12-21 2018-11-09 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
CN106684050A (zh) * 2017-01-25 2017-05-17 江苏长电科技股份有限公司 一种金属柱导通埋芯片线路板结构及其工艺方法
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
JP7518395B2 (ja) 2021-12-20 2024-07-18 日亜化学工業株式会社 回路基板、発光装置及びそれらの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096058A (ja) * 2002-07-09 2004-03-25 Shinko Electric Ind Co Ltd 素子内蔵基板製造方法およびその装置
JP2009152415A (ja) * 2007-12-20 2009-07-09 Ngk Spark Plug Co Ltd セラミック部品の製造方法
JP2009194382A (ja) * 2008-02-14 2009-08-27 Ibiden Co Ltd プリント配線板の製造方法
JP2013058619A (ja) * 2011-09-08 2013-03-28 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4638657B2 (ja) 2003-03-19 2011-02-23 太陽誘電株式会社 電子部品内蔵型多層基板
WO2006043474A1 (ja) * 2004-10-22 2006-04-27 Murata Manufacturing Co., Ltd. 複合多層基板及びその製造方法
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
TWI458400B (zh) * 2008-10-31 2014-10-21 Taiyo Yuden Kk Printed circuit board and manufacturing method thereof
JP5122018B1 (ja) * 2012-08-10 2013-01-16 太陽誘電株式会社 電子部品内蔵基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004096058A (ja) * 2002-07-09 2004-03-25 Shinko Electric Ind Co Ltd 素子内蔵基板製造方法およびその装置
JP2009152415A (ja) * 2007-12-20 2009-07-09 Ngk Spark Plug Co Ltd セラミック部品の製造方法
JP2009194382A (ja) * 2008-02-14 2009-08-27 Ibiden Co Ltd プリント配線板の製造方法
JP2013058619A (ja) * 2011-09-08 2013-03-28 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2015079777A (ja) 2015-04-23
CN103730425A (zh) 2014-04-16
US20150070862A1 (en) 2015-03-12
CN103730425B (zh) 2016-01-06
US9101075B2 (en) 2015-08-04
HK1193500A1 (zh) 2014-09-19

Similar Documents

Publication Publication Date Title
JP5756500B2 (ja) 回路モジュール
US8704101B2 (en) Package carrier and manufacturing method thereof
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
US20060118931A1 (en) Assembly structure and method for embedded passive device
KR20140075357A (ko) 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
JP5182448B2 (ja) 部品内蔵基板
JP2018046297A (ja) 回路基板
US20150171064A1 (en) Package assembly and method for manufacturing the same
KR20190018135A (ko) 모듈 및 복수의 모듈을 제조하는 방법
JP5412002B1 (ja) 部品内蔵基板
JP5462404B1 (ja) 部品内蔵基板及び部品内蔵基板用コア基材
JP6660850B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JPWO2020017582A1 (ja) モジュール
US10510638B2 (en) Electronic component-embedded board
JP7302784B2 (ja) インターポーザ及びこれを含むパッケージ構造物
US9082723B2 (en) Semiconductor package and fabrication method thereof
JP2005197354A (ja) 半導体モジュール及びその製造方法
KR100842518B1 (ko) 메인 보드
JP2005353925A (ja) 多層配線基板および電子装置用基板
JP2006339293A (ja) 回路モジュール
JP2007096083A (ja) 混成集積回路装置
KR20160009391A (ko) 칩 내장형 기판 및 이의 제조 방법
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JP5699342B2 (ja) 電子モジュール、電子モジュールの製造方法
WO2019194200A1 (ja) 部品内蔵基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131108

R150 Certificate of patent or registration of utility model

Ref document number: 5412002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees