CN103730425A - 部件内置基板 - Google Patents

部件内置基板 Download PDF

Info

Publication number
CN103730425A
CN103730425A CN201310741204.6A CN201310741204A CN103730425A CN 103730425 A CN103730425 A CN 103730425A CN 201310741204 A CN201310741204 A CN 201310741204A CN 103730425 A CN103730425 A CN 103730425A
Authority
CN
China
Prior art keywords
terminal
substrate
cavity portion
bearing
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310741204.6A
Other languages
English (en)
Other versions
CN103730425B (zh
Inventor
长沼正树
井田一昭
猿渡达郎
中村浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN103730425A publication Critical patent/CN103730425A/zh
Application granted granted Critical
Publication of CN103730425B publication Critical patent/CN103730425B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09427Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种部件内置基板,其能够确保与内置部件的端子部的层与层之间的连接。本发明的一个实施方式所涉及的部件内置基板(100)具有金属制的基层(10)、配线层(21)、电子部件(30)。基层(10)具有收装部件用的空腔部(11)。配线层(21)层积在基层(10)上,在与空腔部(11)相对的区域上形成有层与层之间连接用的多个导通孔(21v)。电子部件(30)具有:多个端子部(31),其与多个导通孔(21v)电连接;部件主体(32),其收装在空腔部(11)内,具有支承多个端子部(31)的支承面(32a)。多个端子部(31)位于从支承面(32a)的中心偏向第1方向的位置时,部件主体(32)配置在从空腔部(11)的中心偏向与第1方向相反一侧的第2方向的位置上。

Description

部件内置基板
技术领域
本发明涉及一种具有收装电子部件的空腔部的部件内置基板。
背景技术
部件内置基板能够提高封装密度,另外,与现有的部件封装基板相比,该部件内置基板能够减小基板的尺寸,从而使移动电话、便携式电子词典、数码相机等便携式设备小型化、轻薄化。
例如,在下述专利文献1中公开有一种具有金属制的内核基板的电子部件内置型多层基板,该金属制的内核基板具有收装电子部件的空腔。该多层基板具有:核心基板;电子部件,其收装在核心基板的空腔内,由绝缘树脂封装;过渡层(transition),其形成在覆盖电子部件的上表面的绝缘树脂膜上。该过渡层以导通孔的形式起到使形成在电子部件的上表面的多个端子与在上述绝缘树脂膜上层的导体电路连接的作用。
在覆盖空腔内的电子部件的绝缘树脂膜上形成使电子部件上表面的各端子露出的多个孔,之后,通过电镀法等将铜等金属材料填充到该孔中,从而形成上述过渡层。用于使端子露出的多个孔典型的是,通过使用规定的掩膜板的蚀刻加工或激光加工等形成。因此,收装在空腔内的电子部件以其上表面的端子群排列在上述掩模板的开口位置上的方式配置在空腔内的规定位置(例如空腔的中央位置)上。
【专利文献1】日本发明专利公报特许4638657号
大多数电子部件是在一块基板上形成多个元件后,按各部件的尺寸进行切割的方式制作而成。因此,由一块基板制作而成的多个部件理所当然具有相同的结构,端子部在各部件上的位置通常情况下也相同。另外,例如在由陶瓷材料构成的电子部件等中,因烧结处理而使基板产生的变形或收缩会使基板表面内的(每个元件区域)的端子位置发生偏差。当像这样的端子部的位置偏差在一定范围内时,可以实现层与层之间的连接,以维持上述掩模板开口位置和端子部之间的对应状态。
但是,当端子部的位置偏差超过上述一定范围时,即使将部件封装在空腔内的规定位置上,也不能维持上述掩模板开口位置和端子部之间的对应状态,从而不能实现层与层之间的连接。基板尺寸越大,另外,电子部件的尺寸越小,像这样的问题便会越显著,但是,专利文献1中对如何解决该问题并没有任何记载。
发明内容
鉴于上述情况,本发明的目的在于,提供一种部件内置基板,其能够确保与内置部件的端子部的层与层之间的连接。
为解决上述问题,本发明的一个实施方式所涉及的部件内置基板具有金属制的基层、配线层、电子部件。
上述基层具有收装部件用的空腔部。
上述配线层层积在上述基层上,在与上述空腔部相对的区域上形成有层与层之间连接用的多个导通孔。
上述电子部件具有:多个端子部,其与上述导通孔电连接;部件主体,其收装在上述空腔部内,具有支承上述多个端子部的支承面。上述多个端子部位于从上述支承面的中心偏向第1方向的位置时,上述部件主体设置在从上述空腔部的中心偏向与上述第1方向相反一侧的第2方向的位置上。
附图说明
图1是大致表示本发明的第1实施方式所涉及的部件内置基板的侧剖视图。
图2是表示沿图1中的[A]-[A]线剖切而成的剖视图。
图3是表示本发明的第1实施方式所涉及的部件内置基板中的空腔部和电子部件之间的关系的俯视图。
图4是表示本发明的第2实施方式所涉及的部件内置基板中的空腔部和电子部件之间的关系的俯视图。
【附图标记说明】
10:基层;11、110:空腔部;21:第1配线层;21v:导通孔;22:第2配线层;30、30A、30B、40A、40B:电子部件;31:端子部;32:部件主体;32a:支承面;100:部件内置基板;110a:第1开口部;110b:第2开口部
具体实施方式
本发明的一个实施方式所涉及的部件内置基板具有金属制的基层、配线层、电子部件。
上述基层具有收装部件用的空腔部。
上述配线层层积在上述基层上,在与上述空腔部相对的区域上形成有层与层之间连接用的多个导通孔。
上述电子部件具有:多个端子部,其与上述导通孔电连接;部件主体,其收装在上述空腔部内,具有支承上述多个端子部的支承面。上述多个端子部位于从上述支承面的中心偏向第1方向的位置时,上述部件主体配置在从上述空腔部的中心偏向与上述第1方向相反一侧的第2方向的位置。
在上述部件内置基板中,当多个端子部偏离部件主体的支承面中心而配置时,使部件主体从空腔部的中心偏向与这些端子部的移位方向相反的方向而配置。这样能够将多个端子部配置在预定的导通孔形成位置上,从而能够适当地形成导通孔。
典型的是,上述空腔部具有开口形状大致呈矩形的第1开口部。在这种情况下,上述支承面的平面形状大致呈矩形,上述多个端子部沿上述支承面的周缘配置。多个端子部既可以配置在支承面的四角位置上,又可以沿支承面的4条边配置。
上述部件主体的构成材料并没有特别限定,既可以为半导体材料,又可以为陶瓷材料。尤其是,当上述部件主体由陶瓷材料构成时,因烧结处理而引起的体积变化可能会使端子部的排列发生变化。即使在这种情况下,也能够将多个端子部较好地位于导通孔形成位置上。
上述空腔部可以具有多个第2开口部,该多个第2开口部分别在上述第1开口部的四角位置上形成,并从上述四角位置向外突出。
因此,由于这能够确保从空腔部的中心偏向一侧而配置的电子部件和该空腔部的角部之间的间隙,从而能够防止封装作业效率的降低和绝缘不良等问题的发生。
下面,参照附图说明本发明的实施方式。
【第1实施方式】
图1是示意性地表示本发明的一个实施方式所涉及的部件内置基板的结构的侧剖视图。图2是表示沿图1中的[A]-[A]线剖切而成的剖视图。
另外,在各图中,X、Y及Z的各轴表示相交的3轴方向,其中,Z轴方向(上下方向)对应于基板的厚度方向。另外,为方便理解,各部的结构均夸大表示,各图中的部件的大小和部件间的大小的比率未必相对应。
本实施方式的部件内置基板100具有:金属制的基层10,其具有收装部件用的空腔部11;第1和第2配线层21、22,其层积在基层10上;电子部件30,其收装在空腔部11内。
基层10的厚度和形状并没有特别限定,例如,基层10具有能收装电子部件30的厚度,典型的是,大致呈矩形。构成基层10的材料例如可以为铜或铜合金等导电性材料。基层10能够提高部件内置基板的刚性,保护电子部件30,提高放热性,且具有一部分配线(例如接地线)的功能。
空腔部11形成为能够收装电子部件30的适当的大小。该空腔部11可以是由贯通基层10的通孔构成,但是,并不局限于此,也可以由具有底部的凹部形成。空腔部11具有开口形状大致呈四边形(矩形)的开口部11a(第1开口部)。该开口部11a可以形成为矩形以外的多边形或圆形、椭圆形、或者这些形状的组合形状。空腔部11的数量并不局限于单数,也可以在基层10上设置多个空腔部11。
第1配线层21层积在基层10的上表面上,第2配线层22层积在基层10的下表面上。第1和第2配线层21、22分别由导体层21a、22a和绝缘层21b、22b交互层积而成的多层配线基板构成。导体层21a、22a由金属材料和导电浆料等构成,典型的是,由具有图案(patterning)的铜箔构成。构成绝缘层21b、22b的材料为合成树脂材料,例如为BT树脂(双马来酰亚胺三嗪树脂)和玻璃环氧系列树脂,但是并不局限于此。
第1配线层21具有层与层之间连接用的导通孔21v。导通孔21v分别设置在与空腔部11相对的区域上,在空腔部11中配置的电子部件30的多个端子部31和导体层21a1之间电连接。导通孔21v如下形成,即,例如通过使用规定的掩模板的蚀刻加工或激光加工设置穿通该绝缘层21b1的孔之后,用导体镀层覆盖该孔,或者用导电材料填充该孔,从而形成导通孔21v。
多个导通孔21v分别在覆盖基层10的上表面的绝缘层21b1的规定位置上形成。上述规定位置被假定为位于收装在空腔部11内的电子部件30的各端子部31的正上方的位置,与端子部30的实际位置无关,预先设定即可。
电子部件30具有:多个端子部31,其与多个导通孔21v电连接;部件主体32,其收装在空腔部11内。部件主体32具有支承多个端子部31的支承面32a,在本实施方式中,支承面32a形成部件主体32的上表面。
电子部件例如为电容器、电感器、电阻器、滤波器芯片或者IC等集成电路部件等。在本实施方式中,电子部件30例如为SAW滤波器等的滤波器芯片、双工器等,在这些电子部件中,部件主体32由铁电材料等的陶瓷材料构成,多个端子部在一个主表面上呈数组状排列。
用于本实施方式的电子部件30是在一块集合基板按部件的尺寸切割制作而成。因此,各部件理所应当具有相同的结构,这使得各部件的端子部在支承面上的位置通常情况下也相同。另外,当部件主体32由陶瓷材料构成时,因烧结处理而使基板产生的变形或收缩容易使基板表面内的(每个元件区域)的端子位置发生偏差。
因此,将基板按部件按尺寸切割制作而成的各个电子部件会有位于支承面上的正常位置(设计位置)上的端子部和没有位于支承面上的正常位置(设计位置)上的端子部。当像这样的端子部的位置的偏差在一定范围内时,在将该部件封装在空腔部的基准位置上时,由于上述掩模板开口位置和端子部能够保持对应的状态,能够实现层间的连接。
图3中(A)表示将各端子部31位于支承面32a上的正常位置上的电子部件30A封装在空腔部11的基准位置(在本例中为空腔中央位置)上时的俯视图。各端子部31沿支承面32a的周缘配置,在本例中,各端子部31分别配置在对应于平面大致呈矩形的支承面的四角的位置上。上述正常位置例如为各端子部以支承面32a的中心C1成点对称的位置。另外,导体孔21v对应设置在各端子部31的位置上,且直径小于端子部31的大小。
另外,当端子部的位置偏差超过上述一定范围时,即使将部件封装在空腔部的基准位置上,也不能维持上述掩模板和端子部的对应状态,从而不能实现层与层之间的连接。基板尺寸越大,另外,电子部件的尺寸越小,像这样的问题便会越显著。
图3中(B)是表示将各端子部31不位于支承面32a上的正常位置上的电子部件30B封装在空腔部11的基准位置上时的俯视图。在这个例子中,各端子部31不位于以支承面32a的中心C1呈点对称的位置上,在图中,该各端子部31配置在相对于该中心C1向左斜上方偏离的位置上。在这种情况下,可能会出现如下问题:不能维持各端子部31和导通孔21v之间的稳定连接,导致层与层之间的连接不良。
因此,在本实施方式中,在将电子部件30B封装在空腔部11内时,评价各端子部31和部件主体32的相对位置关系,当端子部31不位于正常位置上时,以各端子部31分别与导通孔21v的形成位置相对应的方式将电子部件30B封装在空腔部11内。从而能够维持各端子部31和导通孔21v之间的稳定连接,实现可靠性较强的层与层之间的连接。
图3中(C)是表示将上述电子部件30B封装在相对于空腔部11的基准位置(中心C2)向右斜下方偏离的位置上时的俯视图,且与图2相对应。在图2所示的电子部件30中,多个端子部31位于从支承面32a的中心C1偏向第1方向(在本例中为左斜上方)的位置时,部件主体32配置在从空腔部11的中心C2偏向与上述第1方向相反一侧的第2方向(在本例中为右斜下方)的位置。
部件主体32偏离空腔部11的基准位置(中心C2)的偏移量与端子部31偏离支承面32a上的正常位置(中心C1)的偏移量相等或大致相等。但是这并不局限于此,上述部件主体32的偏移量可以根据端子部31的大小、导通孔21v的孔径、部件主体32的外形形状、空腔部11的大小等来适当地设定。
另外,在将电子部件30封装在空腔部11内时,也可由照相机等对该封装表面(部件主体32的支承面32a)进行拍摄,用XY坐标来表示端子部31偏离支承面32a的上述正常位置的偏离量,从而来确定端子部31的偏移量。
在使部件主体32偏离上述基准位置配置时,优选确保适当的间隙,以使部件主体32与空腔部11的内壁不相接触。从而能够防止部件主体32和金属制的基层之间出现电短路。
空腔部11的大小可以根据相对于部件主体32的端子部31的位置精度来设定。
即,优选由于在部件制过程中端子部31相对于部件主体32的支承面32a较为容易发生错位的部件需要以较大的偏移量来封装在空腔部11内,因而需使空腔部11形成较大的尺寸,以避免部件空腔部11的内部相接触。
另外,如果在部件制作过程中端子部31相对于部件主体部32的支承面32a较难发生错位的部件被封装在上述基准位置上的可能性较高时,能够使空腔部11形成较小的尺寸。
如上所述,根据部件的端子位置精度来决定空腔部11的大小,不仅能够有效地配置空腔部11,还能够实现部件内置基板100的小型化。
【第2实施方式】
图4中(A)~(C)是表示本发明的第2实施方式所涉及的部件内置基板中的空腔部和电子部件之间关系的俯视图。下面,主要说明与第1实施方式不同的结构,用相同的符号表示与上述实施方式相同的结构,并省略对其的说明。
在本实施方式的部件内置基板中,在基层10上形成的空腔部110的结构与第1实施方式不同。即,在本实施方式中,用于收装电子部件40的空腔部110具有:第1开口部110a,其开口形状大致呈矩形;多个第2开口部110b,其在第1开口部110a的四角位置上形成。这些第2开口部110b从上述四角位置向外突出。
图4中(A)是表示将各端子部31位于支承面32a上的正常位置上的电子部件40A封装在空腔部110的基准位置(在本例中为空腔中央位置)上时的俯视图。各端子部31沿支承面32a的周缘配置,在本例中,该各端子部31分别配置在对应于平面大致呈矩形的支承面的四角的位置上。上述正常位置例如为各端子部以支承面32a的中心C1成点对称的位置。另外,导通孔21v对应设置在各端子部31的位置上,且直径小于端子部31的大小。在这种情况下,在将该电子部件40A封装在空腔部110的基准位置上时,这能够实现层与层之间的连接,以维持各端子部31和导通孔21v的对应状态。
图4中(B)是表示将各端子部31不位于支承面32a上的正常位置上的电子部件40A封装在空腔部110的基准位置上时的俯视图。在这个例子中,各端子部31不位于以支承面32a的中心C1呈点对称的位置上,在图中,该各端子部31配置在相对于该中心C1向左斜上方偏离的位置上。在这种情况下,可能会出现如下问题:不能维持各端子部31和导通孔21v之间的稳定连接,导致层与层之间的连接不良。
因此,在本实施方式中,在将电子部件40B封装在空腔部110内时,评价各端子部31和部件主体32的相对位置关系,当端子部31不位于正常位置上时,以各端子部31分别与导通孔21v的形成位置相对应的方式将电子部件40B封装在空腔部110内。从而能够维持各端子部31和导通孔21v之间的稳定连接,实现可靠性较强的层与层之间的连接。
图4中(C)是表示将上述电子部件40B封装在相对于空腔部110的基准位置(中心C2)向右斜上方偏离的位置上时的俯视图。在电子部件40B中,多个端子部31位于从支承面32a的中心C1偏向第1方向(在本例中为左斜下方)的位置时,部件主体32配置在从空腔部110的中心C2偏向与上述第1方向相反一侧的第2方向(在本例中为右斜上方)的位置。
如上所述,在本实施方式中也能够得到与第1实施方式相同的作用效果。在本实施方式中,由于在空腔部110的四角位置上设置有第2开口部110b,因此,即使在将电子部件40B封装在偏向角部的位置上的情况下,也能够确保该角部和电子部件40B之间的规定间隙。从而避免因电子部件40B和基层10间的接触而引导的短路故障。
第1开口部110a和第2开口部110b典型的是,通过对基层10的规定区域进行湿蚀刻而同时形成。各第2开口部110b的平面形状为具有规定直径的部分圆弧形状,但是,各第2开口部110b的形状并不局限于此,也可以为椭圆形或多边形等。另外,各第2开口部110b既可以都形成相同的形状、大小,又可以形成各不同的形状、大小。
上面说明了本发明的实施方式,但是本发明并不仅局限于上述实施方式,在不脱离本发明的主旨的范围内,可以增加各种变更。
例如,在上面的实施方式中,作为电子部件,表示了多个端子部分别配置在部件主体的支承面的四角位置上的部件的例子,但是并不局限于此,也可以使用多个端子部沿支承面的4条边直线排列的部件。
另外,在上面的实施方式中,说明了在基层10的下表面层积第2配线层的例子,但是,也可以用散热板来代替第2配线层层积在基层10的下表面上。从而能够提高收装在空腔部内的电子部件的放热性。

Claims (4)

1.一种部件内置基板,具有金属制的基层、配线层、电子部件,
所述基层具有收装部件用的空腔部;
所述配线层层积在所述基层上,在与所述空腔部相对的区域上形成有层与层之间连接用的多个导通孔;
所述电子部件具有:多个端子部,其与所述导通孔电连接;部件主体,其收装在所述空腔部内,具有支承所述多个端子部的支承面,
所述多个端子部位于从所述支承面的中心偏向第1方向的位置时,所述部件主体配置在从所述空腔部的中心偏向与所述第1方向相反一侧的第2方向的位置上。
2.根据权利要求1所述的部件内置基板,其特征在于,
所述空腔部具有开口形状大致呈矩形的第1开口部,
所述支承面的平面形状大致呈矩形,
所述多个端子部沿所述支承面的周缘配置。
3.根据权利要求1或2所述的部件内置基板,其特征在于,
所述部件主体由陶瓷材料构成。
4.根据权利要求2或3所述的部件内置基板,其特征在于,
所述空腔部还具有多个第2开口部,
所述多个第2开口部分别在所述第1开口部的四角位置上形成,并从所述四角位置向外突出。
CN201310741204.6A 2013-09-12 2013-12-27 部件内置基板 Expired - Fee Related CN103730425B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013189176 2013-09-12
JP2013-189176 2013-09-12

Publications (2)

Publication Number Publication Date
CN103730425A true CN103730425A (zh) 2014-04-16
CN103730425B CN103730425B (zh) 2016-01-06

Family

ID=50202723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310741204.6A Expired - Fee Related CN103730425B (zh) 2013-09-12 2013-12-27 部件内置基板

Country Status (4)

Country Link
US (1) US9101075B2 (zh)
JP (1) JP5412002B1 (zh)
CN (1) CN103730425B (zh)
HK (1) HK1193500A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601636A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
CN106684050A (zh) * 2017-01-25 2017-05-17 江苏长电科技股份有限公司 一种金属柱导通埋芯片线路板结构及其工艺方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200403015A (en) * 2002-07-09 2004-02-16 Shinko Electric Ind Co Component-embedded board fabrication method and apparatus for high-precision and easy fabrication of component-embedded board with electronic components embedded in wiring board
CN101044805A (zh) * 2004-10-22 2007-09-26 株式会社村田制作所 复合多层基板及其制造方法
JP2009152415A (ja) * 2007-12-20 2009-07-09 Ngk Spark Plug Co Ltd セラミック部品の製造方法
US20090205202A1 (en) * 2008-02-14 2009-08-20 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP2013058619A (ja) * 2011-09-08 2013-03-28 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
CN103094259A (zh) * 2012-08-10 2013-05-08 太阳诱电株式会社 电子零件内置基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4638657B2 (ja) 2003-03-19 2011-02-23 太陽誘電株式会社 電子部品内蔵型多層基板
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
EP2357877B1 (en) * 2008-10-31 2018-06-27 Taiyo Yuden Co., Ltd. Method for manufacturing a printed wiring board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200403015A (en) * 2002-07-09 2004-02-16 Shinko Electric Ind Co Component-embedded board fabrication method and apparatus for high-precision and easy fabrication of component-embedded board with electronic components embedded in wiring board
CN101044805A (zh) * 2004-10-22 2007-09-26 株式会社村田制作所 复合多层基板及其制造方法
JP2009152415A (ja) * 2007-12-20 2009-07-09 Ngk Spark Plug Co Ltd セラミック部品の製造方法
US20090205202A1 (en) * 2008-02-14 2009-08-20 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP2013058619A (ja) * 2011-09-08 2013-03-28 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
CN103094259A (zh) * 2012-08-10 2013-05-08 太阳诱电株式会社 电子零件内置基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601636A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
CN106684050A (zh) * 2017-01-25 2017-05-17 江苏长电科技股份有限公司 一种金属柱导通埋芯片线路板结构及其工艺方法

Also Published As

Publication number Publication date
JP2015079777A (ja) 2015-04-23
HK1193500A1 (zh) 2014-09-19
JP5412002B1 (ja) 2014-02-12
US9101075B2 (en) 2015-08-04
US20150070862A1 (en) 2015-03-12
CN103730425B (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
JP5333680B2 (ja) 部品内蔵基板およびその製造方法
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
CN102474992B (zh) 电容内置布线基板及配件内置布线基板
CN105280601B (zh) 封装结构及封装基板结构
JP5182448B2 (ja) 部品内蔵基板
US9905508B2 (en) Package structure
JP2014110423A (ja) 電子部品組込み基板及びその製造方法
CN103229293A (zh) 半导体芯片封装、半导体模块及其制造方法
CN104604345A (zh) 布线板及布线板的制造方法
CN103730425B (zh) 部件内置基板
US9538644B2 (en) Multilayer wiring substrate and module including same
US9974185B2 (en) Component-embedded substrate
US9629249B2 (en) Component-embedded substrate and communication module
US10091886B2 (en) Component built-in multilayer board
CN110190002B (zh) 一种半导体组件及其制造方法
KR102580836B1 (ko) 인터포저와 이를 포함하는 패키지 구조물
CN115458511A (zh) 一种滤波器电路封装结构及其制作方法
CN108122856B (zh) 半导体元件搭载基板
CN104425424A (zh) 基板结构、半导体封装、堆迭式封装结构及其制造方法
JP2020053578A (ja) 回路基板および電子部品
JP5699342B2 (ja) 電子モジュール、電子モジュールの製造方法
JP2017037877A (ja) 半導体装置及び半導体装置の製造方法
JPWO2006028155A1 (ja) モジュール型電子部品及び電子機器
JP2019029388A (ja) 部品内蔵基板
US20140085845A1 (en) Thick-film hybrid circuit structure and method of manufacture the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1193500

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1193500

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160106

Termination date: 20211227

CF01 Termination of patent right due to non-payment of annual fee