CN108122856B - 半导体元件搭载基板 - Google Patents

半导体元件搭载基板 Download PDF

Info

Publication number
CN108122856B
CN108122856B CN201611076749.XA CN201611076749A CN108122856B CN 108122856 B CN108122856 B CN 108122856B CN 201611076749 A CN201611076749 A CN 201611076749A CN 108122856 B CN108122856 B CN 108122856B
Authority
CN
China
Prior art keywords
capacitor
semiconductor element
conductor path
insulating substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611076749.XA
Other languages
English (en)
Other versions
CN108122856A (zh
Inventor
城下诚
和田久义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to CN201611076749.XA priority Critical patent/CN108122856B/zh
Publication of CN108122856A publication Critical patent/CN108122856A/zh
Application granted granted Critical
Publication of CN108122856B publication Critical patent/CN108122856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供一种半导体元件搭载基板，能够通过对基板所具有的阻抗的值进行抑制来减小电流变动从而使电子设备稳定地进行工作，包括：电路导体，被配设在绝缘基板；多个半导体元件连接焊盘，与电路导体连接；半导体元件，被搭载在绝缘基板表面上；第1电容器以及第2电容器，被配设在绝缘基板表面或内部；第1导体路径，将第1电容器连接在半导体元件连接焊盘之间；以及第2导体路径，将第2电容器连接在所述半导体元件连接焊盘之间，其中，第1导体路径的电感小于第2导体路径的电感，且所述第1电容器的电容小于所述第2电容器的电容并且第1电容器的内部电感小于第2电容器的内部电感。

Description

半导体元件搭载基板
技术领域
本公开涉及具备多个电容器的半导体元件搭载基板。
背景技术
近年来，在便携式游戏机、通信设备所代表的电子设备的高功能化、小型化的发展过程中，它们所使用的半导体元件搭载基板也被要求高功能化、小型化。因此，对于运算处理量增加的半导体元件而言，需要在受限的空间中稳定地供给许多电流。
为了响应这些要求，具有在半导体元件的正下方内置了多个电容器的半导体元件搭载基板。这种电容器内置的基板在例如日本专利第4863546号公报中被公开。
发明内容
本公开的课题在于，提供一种能够通过对基板所具有的阻抗的值进行抑制来减小电流变动从而使电子设备稳定地进行工作的半导体元件搭载基板。
本公开的一实施方式所涉及的半导体元件搭载基板的特征在于，包括：绝缘基板，具有层叠了多个绝缘层的层叠构造；电路导体，被配设在绝缘基板的表面以及内部；多个半导体元件连接焊盘，被配设在绝缘基板的表面且与电路导体的一部分连接；半导体元件，经由半导体元件连接焊盘而被搭载在绝缘基板的表面上；第1电容器以及第2电容器，被配设在绝缘基板的表面或内部；和第1导体路径以及第2导体路径，包含电路导体的一部分，该第1导体路径将第1电容器电连接在给定的半导体元件连接焊盘之间，该第2导体路径将所述第2电容器电连接在所述给定的半导体元件连接焊盘之间，所述第1导体路径的电感小于所述第2导体路径的电感，且所述第1电容器的电容小于所述第2电容器的电容并且所述第1电容器的内部电感小于所述第2电容器的内部电感。
附图说明
图1为表示本公开的半导体元件搭载基板的实施方式的一例的示意剖视图。
具体实施方式
首先，基于图1对本公开的半导体元件搭载基板A的一例进行说明。
布线基板A包括：绝缘基板1、电路导体2、半导体元件连接焊盘3、外部连接焊盘4、半导体元件S、第1电容器5和第2电容器6。
这样的半导体元件搭载基板A具备：绝缘基板1，形成为在芯用的绝缘层1a的上下表面层叠了阻塞(build up)用的绝缘层1b；电路导体2，被配设在绝缘基板1的表面以及内部；多个半导体元件连接焊盘3，被配设在绝缘基板1的表面，并与电路导体2的一部分连接；半导体元件S，经由半导体元件连接焊盘而被搭载在绝缘基板1的表面上；和第1电容器5以及第2电容器6，被内置于绝缘基板1。
第1电容器5被内置于搭载有半导体元件S的一侧的绝缘基板1的上侧内，并通过由电路导体2的一部分所形成的第1导体路径而电连接在给定的半导体元件连接焊盘3彼此之间。
第2电容器6被内置于绝缘基板1中的第1电容器5的下方处，并通过由电路导体2的一部分所形成的、长于第1导体路径长度的第2导体路径而电连接在所述给定的半导体元件连接焊盘3彼此之间。
如此，采取下述构造，即，通过分别经由第1以及第2导体路径而相对于半导体元件S来并联连接被内置于半导体元件S正下方的绝缘基板1内的第1以及第2电容器5、6，从而向半导体元件S供给许多电流。
为了向半导体元件S稳定地供给电流，通过使第1电容器5的电容与第2电容器6的电容之和足够大，且使第1电容器5的内部电感与第1导体路径的电感之和、以及第2电容器6的内部电感与第2导体路径的电感之和当中的至少一方尽可能地小，从而抑制作为导体路径整体的阻抗值是很重要的。
绝缘基板1形成为在芯用的绝缘层1a的上下表面层叠了阻塞用的绝缘层1b。
各绝缘层1a、1b包含例如环氧树脂、双马来酰亚胺三嗪树脂(Bismaleimide-Triazine Resin)等热固化性树脂。
在芯用的绝缘层1a的上表面中央部形成有凹部7。在芯用的绝缘层1a的下表面中央部形成有凹部8。这些各凹部7、8通过例如喷射加工、激光加工而被形成。
在凹部7载置有第1电容器5。而且，通过在芯用的绝缘层1a的上表面层叠阻塞用的绝缘层1b以填充凹部7与第1电容器5之间的间隙，从而第1电容器5被固定在凹部7内。
在凹部8载置有第2电容器6。而且，通过在芯用的绝缘层1a的下表面层叠阻塞用的绝缘层1b以填充凹部8与第2电容器6之间的间隙，从而第2电容器6被固定在凹部8内。
在绝缘基板1的上侧具有以第1电容器的电极5t为底面的多个过孔9。在绝缘基板1的下侧具有以第2电容器的电极6t为底面的多个过孔10。过孔9、10的直径为20～100μm左右，通过例如激光加工而被形成。
绝缘基板1具有贯通上下的多个通孔11。通孔11的直径为50～300μm左右，通过例如钻孔加工而被形成。
电路导体2被形成在绝缘基板1的上下表面、以及过孔9、10内及通孔11内。被形成在过孔9内的电路导体2与第1电容器的电极5t连接。被形成在过孔10内的电路导体2与第2电容器的电极6t连接。
被形成在通孔11内的电路导体2将绝缘基板1的上下表面的电路导体2彼此电连接。
电路导体2通过例如众所周知的半加成法、减成法，利用铜镀膜等良导电性金属而被形成。
半导体元件连接焊盘3包括绝缘基板1的上表面所形成的电路导体2的一部分。半导体元件连接焊盘3在开口12a内露出，所述开口12a被设置在绝缘基板1的上表面所覆着的阻焊层12。
外部连接焊盘4包括绝缘基板1的下表面所形成的电路导体2的一部分。外部连接焊盘4在开口12b内露出，所述开口12b被设置在绝缘基板1的下表面所覆着的阻焊层12。
半导体元件S可列举出例如微处理器、半导体存储器等，由硅、锗形成。半导体元件S的电极经由例如焊料凸块B而与半导体元件连接焊盘3连接。
第1电容器5以及第2电容器6形成为交替地层叠例如包含陶瓷的介电体与包含铜的电极。第1以及第2电容器5、6在最外层的两个位置处分别具有电极5t以及6t。
第2电容器6的电容大于第1电容器5的电容，从而能够向半导体元件S供给更多的电流。另一方面，第1电容器5的内部电感小于第2电容器6的内部电感，从而有利于电流供给路径的阻抗的降低。
第1电容器5与半导体元件连接焊盘3连接，并经由包括被形成于过孔9内的电路导体2在内的第1导体路径而与半导体元件S电连接。
第2电容器6与半导体元件连接焊盘3连接，并经由包括被形成于绝缘基板1的上下表面及通孔11内、以及过孔10内的电路导体2在内的第2导体路径而与半导体元件S电连接。
如此，由于第1导体路径长度短于第2导体路径长度，因此第1导体路径的电感小于第2导体路径的电感。
在具有多个导体路径的以往的半导体元件搭载基板中，在例如第2导体路径长度长于第1导体路径长度的情况下，第2导体路径的电感有时会大于第1导体路径的电感。
因此，如果不考虑与第1导体路径连接的第1电容器5的内部电感和与第2导体路径连接的第2电容器6的内部电感的大小关系，则无法抑制作为导体路径整体的阻抗值，从而电流变动变大。其结果是，有可能无法使电子设备稳定地进行工作。
相对于此，本公开的半导体元件搭载基板A将内部电感比第2电容器6小的第1电容器5与电感较小的第1导体路径连接。由此，能够确保电感成分更小的路径，从而作为导体路径整体而对阻抗值进行抑制。
而且，通过将与第2导体路径连接的第2电容器6的电容设为大于第1电容器5的电容，从而能够使第1电容器5的电容与第2电容器6的电容之和足够大。
其结果是，能够向半导体元件S供给抑制了电流变动的许多电流。因此，能够提供可使电子设备稳定地进行工作的半导体元件搭载基板A。

Claims (2)

1.一种半导体元件搭载基板，其特征在于，包括：
绝缘基板，具有层叠了多个绝缘层的层叠构造；
电路导体，被配设在该绝缘基板的表面以及内部；
多个半导体元件连接焊盘，被配设在所述绝缘基板的表面且与所述电路导体的一部分连接；
半导体元件，经由所述半导体元件连接焊盘而被搭载在所述绝缘基板的表面上；
第1电容器以及第2电容器，被配设在所述绝缘基板的内部；和
第1导体路径以及第2导体路径，包含所述电路导体的一部分，该第1导体路径将所述第1电容器电连接在给定的所述半导体元件连接焊盘之间，该第2导体路径将所述第2电容器与所述第1电容器电并联连接在所述给定的半导体元件连接焊盘之间，
所述第1导体路径的电感小于所述第2导体路径的电感，且所述第1电容器的电容小于所述第2电容器的电容并且所述第1电容器的内部电感小于所述第2电容器的内部电感。
2.根据权利要求1所述的半导体元件搭载基板，其特征在于，
所述第1导体路径的长度短于第2导体路径的长度。
CN201611076749.XA 2016-11-29 2016-11-29 半导体元件搭载基板 Active CN108122856B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611076749.XA CN108122856B (zh) 2016-11-29 2016-11-29 半导体元件搭载基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611076749.XA CN108122856B (zh) 2016-11-29 2016-11-29 半导体元件搭载基板

Publications (2)

Publication Number Publication Date
CN108122856A CN108122856A (zh) 2018-06-05
CN108122856B true CN108122856B (zh) 2021-05-14

Family

ID=62227081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611076749.XA Active CN108122856B (zh) 2016-11-29 2016-11-29 半导体元件搭载基板

Country Status (1)

Country Link
CN (1) CN108122856B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211931A (zh) * 2019-06-14 2019-09-06 上海先方半导体有限公司 一种三维封装结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048879A (ja) * 2005-08-09 2007-02-22 Nec Corp 電子装置
CN101978800A (zh) * 2008-03-24 2011-02-16 日本特殊陶业株式会社 部件内置布线基板
CN104751221A (zh) * 2006-01-19 2015-07-01 株式会社村田制作所 供电电路
CN106104796A (zh) * 2014-03-31 2016-11-09 美光科技公司 具有改进热性能的堆叠式半导体裸片组合件及相关的系统及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786630A (en) * 1996-08-07 1998-07-28 Intel Corporation Multi-layer C4 flip-chip substrate
JP2003264253A (ja) * 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
EP1949419A1 (en) * 2005-11-08 2008-07-30 Nxp B.V. Trench capacitor device suitable for decoupling applications in high-frequency operation
JP5338875B2 (ja) * 2011-08-25 2013-11-13 株式会社村田製作所 Ｄｃ−ｄｃコンバータ
KR101630040B1 (ko) * 2014-05-28 2016-06-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048879A (ja) * 2005-08-09 2007-02-22 Nec Corp 電子装置
CN104751221A (zh) * 2006-01-19 2015-07-01 株式会社村田制作所 供电电路
CN101978800A (zh) * 2008-03-24 2011-02-16 日本特殊陶业株式会社 部件内置布线基板
CN106104796A (zh) * 2014-03-31 2016-11-09 美光科技公司 具有改进热性能的堆叠式半导体裸片组合件及相关的系统及方法

Also Published As

Publication number Publication date
CN108122856A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
JP5715009B2 (ja) 部品内蔵配線基板及びその製造方法
JP4387231B2 (ja) キャパシタ実装配線基板及びその製造方法
US6555920B2 (en) Vertical electronic circuit package
US10109576B2 (en) Capacitor mounting structure
KR20150025449A (ko) 전자부품 내장기판
JP4365166B2 (ja) キャパシタ、多層配線基板及び半導体装置
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
JP4829998B2 (ja) キャパシタ実装配線基板
US10123426B2 (en) Semiconductor integrated circuit device, printed board and manufacturing method of the semiconductor integrated circuit device
CN108122856B (zh) 半导体元件搭载基板
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2002171072A (ja) 配線基板
JP2017045821A (ja) 半導体素子搭載基板
US20200253044A1 (en) Wiring board
KR20180060589A (ko) 반도체 소자 탑재 기판
US9984984B1 (en) Semiconductor element mounting board
TWI628771B (zh) 半導體元件搭載基板
JP2010519769A (ja) 高速メモリパッケージ
JP4772586B2 (ja) 回路基板の製造方法
JP2018160569A (ja) 半導体素子搭載基板
JP7010727B2 (ja) 配線基板
JP2017063153A (ja) 配線基板
JP2002171073A (ja) 配線基板
JP2018026435A (ja) 部品内蔵基板
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant