CN101978800A - 部件内置布线基板 - Google Patents

部件内置布线基板 Download PDF

Info

Publication number
CN101978800A
CN101978800A CN2009801099878A CN200980109987A CN101978800A CN 101978800 A CN101978800 A CN 101978800A CN 2009801099878 A CN2009801099878 A CN 2009801099878A CN 200980109987 A CN200980109987 A CN 200980109987A CN 101978800 A CN101978800 A CN 101978800A
Authority
CN
China
Prior art keywords
mentioned
capacitor
interarea
wiring
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801099878A
Other languages
English (en)
Inventor
村松正树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN101978800A publication Critical patent/CN101978800A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的课题在于提供一种部件内置布线基板，能够解决连接部件和电容器的布线较长而引起的问题。部件内置布线基板(10)具备芯基板(11)、第一电容器(301)、布线层叠部(31)及第二电容器(101)。芯基板(11)具有的收容孔部(90)中收容第一电容器(301)，布线层叠部(31)的表面(39)上设定有部件配置区域(20)。此外，第二电容器(101)具有电极层(102、103)及电介质层(104)。第二电容器(101)在使第一主面(105、107)及第二主面(106、108)与布线层叠部(31)的表面(39)平行配置的状态下被埋入布线层叠部(31)内，并且被配置在第一电容器(301)和部件配置区域(20)之间。

Description

部件内置布线基板
技术领域
本发明涉及一种内置有第一电容器和第二电容器的部件内置布线基板。
背景技术
作为计算机的微处理器等中使用的半导体集成电路元件(IC芯片)近年来越来越高速化、高性能化，并随之出现端子数增加、端子间距也变窄的趋势。一般在IC芯片的底面上，多个端子密集地阵列状配置，这种端子组与主板侧的端子组以倒装芯片的方式连接。但是，由于IC芯片侧的端子组和主板侧的端子组在端子间距上存在较大的差，因此难以将IC芯片直接连接在主板上。因此，通常采用制作将IC芯片配置于布线基板上的封装体并将该封装体配置在主板上的方法。以往提出有下述技术：在构成这种封装体的布线基板中，为了降低IC芯片的噪声及使电源电压稳定化而内置电容器(capacitor)(例如参照专利文献1、2)。
此处，作为内置于上述布线基板的电容器，包括：具有经由电介质层而层叠配置内部电极层的结构的电容器主体、和使内部电极层相互导通的多个通路导体，各通路导体整体上阵列状配置而成的通路阵列型电容器；以及具有层叠电极层和电介质层的结构的薄片状的电容器等。此外，若布线基板中内置的电容器是通路阵列型电容器，则虽然较小但容易实现高静电电容，能够进行更稳定的电源供给。
虽然在IC芯片内设有处理器芯(运算处理部)，但除了处理器芯以外还设有例如I/O电路部、存储器等各种电路部，因此今后对于这些电路部也需要单独地设定电源系统。因此，该情况下，即使将通路阵列型电容器内置于布线基板，也不能使处理器芯、各种电路部充分工作。因此，可认为，不能最大限度地发挥1C芯片的性能，不能实现充分的高性能化。因此以往提出有如下的封装体：在布线基板401中内置电容器411，并且在布线基板401的表面402或背面403上配置芯片电容器412(例如参照图16)。这样，能够通过电容器411及芯片电容器412分别使IC芯片413内的处理器芯及各种电路部充分工作。因此，能够最大限度地发挥IC芯片413的能力，容易实现高性能化。
专利文献1：日本特开2005-039217号公报(图3等)
专利文献2：日本特开2005-039243号公报(图4等)
发明内容
但是，不管是在布线基板401的表面402配置芯片电容器412的情况下，还是在布线基板401的背面403配置芯片电容器412的情况下，连接芯片电容器412和IC芯片413的布线容易变长。结果，布线的电感成分容易增加。因此，无法可靠地降低芯片电容器412产生的IC芯片413的噪声，而且无法可靠地实现电源电压的稳定化。
本发明鉴于上述课题而作出，其目的在于提供一种能够解决连接部件和电容器的布线变长所引起的问题的部件内置布线基板。
作为解决上述课题的手段，一种部件内置布线基板，其特征在于，包括：芯基板，具有芯主面及芯背面，具有至少在上述芯主面侧开口的收容孔部；第一电容器，具有电容器主面及电容器背面，在使上述芯主面和上述电容器主面朝向同一侧的状态下被收容于上述收容孔部；布线层叠部，在上述芯主面上交替层叠层间绝缘层及导体层而成，在该布线层叠部的表面上设定能够配置部件的部件配置区域；以及第二电容器，具有电极层和电介质层，上述电极层具有第一主面及第二主面，上述电介质层形成在上述电极层的上述第一主面及上述第二主面中的至少任一个面上，在将上述第一主面及上述第二主面与上述布线层叠部的表面平行配置的状态下，上述第二电容器被埋入上述布线层叠部内，并且被配置在上述第一电容器和上述部件配置区域之间。
因此，根据上述部件内置布线基板，代替将第二电容器配置于部件内置布线基板的基板表面，而是将该第二电容器埋入布线层叠部内，因此在将部件配置于部件配置区域时，连接部件和第二电容器的布线变短。结果，防止了布线的电感成分增加，因此能够消除布线变长引起的问题。
构成上述部件内置布线基板的芯基板，例如形成为具有芯主面及位于其相反侧的芯背面的板状，具有用于收容第一电容器的收容孔部。该收容孔部既可以是仅在芯主面侧开口的非贯通孔，或者也可以是在芯主面侧及芯背面侧双侧开口的贯通孔。此外，第一电容器既可以以完全埋入设置的状态收容于收容孔部内，还可以以一部分从收容孔部的开口部突出的状态收容于收容孔部内，但优选以完全埋入设置的状态收容于收容孔部内。这样，能够防止第一电容器从收容孔部的开口部突出。因此，能够使与芯主面相接的布线层叠部的表面平坦，提高布线层叠部的尺寸精度。
形成芯基板的材料没有特别限定，但优选芯基板以高分子材料为主体而形成。作为用于形成芯基板的高分子材料的具体例，例如有EP树脂(环氧树脂)、PI树脂(聚酰亚胺树脂)、BT树脂(双马来酰亚胺三嗪树脂)、PPE树脂(聚苯醚树脂)等。除此之外，也可以使用这些树脂和玻璃纤维(玻璃织布、玻璃无纺布)、聚酰胺纤维等有机纤维的复合材料。
上述第一电容器具有电容器主面及电容器背面。第一电容器的形状可任意地设定，但优选为例如电容器主面的面积比第一电容器的电容器侧面的面积大的板状。这样，在收容孔部内收容第一电容器时，收容孔部的内壁面与第一电容器的电容器侧面之间的距离较小，因此在收容孔部内填充的树脂填充剂的体积也可以不那么大。
此处，上述第一电容器例如具有电容器主面及电容器背面，并且，包括电容器主体，该电容器主体具有隔着陶瓷电介质层交替层叠配置电源用内部电极层和接地用内部电极层的结构。此外，上述第一电容器优选是通路阵列型的电容器。即优选：第一电容器包括：使上述电源用内部电极层相互导通的多个电源用通路导体、使上述接地用内部电极层相互导通的多个接地用通路导体、与上述多个电源用通路导体的至少上述电容器主面侧的端部连接的电源用电极、以及与上述多个接地用通路导体的至少上述电容器主面侧的端部连接的接地用电极，上述多个电源用通路导体及上述多个接地用通路导体整体上被配置为阵列状。根据这种结构，可降低第一电容器的电感，能够进行高速电源供给用于噪声吸收及电源变动平滑化。
作为上述陶瓷电介质层，优选使用氧化铝、氮化铝、氮化硼、碳化硅、氮化硅等高温焙烧陶瓷的烧结体，除此以外，优选使用在硼硅酸类玻璃、硼硅酸铅类玻璃中添加氧化铝等无机陶瓷填料而成的玻璃陶瓷这样的低温焙烧陶瓷的烧结体。该情况下，根据用途还优选使用钛酸钡、钛酸铅、钛酸锶等电介质陶瓷的烧结体。使用电介质陶瓷的烧结体时，容易实现静电电容大的第一电容器。
作为上述电源用内部电极层、上述接地用内部电极层、上述电源用通路导体、上述接地用通路导体、上述电源用电极、上述接地用电极，没有特别限定，但优选例如金属化导体。此外，金属化导体是通过用现有周知的方法、例如金属化印刷法涂覆包含金属粉末的导体浆料后焙烧而形成。同时通过焙烧法形成金属化导体及陶瓷电介质层时，需要金属化导体中的金属粉末具有比陶瓷电介质层的焙烧温度高的熔点。例如，陶瓷电介质层由所谓的高温焙烧陶瓷(例如氧化铝等)构成时，作为金属化导体中的金属粉末，可选择镍(Ni)、钨(W)、钼(Mo)、锰(Mn)等及它们的合金。陶瓷电介质层在由所谓的低温焙烧陶瓷(例如玻璃陶瓷等)构成时，作为金属化导体中的金属粉末，可选择铜(Cu)或银(Ag)等及它们的合金。
构成上述部件内置布线基板的布线层叠部，具有在芯主面上交替层叠以高分子材料为主体的层间绝缘层及导体层的结构。布线层叠部仅在芯主面上形成，但也可以进一步在芯背面上形成与布线层叠部的结构相同的层叠部。即，部件内置布线基板也可以具备在上述芯主面上交替层叠主面侧层间绝缘层及主面侧导体层而成的主面侧布线层叠部、和在上述芯背面上交替层叠背面侧层间绝缘层及背面侧导体层而成的背面侧布线层叠部。通过这样构成，由于不仅在芯主面上形成的布线层叠部上形成电路，在芯背面上形成的层叠部上也形成电路，因此能够实现部件内置布线基板的更进一步的高性能化。
层间绝缘层可考虑绝缘性、耐热性、耐湿性等而适宜选择。作为用于形成层间绝缘层的高分子材料的优选例，可列举出环氧树脂、苯酚树脂、氨基甲酸酯树脂、硅酮树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂、二甲苯树脂、聚酯树脂等热固化性树脂、聚碳酸酯树脂、丙烯酸树脂、聚缩醛树脂、聚丙烯树脂等热可塑性树脂等。
此外，上述导体层可由导电性的金属材料等形成。作为构成导体层的金属材料，可列举出例如铜、银、铁、钴、镍等。特别是导体层优选由导电性高且廉价的铜构成。此外，导体层优选由镀层形成。这样，能够简单且以低成本形成导体层。但是，导体层也可以通过印刷金属浆料而形成。
此外，上述布线层叠部在其表面上设定有部件配置区域。在这种部件配置区域上可配置部件。此外，“部件配置区域”是指在配置有部件时位于部件下表面的正下方的区域，与部件的下表面具有大致相同的外形。此外，部件配置区域的面积设定为与部件的下表面的面积相同或比其小。“部件配置区域”是指向布线层叠部的表面露出的多个端子存在的区域。
此外，作为优选的部件，可列举出半导体集成电路元件(IC芯片)、通过半导体制造工艺制造出的MEMS(Micro Electro Mechanical Systems：微机电系统)元件等。而且，作为IC芯片，可列举出DRAM(Dynamic Random Access Memory：动态随机存储器)、SRAM(Static Random Access Memory：静态随机存储器)等。此处，“半导体集成电路元件”是指主要用作计算机的微处理器等的元件。
上述第二电容器优选是具有电极层和电介质层、且埋入到上述布线层叠部内的薄片状的电容器。这样，即使在布线层叠部内埋入第二电容器，部件内置布线基板也不易变厚。此外，第二电容器的形状可设定成例如俯视矩形状、俯视三角形状、俯视圆形状等任意的形状，但特别优选设定成与一般的部件内置布线基板相同的形状即俯视矩形状。此处，“俯视矩形状”不仅指俯视呈完全矩形状的形状，也包括对角部进行倒角的形状、或边的一部分为曲线的形状。
此外，第二电容器整体的厚度没有特别限定，例如可以为1μm以上100μm以下，优选为5μm以上75μm以下。第二电容器整体的厚度小于1μm时，不能确保足够的强度，难以将第二电容器作为单体处理。另一方面，若第二电容器整体的厚度大于100μm，则有可能会阻碍部件内置布线基板的高密度化、小型化的实现。此外，将第二电容器内置于部件内置布线基板时，由于容易产生台阶差，因此有可能难以确保基板表面的平滑性。结果，在基板表面上配置的部件和部件内置布线基板的连接可靠性有可能降低。
此外，上述第二电容器的电极层及电介质层既可以仅为一层，也可以为两层以上，但优选电极层及电介质层的层数较少。这是由于，假设电极层及电介质层的层数较多，则虽然能够实现第二电容器的高电容化，但不能实现部件内置布线基板的高密度化、小型化(薄型化)。因此，该情况下优选：上述第二电容器的外形尺寸被设定为比上述第一电容器的外形尺寸及上述部件配置区域的外形尺寸大，并且从厚度方向观察上述部件内置布线基板时，在上述第二电容器的设置区域内包含上述第一电容器的设置区域和上述部件配置区域。这样，即使在使部件内置布线基板薄型化的情况下，也能够通过较大地设定第二电容器的外形尺寸而实现第二电容器的高电容化。
作为上述电极层的形成用材料，可列举出例如、银、金、白金、铜、钛、铝、钯、镍、钨等，但特别优选使用熔点比较高的镍。该情况下，若电介质层由高介电常数陶瓷形成，则能够与电介质层同时进行焙烧。此外，由于电极层由比较廉价的材料形成，因此能够实现第二电容器的低成本化。
电极层的厚度例如可以为0.1μm以上50μm以下。若电极层的厚度小于0.1μm，则有可能难以确保电气可靠性。另一方面，若电极层的厚度大于50μm，则第二电容器整体的厚度有可能变厚。关于这一点，若在0.1μm以上50μm以下的范围内设定厚度，则能够确保电气可靠性并防止第二电容器整体变厚。
构成上述第二电容器的电介质层，是指以介电常数高的无机物(例如电介质陶瓷等)为主要成分的层。此处电介质陶瓷是指介电常数高的陶瓷(定义为相对介电常数为10以上的陶瓷)，例如具有钙钛矿型晶体结构的复合氧化物。作为该复合氧化物的具体例，可列举出例如由钛酸钡、钛酸铅及钛酸锶中所选择的一种或两种以上构成的化合物。
电介质层的厚度例如可以为0.1μm以上50μm以下，优选为0.5μm以上20μm以下。电介质层较薄对第二电容器的高电容化有利，但另一方面，若其变得过薄而小于0.1μm时，则有可能在电极层为两层以上时难以确保电极层之间的绝缘。另一方面，若电介质层的厚度大于50μm，则不仅难以实现高电容化，而且有可能使第二电容器整体的厚度变厚。
此处，上述第一电容器、和上述部件配置区域内存在的多个端子经由上述布线层叠部内所设置的连接导体电连接时，优选：上述第二电容器中，形成沿其厚度方向贯通上述第二电容器的贯通孔，上述连接导体以与上述贯通孔的内壁面不接触的状态配置在上述贯通孔内。这样，即使在第二电容器的外形尺寸较大时，也能够可靠地将第一电容器和部件配置区域上配置的部件电连接。此外，上述第一电容器、和上述部件配置区域内存在的多个端子经由上述布线层叠部内所设置的连接导体电连接时，也可以在上述第二电容器的外周部形成缺口部，上述连接导体以与上述缺口部的内壁面不接触的状态配置在上述缺口部内。即使这样也能够得到与第二电容器中形成有贯通孔的情况相同的效果。
此外，作为形成贯通孔的方法，可采用现有周知的方法，作为具体例，有蚀刻加工、激光加工、切削加工、钻孔加工、冲孔加工等。
此外，贯通孔的数量及形状没有特别限定。例如，在上述部件配置区域的外周部环状配置多个信号用端子，上述第二电容器在上述布线层叠部内被埋入于靠近上述布线层叠部的表面的位置时，上述连接导体成为与多个信号用端子相同的配置。该情况下，上述贯通孔与上述多个信号用端子的位置一致而形成为环状，上述连接导体优选是将上述第一电容器和上述多个信号用端子电连接的信号布线。此外，在上述部件配置区域的外周部环状地配置多个信号用端子，上述第二电容器在上述布线层叠部内被埋入于靠近上述芯主面的位置时，上述连接导体由于扇形扩展而配置成相互分离的状态。该情况下，优选的是，上述贯通孔整体上呈环状地形成在多个部位，上述连接导体是将上述第一电容器和上述多个信号用端子电连接的信号布线。
此外，上述第一电容器、和上述部件配置区域内存在的多个端子经由上述布线层叠部内所设置的连接导体电连接时，上述第二电容器在上述布线层叠部内被埋入有多个，并且避开上述连接导体而配置。这样，即使在埋入多个第二电容器时，也能够将第一电容器和部件配置区域上配置的部件可靠地电连接。
此外，上述部件是具有微处理器芯部、输入部及输出部的半导体集成电路元件，上述部件配置区域包括能够与上述微处理器芯部连接的第一配置区域和能够与上述输入部或上述输出部连接的第二配置区域时，优选，上述第一电容器、和上述第一配置区域内存在的多个第一端子经由上述布线层叠部内所设置的第一连接导体电连接，上述第二电容器、和上述第二配置区域内存在的多个第二端子经由上述布线层叠部内所设置的第二连接导体电连接。这样，能够将第一电容器与微处理器芯部电连接，且将第二电容器与输入部或输出部电连接。因此，与微处理器芯部的电源系统另行对输入部或输出部也应该设定电源系统时，能够分别使两者充分工作。因此，即使在作为部件的半导体集成电路元件的内部结构复杂化时，也能够最大限度地发挥半导体集成电路元件的能力，由此容易实现高性能化。
此处，“输入部”是指用于对向微处理器芯部(运算处理部)输入的信号进行处理的处理部，“输出部”是指用于对从微处理器芯部输出的信号进行处理的处理部。
而且如上所述，第一电容器能够与半导体集成电路元件的微处理器芯部电连接，第二电容器能够与半导体集成电路元件的输入部或输出部电连接。即，第一电容器及第二电容器可分别与半导体集成电路元件的不同处理部电连接。具体而言，第一电容器与微处理器芯部单独具有的电源用导体部或接地用导体部电连接。此外，第二电容器与输入部或输出部单独具有的电源用导体部或接地用导体部电连接。此外，上述第一电容器及上述第二电容器既可以相互电连接，也可以相互电气独立。
此处，相对于微处理器芯部在高频域(例如GHz带)工作，输入部或输出部在比其低的频域(例如MHz带)工作。因此，微处理器芯部与输入部或输出部相比需要较高的工作稳定性，需要连接相对大电容的电容器。另一方面，输入部或输出部不需要那么高的动作稳定性，连接相对小电容的电容器即可。
此外，第二配置区域既可以是仅用于输入的配置区域，也可以是仅用于输出的配置区域，还可以是输入/输出兼用的配置区域。即，第二电容器也可以具备输入用电极层及输出用电极层，在输入部可与输入用电极层连接，在输出部可与输出用电极层电连接。
此外，在上述主面侧布线层叠部的表面或上述背面侧布线层叠部的表面设定能够配置表面安装部件的部件配置部，上述部件是具有微处理器芯部、输入部及输出部的半导体集成电路元件，上述部件配置区域包括能够与上述微处理器芯部连接的第一配置区域和能够与上述输入部或上述输出部连接的第二配置区域时，上述第一电容器及上述第二电容器、和上述第一配置区域内存在的多个第一端子经由上述布线层叠部内所设置的第一连接导体电连接，上述部件配置部内存在的连接端子、和上述第二配置区域内存在的多个第二端子经由上述主面侧布线层叠部内及上述背面侧布线层叠部内的至少一侧布线层叠部内所设置的第二连接导体电连接。这样，可将第一电容器及第二电容器与微处理器芯部电连接，且可将表面安装部件与输入部或输出部电连接。因此，在与微处理器芯部的电源系统另行地对输入部或输出部也应该设定电源系统时，能够使两者分别充分地工作。因此，即使在作为部件的半导体集成电路元件的内部结构复杂化时，也能够最大限度地发挥半导体集成电路元件的能力，由此容易实现高性能化。
附图说明
图1是表示将本发明具体化的一个实施方式的布线基板的概略剖视图。
图2是表示第一电容器的概略剖视图。
图3是表示第一电容器、第二电容器及IC芯片等的位置关系的说明图。
图4是布线基板的制造方法的说明图。
图5是布线基板的制造方法的说明图。
图6是布线基板的制造方法的说明图。
图7是布线基板的制造方法的说明图。
图8是布线基板的制造方法的说明图。
图9是布线基板的制造方法的说明图。
图10是布线基板的制造方法的说明图。
图11是布线基板的制造方法的说明图。
图12是表示其他实施方式的第一电容器及IC芯片等的位置关系的说明图。
图13是表示其他实施方式的第一电容器及IC芯片等的位置关系的说明图。
图14是表示其他实施方式的布线基板的概略剖视图。
图15是表示其他实施方式的布线基板的概略剖视图。
图16是表示现有技术的布线基板的概略剖视图。
标号说明
10、100…部件内置布线基板(布线基板)
11…芯基板
12…芯主面
13…芯背面
20…部件配置区域
21…作为部件及半导体集成电路元件的IC芯片
23…构成端子、信号用端子及第一端子的信号用端子焊盘
24…构成第一端子的电源用端子焊盘
25…构成端子、信号用端子及第一端子的信号用焊料凸点
26…构成第一端子的电源用焊料凸点
27…构成第一端子的接地用端子焊盘
28…构成第一端子的接地用焊料凸点
31…作为布线层叠部及主面侧布线层叠部的主面侧组合层
32…作为背面侧布线层叠部的背面侧组合层
33、35、37…作为层间绝缘层的主面侧层间绝缘层
34、36、38…背面侧层间绝缘层
39…布线层叠部及主面侧布线层叠部的表面
41…作为导体层的主面侧导体层
42…背面侧导体层
61…微处理器芯部
62…输入部
63…输出部
64…第一配置区域
65…第二配置区域
90…收容孔部
101、112、113…第二电容器
102…作为电极层的第一镍电极层
103…作为电极层的第二镍电极层
104…电介质层
105、107…第一主面
106、108…第二主面
109、141、142、143…贯通孔
111…作为连接导体及第一连接导体的信号布线
211…背面侧布线层叠部的表面
212…部件配置部
213…作为表面安装部件的芯片电容器
216…作为连接端子的电源用焊盘
217…作为连接端子的电源用焊料凸点
218…作为第二连接导体的电源布线
219…作为连接端子的接地用焊盘
220…作为连接端子的接地用焊料凸点
221…作为第二连接导体的接地布线
222…作为第一连接导体的电源布线
301…第一电容器
302…电容器主面
303…电容器背面
304…作为电容器主体的陶瓷烧结体
305…陶瓷电介质层
311…作为电源用电极的主面侧电源用电极
312…作为接地用电极的主面侧接地用电极
321…作为电源用电极的背面侧电源用电极
322…作为接地用电极的背面侧接地用电极
331…电源用通路导体
332…接地用通路导体
341…电源用内部电极层
342…接地用内部电极层
具体实施方式
以下，根据附图详细说明将本发明的部件内置布线基板具体化的一个实施方式。
如图1所示，本实施方式的部件内置布线基板(以下称为“布线基板”)10是IC芯片内置用的布线基板。布线基板10包括：大致矩形板状的芯基板11、在芯基板11的芯主面12(图1中为上表面)上形成的主面侧组合层(Buildup layer)31(主面侧布线层叠部)、在芯基板11的芯背面13(图1中为下表面)上形成的背面侧组合层32(背面侧布线层叠部)。
本实施方式的芯基板11是纵25mm×横25mm×厚1.0mm的俯视大致矩形板状。芯基板11在平面方向(XY方向)上的热膨胀系数为10～30ppm/℃左右(具体而言为18ppm/℃)。此外，芯基板11的热膨胀系数是指0℃～玻璃态转化温度(Tg)之间的测定值的平均值。芯基板11包括：由玻璃环氧构成的基材161、在基材161的上表面及下表面上形成且由添加了二氧化硅填料等无机填料的环氧树脂构成的子基材164、及在上述基材161的上表面及下表面形成且由铜构成的导体层163。在芯基板11上，多个通孔导体16以贯通芯主面12、芯背面13及导体层163的方式形成。该通孔导体16连接导通芯基板11的芯主面12侧和芯背面13侧，并且与导体层163电连接。此外，通孔导体16的内部由例如环氧树脂等填充体17填充。而且，芯基板11具有在芯背面13的中央部及芯主面12的中央部上开口的俯视呈矩形状的一个收容孔部90。即，收容孔部90是贯通孔。
如图1所示，在收容孔部90内，图2等所示的第一电容器301以埋入的状态被收容。此外，第一电容器301以芯基板11的芯主面12和电容器主面302朝向同一侧的状态被收容。本实施方式的第一电容器301是纵14.0mm×横14.0mm×厚0.8mm的俯视矩形状的板状物。
如图1、图2等所示，本实施方式的第一电容器301是所谓的通路阵列型(Via-array-type)的电容器。构成第一电容器301的陶瓷烧结体304(电容器主体)的热膨胀系数为8～12ppm/℃左右，具体而言为9.5ppm/℃左右。此外，陶瓷烧结体304的热膨胀系数是指30℃～250℃之间的测定值的平均值。陶瓷烧结体304具有一个电容器主面302(图1中为上表面)、一个电容器背面303(图1中为下表面)、及4个电容器侧面306。陶瓷烧结体304具有隔着陶瓷电介质层305将电源用内部电极层341和接地用内部电极层342交替层叠配置的结构。陶瓷电介质层305由高介电常数陶瓷的一种即钛酸钡的烧结体构成，作为电源用内部电极层341及接地用内部电极层342之间的电介质起作用。电源用内部电极层341及接地用内部电极层342均是以镍为主要成分而形成的层，在陶瓷烧结体304的内部每隔一层而配置。
如图1、图2所示，在陶瓷烧结体304上形成有多个导通孔330。这些导通孔330将陶瓷烧结体304在其厚度方向上贯通，并且在整个面上阵列状(例如格子状)配置。在各导通孔330内，形成有将陶瓷烧结体304的电容器主面302及电容器背面303之间连通的多个通路导体(Via conductor)331、332、333，通路导体331、332、333以镍为主要材料。各电源用通路导体331贯通各电源用内部电极层341，将它们之间相互电连接。各接地用通路导体332贯通各接地用内部电极层342，将它们之间相互电连接。各电源用通路导体331、各接地用通路导体332及各信号用通路导体333整体上以阵列状配置。本实施方式中，为了说明方便，将通路导体331、332、333以5列×5列图示，但实际上有更多的列存在。
而且，如图2等所示，在陶瓷烧结体304的电容器主面302上，突出设置有多个主面侧电源用电极311(电源用电极)、多个主面侧接地用电极312(接地用电极)、和多个主面侧信号用电极313。主面侧电源用电极311与多个电源用通路导体331的电容器主面302侧的端面直接连接，主面侧接地用电极312与多个接地用通路导体332的电容器主面302侧的端面直接连接，主面侧信号用电极313与多个信号用通路导体333的电容器主面302侧的端面直接连接。在陶瓷烧结体304的电容器背面303上，突出设置有多个背面侧电源用电极321(电源用电极)、多个背面侧接地用电极322(接地用电极)、和多个背面侧信号用电极323。背面侧电源用电极321与多个电源用通路导体331的电容器背面303侧的端面直接连接，背面侧接地用电极322与多个接地用通路导体332的电容器背面303侧的端面直接连接，背面侧信号用电极323与信号用通路导体333的电容器背面303侧的端面直接连接。因此，电源用电极311、321与电源用通路导体331及电源用内部电极层341导通，接地用电极312、322与接地用通路导体332及接地用内部电极层342导通。另一方面，信号用电极313、323仅与信号用通路导体333导通。电极311～313、321～323以镍为主要材料而形成，表面被未图示的镀铜层包覆。
例如，若从主板侧经由电极321、322进行通电，在电源用内部电极层341-接地用内部电极层342之间施加电压，则在电源用内部电极层341中蓄积例如正电荷，在接地用内部电极层342中蓄积例如负电荷。结果，第一电容器301作为电容器起作用。在陶瓷烧结体304中，电源用通路导体331及接地用通路导体332彼此相邻而配置。由此，实现电感成分的减少。
如图1等所示，收容孔部90和第一电容器301的间隙被由高分子材料(本实施方式中为作为热固化性树脂的环氧树脂)构成的树脂填充剂92填充。该树脂填充剂92具有将第一电容器301固定于芯基板11的功能。此外，第一电容器301俯视呈大致正方形，在四角具有倒角尺寸0.55mm以上(本实施方式中倒角尺寸0.6mm)的倒角部。由此，伴随温度变化而树脂填充剂92变形时，能够缓和向第一电容器301角部集中应力，因此能够防止树脂填充剂92产生龟裂。
如图1所示，在芯基板11的芯主面12上形成的上述主面侧组合层31具有将由热固化性树脂(环氧树脂)构成的3层主面侧层间绝缘层33、35、37和由铜构成的主面侧导体层41交替层叠的结构。本实施方式中，主面侧组合层31的热膨胀系数为10～60ppm/℃左右(具体而言为20ppm/℃左右)。此外，主面侧组合层31的热膨胀系数是指30℃～玻璃态转化温度(Tg)间的测定值的平均值。在主面侧层间绝缘层33、35、37内，分别设置由镀铜形成的通路导体43。而且，在主面侧层间绝缘层35内，设置由导电性浆料的一种即铜浆料的固化物构成的通路导体44。此外，在位于第一层主面侧层间绝缘层33表面上的主面侧导体层41的局部上，电连接有上述通孔导体16的上端。在主面侧层间绝缘层33内设置的通路导体43的局部与第一电容器301的上述电极311～313连接。
如图1所示，在第三层主面侧层间绝缘层37的表面上的多个部位上，形成有构成第一端子的端子焊盘(具体而言是信号用端子焊盘23、电源用端子焊盘24及接地用端子焊盘27)。在主面侧层间绝缘层37的表面上的多个部位上，形成有构成第二端子的端子焊盘(具体而言是输入侧电源用端子焊盘、输入侧接地用端子焊盘、输出侧电源用端子焊盘及输出侧接地用端子焊盘)。而且，主面侧层间绝缘层37的表面大致被阻焊剂50整体覆盖。在阻焊剂50的预定部位上形成有使上述各端子焊盘露出的开口部46。在信号用端子焊盘23的表面上配置有构成第一端子的信号用焊料凸点25，在电源用端子焊盘24的表面上配置有同样构成第一端子的电源用焊料凸点26，在接地用端子焊盘27的表面上配置有同样构成第一端子的接地用焊料凸点28。在输入侧电源用端子焊盘的表面上配置有构成第二端子的输入侧电源用焊料凸点(图示略)，在输入侧接地用端子焊盘的表面上配置有同样构成第二端子的输入侧接地用焊料凸点(图示略)。而且，在输出侧电源用端子焊盘的表面上配置有构成第二端子的输出侧电源用焊料凸点(图示略)，在输出侧接地用端子焊盘的表面上配置有同样构成第二端子的输出侧接地用焊料凸点(图示略)。
如图1所示，各焊料凸点(信号用焊料凸点25、电源用焊料凸点26、接地用焊料凸点28、输入侧电源用焊料凸点、输入侧接地用焊料凸点、输出侧电源用焊料凸点及输出侧接地用焊料凸点)与IC芯片21(半导体集成电路元件)的面连接端子22电连接。本实施方式的IC芯片21是纵12.0mm×横12.0mm×厚0.9mm的俯视矩形状的板状物，由热膨胀系数为3～4ppm/℃左右(具体而言为3.5ppm/℃左右)的硅构成。IC芯片21具有微处理器芯部61、输入部62及输出部63(参照图3)。此外，上述第一端子及上述第二端子存在的区域是可配置IC芯片21的部件配置区域20。部件配置区域20设定在主面侧组合层31的表面39上，是纵12.0mm×横12.0mm的俯视矩形状的区域。部件配置区域20由存在有第一端子且可与微处理器芯部61连接的第一配置区域64、存在有第二端子且可与输入部62及输出部63连接的第二配置区域65构成。
如图1所示，在芯基板11的芯背面13上形成的上述背面侧组合层32与上述主面侧组合层31大致具有相同结构。即，背面侧组合层32的热膨胀系数为10～60ppm/℃左右(具体而言为20ppm/℃左右)，具有将由热固化性树脂(环氧树脂)构成的3层背面侧层间绝缘层34、36、38和背面侧导体层42交替层叠的结构。在背面侧层间绝缘层34、36、38内，分别设有通过镀铜形成的通路导体47。在位于第一层背面侧层间绝缘层34下表面上的背面侧导体层42的局部上，电连接有上述通孔导体16的下端。而且，在第三层背面侧层间绝缘层38的下表面上的多个部位，格子状地形成由经由通路导体47与背面侧导体层42电连接的BGA用焊盘48。背面侧层间绝缘层38的下表面大致被阻焊剂51整体覆盖。阻焊剂51的预定部位上形成有使BGA用焊盘48露出的开口部40。在BGA用焊盘48的表面上配置有多个焊料凸点49，用于实现与未图示的主板之间的电连接。而且，通过各焊料凸点49，图1所示的布线基板10安装在未图示的主板上。
如图1、图3所示，在主面侧组合层31内相邻的主面侧层间绝缘层35、37之间的界面上，埋入有第二电容器101。本实施方式的第二电容器101是纵24.0mm×横24.0mm×厚0.02mm的俯视矩形状的薄片状的电容器。即，第二电容器101的外形尺寸被设定为比上述第一电容器301的外形尺寸及上述部件配置区域20的外形尺寸大。在从厚度方向观察布线基板10的情况下，在第二电容器101的设置区域内包含第一电容器301的设置区域和部件配置区域20(参照图3)。换言之，第二电容器101配置在第一电容器301和部件配置区域20之间。而且，部件配置区域20位于第一电容器301及第二电容器101的正上方。
如图1所示，第二电容器101具有由两层的镍电极层102、103夹持由钛酸钡构成的一层电介质层104的结构。本实施方式中，第一镍电极层102及第二镍电极层103的厚度设定为8μm，电介质层104的厚度设定为4μm。电介质层104的热膨胀系数小于15ppm/℃，具体而言为12～13ppm℃左右。此外，电介质层104的热膨胀系数是指30℃～250℃之间的测定值的平均值。
第一镍电极层102具有与上述主面侧组合层31的表面39平行配置的第一主面105及第二主面106。第一镍电极层102的第一主面105与上述主面侧层间绝缘层37面接触，在第一镍电极层102的第二主面106上形成有电介质层104。而且，第一镍电极层102经由在主面侧组合层31内设置的通路导体43与上述电源用端子焊盘24及上述接地用端子焊盘27电连接。第一镍电极层102经由在主面侧组合层31内设置的通路导体43与上述输入侧电源用端子焊盘、上述输入侧接地用端子焊盘、上述输出侧电源用端子焊盘及上述输出侧接地用端子焊盘电连接。
如图1所示，上述第二镍电极层103具有与主面侧组合层31的表面39平行配置的第一主面107及第二主面108。在第二镍电极层103的第一主面107上形成有电介质层104，第二镍电极层103的第二主面108与上述主面侧层间绝缘层35面接触。而且，第二镍电极层103与在主面侧层间绝缘层35内设置的上述通路导体44的上端面连接，连接有第二镍电极层103的通路导体44与上述第一电容器301的电极311、312连接。即，第一电容器301及第二电容器101相互电连接。
而且，若向这样构成的上述第二电容器101进行通电，在上述第一镍电极层102-第二镍电极层103之间施加预定的电压，则在一个电极层蓄积正电荷，在另一个电极层蓄积负电荷。
如图1所示，在第二电容器101的多个部位上，形成有将第二电容器101沿其厚度方向贯通的贯通孔109。贯通孔109的形状没有特别限定，但本实施方式的贯通孔109从第二电容器101的厚度方向观察为圆形状的贯通孔。而且，在各贯通孔109的内部，进入有主面侧层间绝缘层35、37的一部分。
此外，在各贯通孔109内，配置有信号布线111(第一连接导体)、输入侧电源布线(第二连接导体)、输入侧接地布线(第二连接导体)、输出侧电源布线(第二连接导体)及输出侧接地布线(第二连接导体)。信号布线111、输入侧电源布线、输入侧接地布线、输出侧电源布线及输出侧接地布线设置在上述主面侧组合层31内，且在贯通孔109的内壁面以非接触的状态配置。信号布线111、输入侧电源布线、输入侧接地布线、输出侧电源布线及输出侧接地布线由上述主面侧导体层41及上述通路导体43构成。信号布线111是将上述第一电容器301的主面侧信号用电极313、上述第一配置区域64内存在的上述第一端子(上述信号用端子焊盘23及上述信号用焊料凸点25)电连接的布线。因此，与信号用焊料凸点25连接的上述IC芯片21的上述微处理器芯部61经由信号布线111与第一电容器301电连接。输入侧电源布线是将第二电容器101、在上述第二配置区域65内存在的上述第二端子(上述输入侧电源用端子焊盘及上述输入侧电源用焊料凸点)电连接的布线。因此，与输入侧电源用焊料凸点连接的IC芯片21的上述输入部62经由输入侧电源布线与第二电容器101电连接。输入侧接地布线是将第二电容器101、在第二配置区域65内存在的第二端子(上述输入侧接地用端子焊盘及上述输入侧接地用焊料凸点)电连接的布线。因此，与输入侧接地用焊料凸点连接的IC芯片21的输入部62经由输入侧接地布线与第二电容器101电连接。输出侧电源布线是将第二电容器101、在第二配置区域65内存在的第二端子(上述输出侧电源用端子焊盘及上述输出侧电源用焊料凸点)电连接的布线。因此，与输出侧电源用焊料凸点连接的IC芯片21的上述输出部63经由输出侧电源布线与第二电容器101电连接。输出侧接地布线是将第二电容器101、在第二配置区域65内存在的第二端子(上述输出侧接地用端子焊盘及上述输出侧接地用焊料凸点)电连接的布线。因此，与输出侧接地用焊料凸点连接的IC芯片21的输出部63经由输出侧接地布线与第二电容器101电连接。
接着，对本实施方式的布线基板10的制造方法进行说明。
芯基板准备工序中，通过现有周知的方法制作芯基板11的中间制品，并将其预先准备好。
芯基板11的中间制品如下进行制作。首先，准备在纵400mm×横400mm×厚0.8mm的基材161的双面贴附铜箔的铜片层叠板(Copper clad laminate)(图示略)。接着，进行铜片层叠板双面的铜箔的蚀刻而通过例如消去(Subtractive)法将导体层163图案化。具体而言，在无电解镀铜后，将该无电解镀铜层作为共用电极而实施电解镀铜。进而层压干膜，对该干膜进行曝光及显影，从而以预定图案形成干膜。在该状态下，通过蚀刻将不需要的电解镀铜层、无电解镀铜层及铜箔除去。之后，将干膜剥离。接着，将基材161的上表面及下表面和导体层163粗化后，在基材161的上表面及下表面通过热压接贴合添加有无机填料的环氧树脂膜(厚度80μm)，形成子基材164。
接着，对由基材161及子基材164构成的层叠体使用铣床进行开孔加工，在预定位置形成作为收容孔部90的贯通孔，得到芯基板11的中间制品(图4参照)。此外，芯基板11的中间制品是指沿平面方向横竖排列多个应作为芯基板11的区域的结构的多块芯基板。
而且，在第一电容器准备工序中，通过现有周知的方法制作第一电容器301，将其预先准备好。
第一电容器301如下进行制作。即，形成陶瓷的印刷电路基板，在该印刷电路基板上网版印刷内部电极层用镍浆料并使其干燥。由此，之后形成作为电源用内部电极层341的电源用内部电极部、作为接地用内部电极层342的接地用内部电极部。接着，交替层叠形成有电源用内部电极部的印刷电路基板和形成有接地用内部电极部的印刷电路基板，沿薄片层叠方向施加按压力，使各印刷电路基板一体化而形成印刷电路基板层叠体。
而且，使用激光加工机在印刷电路基板层叠体上贯通形成多个导通孔330，使用未图示的浆料压入填充装置，在各导通孔330内填充通路导体用镍浆料。接着，在印刷电路基板层叠体的上表面上印刷浆料，在印刷电路基板层叠体的上表面侧以覆盖各导体部的上端面的方式形成主面侧电源用电极311、主面侧接地用电极312及主面侧信号用电极313。在印刷电路基板层叠体的下表面上印刷浆料，在印刷电路基板层叠体的下表面侧以覆盖各导体部的下端面的方式形成背面侧电源用电极321、背面侧接地用电极322及背面侧信号用电极323。之后，进行印刷电路基板层叠体的干燥，使各电极311～313、321～323固化一定程度。接着，使印刷电路基板层叠体脱脂，进而在预定温度下进行预定时间的焙烧。结果，钛酸钡及浆料中的镍同时烧结，形成陶瓷烧结体304。
接着，对得到的陶瓷烧结体304具有的各电极311～313、321～323进行无电解镀铜(厚度10μm左右)。结果，在各电极311～313、321～323上形成镀铜层，完成第一电容器301。
在第二电容器准备工序中，通过现有周知的方法制作第二电容器101，将其预先准备好。
第二电容器101如下进行制作。首先通过以下的步骤调制电介质浆料。用容器(Pot)将平均粒径0.7μm的钛酸钡粉末(电介质粉)、乙醇和甲苯的混合溶剂、分散剂、增塑剂进行湿式混合，在充分混合的时刻，添加有机粘合剂进一步混合。由此，得到作为形成电介质印刷电路基板时的起始材料的电介质浆料。此时，通过适宜变更各成分的配合比例，将电介质浆料调制成约0.5Pa·s的粘度(通过リオン株式会社制粘度计中的VT-04型粘度计，用No.1转子在62.5rpm、25℃下测定1分钟的粘度。)接着，使用该电介质浆料如下形成电介质印刷电路基板。即，准备预定宽度的PET膜的卷，将该卷设置在浇铸装置的供给侧，通过刮刀法、唇口涂敷(Lip coating)等现有周知的方法在PET膜的上表面以薄且均匀的厚度浇铸(涂覆)电介质浆料。之后，通过配置在浇铸装置的供给侧和卷绕侧之间的加热器对薄片状浇铸的电介质浆料进行加热干燥，形成厚度5μm的电介质印刷电路基板(作为电介质层104的未烧结电介质层)。
另外，以与电介质印刷电路基板的情况大致相同的方法制作镍印刷电路基板。首先，在平均粒径0.7μm的镍粉末(金属粉)中添加分散剂、增塑剂。以萜品醇作为分散介质，进而添加有机粘合剂后进行混合。接着，使用该混合物，形成镍印刷电路基板。即，准备预定宽度的PET膜的卷，将该卷设置在浇铸装置的供给侧，在PET膜的上表面以薄且均匀的厚度浇铸上述混合物。之后，通过加热器将浇铸成薄片状的混合物加热干燥，形成厚度9μm的镍印刷电路基板(作为镍电极层102、103的未烧结电极层)。
而且，准备冲切模具等，将电介质印刷电路基板及镍印刷电路基板切断成150mm方形。在该阶段，各印刷电路基板尚未固化，因此能够比较简单地进行冲切，而且能够将龟裂的发生防患于未然。
接着，在作为电介质层104的电介质印刷电路基板的两侧分别层叠作为镍电极层102、103的镍印刷电路基板。具体而言，在电介质印刷电路基板的单面(不存在PET膜一侧的面)上层叠配置带PET膜的镍印刷电路基板。接着，使用层压装置在80℃且500kgf/cm2的条件下施加按压力，使其压接。将电介质印刷电路基板的PET膜剥离后，在电介质印刷电路基板的剥离面上，层叠配置带PET膜的镍印刷电路基板。接着，使用层压装置在80℃且750kgf/cm2的条件下施加按压力，使其压接。
而且，在附着有PET膜的状态下，对作为电介质层104的电介质印刷电路基板、及作为镍电极层102、103的镍印刷电路基板进行激光开孔加工。结果，在焙烧前形成贯通电介质印刷电路基板及镍印刷电路基板的贯通孔109。之后，通过通用的切断机以25mm方形进行切断后，将PET膜剥离，从而得到未烧结层叠体。该未烧结层叠体成为电介质印刷电路基板及镍印刷电路基板层叠配置的状态。
接着，将上述未烧结层叠体在大气中在250℃下脱脂10个小时，而且在还原气氛中在1260℃下焙烧预定时间。结果，钛酸钡及镍被加热而同时烧结，得到以厚度8μm的第一镍电极层102、厚度4μm的电介质层104、厚度8μm的第二镍电极层103的顺序层叠的烧结体(第二电容器101)。
接着，调合硅烷偶合剂(KBM-403：信越化学制)的浓度为1wt％的醋酸水溶液。在其中将焙烧后的第二电容器101浸渍1分钟并提起。而且，将表面剩余的硅烷偶合剂冲洗后，在110℃下干燥5分钟。
随后的收容工序中，首先，用可剥离的粘接带171将收容孔部90的芯背面13侧开口密封。粘接带171被支撑台(图示略)支撑。接着，使用安装装置(ヤマハ发动机株式会社制)，在使芯主面12和电容器主面302朝向同一侧且使芯背面13和电容器背面303朝向同一侧的状态下将第一电容器301收容在收容孔部90内(参照图5)。此时，通过各电极321～323的表面贴附于粘接带171的粘着层，第一电容器301临时固定。
随后的填充工序中，在收容孔部90和第一电容器301的间隙中，使用分配装置(Asymtek公司制)填充热固化性树脂制的树脂填充剂92(株式会社ナミツクス制)(参照图5)。在随后的固定工序中，使树脂填充剂92固化，由此将第一电容器301固定在收容孔部90内。而且，在固定工序后，将粘接带171剥离。之后，进行芯基板11的芯主面12及芯背面13等的粗化。
接着，根据现有周知的方法在芯主面12上形成主面侧组合层31，并且在芯背面13上形成背面侧组合层32。具体而言，首先，在芯主面12及电容器主面302上包覆感光性环氧树脂而进行曝光及显影，由此形成主面侧层间绝缘层33。此外，在芯背面13及电容器背面303上包覆感光性环氧树脂而进行曝光及显影，由此形成背面侧层间绝缘层34。此外，代替包覆感光性环氧树脂，也可以包覆绝缘树脂、液晶聚合物(LCP：Liquid Crystalline Polymer)。
进而，使用YAG激光器或二氧化碳激光器进行激光开孔加工，在应形成通路导体43的位置形成导通孔121、122(参照图6)。具体而言，形成贯通主面侧层间绝缘层33的导通孔121，使在第一电容器301的电容器主面302上突出设置的电极311～313的表面露出。此外，形成贯通背面侧层间绝缘层34的导通孔122，使在第一电容器301的电容器背面303上突出设置的电极321～323的表面露出。进而，使用钻孔机进行开孔加工，预先在预定位置形成贯通芯基板11及层间绝缘层33、34的贯通孔131。而且，对层间绝缘层33、34的表面上、导通孔121、122的内表面及贯通孔131的内表面进行无电解镀铜后，形成抗蚀剂，接着进行电解镀铜。进而，除去抗蚀剂进行软蚀刻。由此，在主面侧层间绝缘层33上形成主面侧导体层41的图案，并且在背面侧层间绝缘层34上形成背面侧导体层42的图案(参照图7)。与此同时，在贯通孔内形成通孔导体16，并且在各导通孔121、122的内部形成通路导体43、47。之后，在通孔导体16的空洞部用绝缘树脂材料(环氧树脂)填充，形成填充体17。
接着，在主面侧层间绝缘层33上包覆感光性环氧树脂，进行曝光及显影，由此形成在应形成通路导体43的位置具有导通孔123、在应形成通路导体44的位置具有导通孔124的主面侧层间绝缘层35(图8参照)。此外，在背面侧层间绝缘层34上包覆感光性环氧树脂，进行曝光及显影，由此形成在应形成通路导体47的位置具有导通孔125的背面侧层间绝缘层36。此外，代替包覆感光性环氧树脂，也可以包覆绝缘树脂、液晶聚合物。该情况下，通过激光加工机等，在应形成通路导体43、44、47的位置形成导通孔123～125。接着，在主面侧层间绝缘层35上配置具有使导通孔124露出的开口部的金属掩模(图示略)。而且，经由金属掩模在导通孔124内印刷铜浆料而形成通路导体44，除去金属掩模。接着，对层间绝缘层35、36的表面上、及导通孔123、125的内表面进行无电解镀铜后，形成抗蚀剂，接着进行电解镀铜。进而，除去抗蚀剂而进行软蚀刻。由此，在上述导通孔123、125的内部形成通路导体43、47，并且在层间绝缘层35、36上形成导体层41、42的图案(参照图9)。此外，也可以不是在形成通路导体44后形成通路导体43、47及导体层41、42，而是在形成通路导体43、47及导体层41、42后形成通路导体44。
接着，在第二层的主面侧层间绝缘层35上，使第一镍电极层102的第一主面105侧和第二镍电极层103的第一主面107侧朝上，配置第二电容器101(参照图9、图10)。
更详细地说，使用带加热机构的安装机，在180℃下进行1分钟加热，并将第二电容器101配置在主面侧层间绝缘层35上，以预定的压力按压。随之，主面侧层间绝缘层35的一部分进入第二电容器101的贯通孔109内，因此第二电容器101被可靠地定位(参照图10)。在该时刻，主面侧层间绝缘层35中，仅第二电容器101的周边部分固化。配置第二电容器101后，在150℃下进行加热30分钟的固化工序，使主面侧层间绝缘层35固化，并且烧结构成通路导体44的浆料中的铜。由此，第二电容器101被支撑固定在第二层主面侧层间绝缘层35上，并且陶瓷电容器101的第二镍电极层103和通路导体44连接。
接着，在层间绝缘层35、36上包覆感光性环氧树脂，进行曝光及显影，由此形成具有在应形成通路导体43、47的位置具有导通孔126、127的层间绝缘层37、38(参照图11)。此外，代替包覆感光性环氧树脂，也可以包覆绝缘树脂、液晶聚合物。该情况下，通过激光加工机等，在应形成通路导体43、47的位置形成导通孔126、127。此外，在该时刻，第二电容器101完全被埋入主面侧层间绝缘层35、37内。接着，根据现有公知的方法进行电解镀铜，在上述导通孔126、127的内部形成通路导体43、47。与此同时，在主面侧层间绝缘层37上形成端子焊盘(具体而言是信号用端子焊盘23、电源用端子焊盘24、接地用端子焊盘27、输入侧电源用端子焊盘、输入侧接地用端子焊盘、输出侧电源用端子焊盘及输出侧接地用端子焊盘)。此外，在背面侧层间绝缘层38上形成BGA用焊盘48。
接着，在层间绝缘层37、38上涂覆感光性环氧树脂而使其固化，由此形成阻焊剂50、51。接着，在配置预定的掩模的状态下进行曝光及显影，在阻焊剂50、51上将开口部40、46图案化。进而，在上述端子焊盘上形成焊料凸点(具体而言是信号用焊料凸点25、电源用焊料凸点26、接地用焊料凸点28、输入侧电源用焊料凸点、输入侧接地用焊料凸点、输出侧电源用焊料凸点、输出侧接地用焊料凸点)。此外，在BGA用焊盘48上形成焊料凸点49。此外，可以认为该状态的部件是沿平面方向横竖排列有多个应成为布线基板10的制品区域的多块布线基板。进而，将多块布线基板分割后，同时得到各制品即布线基板10。
接着，在构成布线基板10的主面侧组合层31的部件配置区域20上配置IC芯片21。此时，将IC芯片21侧的面连接端子22和各焊料凸点对其位置。而且，加热到220℃～240℃左右的温度而对各焊料凸点进行回流，由此将各焊料凸点和面连接端子22接合，将布线基板10侧和IC芯片21侧电连接。结果，在部件配置区域20上配置IC芯片21(参照图1)。
因此，根据本实施方式可得到以下的效果。
(1)在现有技术的布线基板401中，在布线基板401的表面402上配置电容器(芯片电容器412)(参照图17)，但在本实施方式的布线基板10中，在主面侧组合层31内埋入电容器(第二电容器101)。由此，将部件配置区域20上配置的IC芯片21和电容器连接的布线比现有的短，因此防止了布线的电感成分增加。因此，能够可靠地减少第二电容器101引起的IC芯片21的噪声，并且能够可靠地实现电源电压的稳定化。
(2)本实施方式中，在布线基板10中内置有第一电容器301及第二电容器101两者，而且部件配置区域20位于第一电容器301及第二电容器101的正上方。因此，部件配置区域20上配置的IC芯片21被高刚性且热膨胀率小的第一电容器301及第二电容器101支撑。因此，在上述部件配置区域20中，由于主面侧组合层31难以变形，因此能够更稳定地支撑部件配置区域20上配置的IC芯片21。因此，能够防止大的热应力引起IC芯片21龟裂、连接不良。因此，作为IC芯片21，能够使用热膨胀差引起的应力(变形)较大而热应力的影响较大、且发热量较大这种使用时的热冲击严格的边长10mm以上的大型的IC芯片、以及较脆的Low-k(低介电常数)的IC芯片。
(3)由于本实施方式的第一电容器301是通路阵列型的电容器，因此容易实现第一电容器301自身的小型化，进而能够实现布线基板10整体的小型化。此外，由于本实施方式的第二电容器101是薄片状的电容器，因此容易实现第二电容器101自身的薄型化，进而能够实现布线基板10整体的薄型化。
(4)本实施方式中，将第一电容器301和IC芯片21电连接的信号布线111配置在第二电容器101的贯通孔109内。由此，由于信号布线111较短，因此能够将进入第一电容器301和IC芯片21之间的噪声抑制得极小，也不产生错误动作等不良情况，能够得到高可靠性。此外，将信号布线111配置在贯通孔109内，由此布线基板10内的布线密集，因此能够实现布线基板10的小型化。
此外，本发明的实施方式也可以如下变更。
·上述实施方式中，在第二电容器101的多个部位形成从第二电容器101的厚度方向观察呈圆形的贯通孔109。但是，贯通孔的数量及形状没有特别限定。
例如，第二电容器101在主面侧组合层31内被埋入在靠近主面侧组合层31的表面39的位置，且第二电容器101和表面39的距离被设定为比第二电容器101和芯主面12的距离短时，各信号布线111与多个信号用端子(信号用端子焊盘23及信号用焊料凸点25)成为同样的配置。例如，多个信号用端子被环状配置时，如图12所示，信号布线111也环状配置。该情况下优选：在第二电容器101的一个部位，使从第二电容器101的厚度方向观察呈环状的贯通孔141与多个信号用端子的位置一致，在贯通孔141内配置全部信号布线111。
此外，第二电容器101在主面侧组合层31内被埋入在靠近芯主面12的位置，且第二电容器101和芯主面12的距离被设定为比第二电容器101和表面39的距离短时，由于各信号布线111扇形扩展，因此被配置成相互分离的状态。该情况下优选：如图13所示，在第二电容器101的多个部位(图13中为4个部位)，形成从第二电容器101的厚度方向观察呈矩形状的贯通孔142、143，作为整体成为环状地配置各贯通孔142、143。而且，优选在各贯通孔142中分别各配置多个信号布线111(图13中为各配置两个)，并且在各贯通孔143中分别各配置多个信号布线111(图13中为各配置6个)。这样，将贯通孔142、143的大小被抑制在必要最小限度，因此能够相应地加大第二电容器101的面积，进而能够增大第二电容器101的电容。
·上述实施方式的布线基板10中，一个第二电容器101被埋入主面侧组合层31内。但是，如图14所示，也可以是多个(图14中为两个)第二电容器112、113被埋入主面侧组合层31内的布线基板100。此外，该情况下，第二电容器112、113避开信号布线111而配置。
·如图15所示，也可以在背面侧组合层32的表面211(或主面侧组合层31的表面39)上设定部件配置部212，在部件配置部212上配置芯片电容器213、电阻(图示略)等表面安装部件。芯片电容器213具有例如经由电介质层将电源用内部电极层和接地用内部电极层交替层叠配置的结构。而且，在芯片电容器213中相互相对的一对侧面上，分别设置与电源用内部电极层及电源用焊料凸点217连接的电源用电极214、和与接地用内部电极层及接地用焊料凸点220连接的接地用电极215。
此外，IC芯片21的电源线的电位因在高速开关时产生的开关噪声而瞬时下降。因此如图15所示，也可以将第一电容器301经由设在主面侧组合层31内的第一连接导体(信号布线111)与在第一配置区域64内存在的多个第一端子(信号用端子焊盘23)电连接。并且，也可以将第二电容器101经由在主面侧组合层31内设置的第一连接导体(电源布线222或接地布线)与第一配置区域64内存在的多个第一端子(电源用端子焊盘24或接地用端子焊盘27)电连接。即，也可以将第一电容器301及第二电容器101与IC芯片21的微处理器芯部61连接。此外，对于第一电容器301，由于通过通路导体331～333连接多个电极层341、342，因此存在相比第二电容器101电感较大的缺点，但由于电极层341、342和电介质层305的层数较多，因此存在相比第二电容器101静电电容较大的优点。另一方面，对于第二电容器101，由于电极层102、103和电介质层104的层数较少，因此存在相比第一电容器301静电电容较小的缺点，但由于不存在第一电容器301这样的通路导体331～333，因此存在相比第一电容器301电感较小的优点。即，第一电容器301及第二电容器101起到用于IC芯片21的去耦电容器的功能，通过将两者组合使用，可使缺点相互弥补。因此，通过电容器101、301进行IC芯片21的去耦，由此能够可靠地抑制电源线的电位下降。
在上述情况下，也可以经由电源布线218将部件配置部212内存在的连接端子(电源用焊盘216及电源用焊料凸点217)、构成部件配置区域20的第二配置区域65内存在的第二端子(输入侧电源用端子焊盘或输出侧电源用端子焊盘)电连接。此外，也可以经由接地布线221将部件配置部212内存在的连接端子(接地用焊盘219及接地用焊料凸点220)、第二配置区域65内存在的第二端子(输入侧接地用端子焊盘或输出侧接地用端子焊盘)电连接。即，也可以将芯片电容器213与IC芯片21的输入部62及输出部63连接。此外，电源布线218及接地布线221是在芯基板11内及组合层31、32内设置的第二连接导体，是由通孔导体16、导体层41、42及通路导体43、47构成的布线。
·上述实施方式中，使用具有微处理器芯部61、输入部62及输出部63的IC芯片21作为部件配置区域20上配置的部件，但也可以使用DRAM、SRAM、芯片电容器、寄存器等作为部件。
·上述实施方式的第二电容器101具有将一层电介质层104和两层镍电极层102、103层叠的结构，但也可以变更电介质层104及镍电极层102、103的层数。
接着，下面列举通过上述实施方式获得的技术思想。
(1)一种部件内置布线基板，其特征在于，包括：芯基板，具有芯主面及芯背面，具有至少在上述芯主面侧开口的收容孔部；第一电容器，具有电容器主面及电容器背面，在使上述芯主面和上述电容器主面朝向同一侧的状态下被收容于上述收容孔部；主面侧布线层叠部，在上述芯主面上交替层叠主面侧层间绝缘层及主面侧导体层而成，并在其表面上设定可配置部件的部件配置区域；背面侧布线层叠部，在上述芯背面上交替层叠背面侧层间绝缘层及背面侧导体层而成；以及薄片状的第二电容器，具有电极层和电介质层，上述电极层具有第一主面及第二主面，上述电介质层形成在上述电极层的上述第一主面及上述第二主面中的至少任一个面上，在将上述第一主面及上述第二主面与上述主面侧布线层叠部的表面平行配置的状态下，上述第二电容器被埋入上述主面侧布线层叠部内相邻的上述主面侧层间绝缘层之间的界面，并且被配置在上述第一电容器和上述部件配置区域之间。
(2)一种部件内置布线基板，其特征在于，包括：芯基板，具有芯主面及芯背面，具有至少在上述芯主面侧开口的收容孔部；第一电容器，具有电容器主面及电容器背面，在使上述芯主面和上述电容器主面朝向同一侧的状态下被收容于上述收容孔部；布线层叠部，在上述芯主面上交替层叠层间绝缘层及导体层而成，在该布线层叠部的表面上设定能够配置部件的部件配置区域；以及第二电容器，具有电极层和电介质层，上述电极层具有第一主面及第二主面，上述电介质层形成在上述电极层的上述第一主面及上述第二主面中的至少任一个面上，在将上述第一主面及上述第二主面与上述布线层叠部的表面平行配置的状态下，上述第二电容器被埋入上述布线层叠部内，并且被配置在上述第一电容器和上述部件配置区域之间，与上述布线层叠部的表面之间的距离被设定为小于与上述芯主面之间的距离，所述部件内置布线基板中，上述第一电容器和上述部件配置区域内存在的多个端子经由上述布线层叠部内所设置的连接导体电连接，在上述部件配置区域的外周部，多个信号用端子被配置为环状，在上述第二电容器中，沿其厚度方向贯通上述第二电容器的贯通孔与上述多个信号用端子的位置一致而形成为环状，上述连接导体在与上述贯通孔的内壁面不接触的状态下配置在上述贯通孔内，是将上述第一电容器和上述多个信号用端子电连接的信号布线。
(3)一种部件内置布线基板，其特征在于，包括：芯基板，具有芯主面及芯背面，具有至少在上述芯主面侧开口的收容孔部；第一电容器，具有电容器主面及电容器背面，在使上述芯主面和上述电容器主面朝向同一侧的状态下被收容于上述收容孔部；布线层叠部，在上述芯主面上交替层叠层间绝缘层及导体层而成，在该布线层叠部的表面上设定能够配置部件的部件配置区域；以及第二电容器，具有电极层和电介质层，上述电极层具有第一主面及第二主面，上述电介质层形成在上述电极层的上述第一主面及上述第二主面中的至少任一个面上，在将上述第一主面及上述第二主面与上述布线层叠部的表面平行配置的状态下，上述第二电容器被埋入上述布线层叠部内，并且被配置在上述第一电容器和上述部件配置区域之间，与上述芯主面之间的距离被设定为小于与上述布线层叠部的表面之间的距离，所述部件内置布线基板中，上述第一电容器和上述部件配置区域内存在的多个端子经由上述布线层叠部内所设置的连接导体电连接，在上述部件配置区域的外周部，多个信号用端子被配置为环状，在上述第二电容器中，沿其厚度方向贯通上述第二电容器的贯通孔整体上呈环状地形成于多个部位，上述连接导体在与上述贯通孔的内壁面不接触的状态下配置在上述贯通孔内，是将上述第一电容器和上述多个信号用端子电连接的信号布线。

Claims (10)

1.一种部件内置布线基板，其特征在于，包括：
芯基板，具有芯主面和芯背面，具有至少在上述芯主面侧开口的收容孔部；
第一电容器，具有电容器主面和电容器背面，在上述芯主面和上述电容器主面朝向同一侧的状态下被收容于上述收容孔部；
布线层叠部，在上述芯主面上交替层叠层间绝缘层和导体层而成，在该布线层叠部的表面上设定能够配置部件的部件配置区域；以及
第二电容器，具有电极层和电介质层，上述电极层具有第一主面和第二主面，上述电介质层形成在上述电极层的上述第一主面和上述第二主面中的至少任一个面上，在将上述第一主面及上述第二主面与上述布线层叠部的表面平行配置的状态下，上述第二电容器被埋入上述布线层叠部内，并且被配置在上述第一电容器和上述部件配置区域之间。
2.如权利要求1所述的部件内置布线基板，其特征在于，
上述第二电容器的外形尺寸被设定为大于上述第一电容器的外形尺寸和上述部件配置区域的外形尺寸，并且，
从厚度方向观察上述部件内置布线基板时，在上述第二电容器的设置区域内包含上述第一电容器的设置区域和上述部件配置区域。
3.如权利要求1或2所述的部件内置布线基板，其特征在于，
上述第一电容器和上述部件配置区域内存在的多个端子通过上述布线层叠部内所设置的连接导体电连接，
上述第二电容器中形成有沿该第二电容器的厚度方向贯通上述第二电容器的贯通孔，
上述连接导体以与上述贯通孔的内壁面不接触的状态配置在上述贯通孔内。
4.如权利要求3所述的部件内置布线基板，其特征在于，
在上述部件配置区域的外周部，多个信号用端子被配置为环状，
上述第二电容器在上述布线层叠部内被埋入于靠近上述布线层叠部的表面的位置，
上述贯通孔与上述多个信号用端子的位置一致而形成为环状，
上述连接导体是将上述第一电容器和上述多个信号用端子电连接的信号布线。
5.如权利要求3或4所述的部件内置布线基板，其特征在于，
在上述部件配置区域的外周部，多个信号用端子被配置为环状，
上述第二电容器在上述布线层叠部内被埋入于靠近上述芯主面的位置，
上述贯通孔整体呈环状地形成在多个部位，
上述连接导体是将上述第一电容器和上述多个信号用端子电连接的信号布线。
6.如权利要求1或2所述的部件内置布线基板，其特征在于，
上述第一电容器和上述部件配置区域内存在的多个端子通过上述布线层叠部内所设置的连接导体电连接，
上述第二电容器在上述布线层叠部内埋入有多个，并且被配置为避开上述连接导体。
7.如权利要求1～6中任一项所述的部件内置布线基板，其特征在于，
上述第一电容器和上述第二电容器相互电气独立。
8.如权利要求1～7中任一项所述的部件内置布线基板，其特征在于，
上述部件是具有微处理器芯部、输入部及输出部的半导体集成电路元件，
上述部件配置区域包括能够与上述微处理器芯部连接的第一配置区域和能够与上述输入部或上述输出部连接的第二配置区域，
上述第一电容器和上述第一配置区域内存在的多个第一端子通过上述布线层叠部内所设置的第一连接导体电连接，
上述第二电容器和上述第二配置区域内存在的多个第二端子通过上述布线层叠部内所设置的第二连接导体电连接。
9.如权利要求1～7中任一项所述的部件内置布线基板，其特征在于，
包括：主面侧布线层叠部，在上述芯主面上交替层叠主面侧层间绝缘层和主面侧导体层而成；和背面侧布线层叠部，在上述芯背面上交替层叠背面侧层间绝缘层和背面侧导体层而成，
在上述主面侧布线层叠部的表面或上述背面侧布线层叠部的表面上设定能够配置表面安装部件的部件配置部，
上述部件是具有微处理器芯部、输入部及输出部的半导体集成电路元件，
上述部件配置区域包括能够与上述微处理器芯部连接的第一配置区域和能够与上述输入部或上述输出部连接的第二配置区域，
上述第一电容器及上述第二电容器和上述第一配置区域内存在的多个第一端子通过上述主面侧布线层叠部内所设置的第一连接导体电连接，
上述部件配置部内存在的连接端子和上述第二配置区域内存在的多个第二端子通过上述主面侧布线层叠部内和上述背面侧布线层叠部内的至少一侧布线层叠部内所设置的第二连接导体电连接。
10.如权利要求1～9中任一项所述的部件内置布线基板，其特征在于，
上述第一电容器包括：
电容器主体，具有上述电容器主面和上述电容器背面，并且具有电源用内部电极层和接地用内部电极层隔着陶瓷电介质层交替层叠配置的结构；
多个电源用通路导体，使上述电源用内部电极层相互导通；
多个接地用通路导体，使上述接地用内部电极层相互导通；
电源用电极，与上述多个电源用通路导体的至少上述电容器主面侧的端部连接；以及
接地用电极，与上述多个接地用通路导体的至少上述电容器主面侧的端部连接，
上述第一电容器是上述多个电源用通路导体和上述多个接地用通路导体整体被配置为阵列状的电容器。
CN2009801099878A 2008-03-24 2009-03-24 部件内置布线基板 Pending CN101978800A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008075170 2008-03-24
JP2008-075170 2008-03-24
PCT/JP2009/056429 WO2009119875A1 (ja) 2008-03-24 2009-03-24 部品内蔵配線基板

Publications (1)

Publication Number Publication Date
CN101978800A true CN101978800A (zh) 2011-02-16

Family

ID=41114057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801099878A Pending CN101978800A (zh) 2008-03-24 2009-03-24 部件内置布线基板

Country Status (7)

Country Link
US (1) US8698278B2 (zh)
EP (1) EP2259669A4 (zh)
JP (1) JP5203451B2 (zh)
KR (1) KR101530109B1 (zh)
CN (1) CN101978800A (zh)
TW (1) TWI453883B (zh)
WO (1) WO2009119875A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103130174A (zh) * 2011-12-02 2013-06-05 台湾积体电路制造股份有限公司 Mems器件及其形成方法
CN103929895A (zh) * 2013-01-15 2014-07-16 宏启胜精密电子(秦皇岛)有限公司 具有内埋元件的电路板、其制作方法及封装结构
CN104183508A (zh) * 2013-05-24 2014-12-03 宏启胜精密电子(秦皇岛)有限公司 半导体器件的制作方法
CN104241745A (zh) * 2014-09-05 2014-12-24 中国科学院微电子研究所 一种微带滤波器
CN104347617A (zh) * 2013-07-31 2015-02-11 英飞凌科技奥地利有限公司 在芯片背侧具有组合无源器件的半导体器件
CN108122856A (zh) * 2016-11-29 2018-06-05 京瓷株式会社 半导体元件搭载基板
CN110178269A (zh) * 2017-01-12 2019-08-27 株式会社村田制作所 天线模块
CN110931453A (zh) * 2015-01-22 2020-03-27 联发科技股份有限公司 芯片封装、封装基板及封装基板的制造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373109B (en) * 2008-08-06 2012-09-21 Unimicron Technology Corp Package structure
JP2010238691A (ja) * 2009-03-30 2010-10-21 Fujitsu Ltd 中継部材およびプリント基板ユニット
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8929090B2 (en) * 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
WO2012099598A1 (en) * 2011-01-21 2012-07-26 Lexmark International, Inc. Z-directed capacitor components for printed circuit boards
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US8759947B2 (en) * 2012-03-27 2014-06-24 Globalfoundries Singapore Pte. Ltd. Back-side MOM/MIM devices
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP6129643B2 (ja) * 2013-05-22 2017-05-17 日立オートモティブシステムズ株式会社 制御装置、コネクタ、及びコネクタ用積層コンデンサ
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
US9093295B2 (en) 2013-11-13 2015-07-28 Qualcomm Incorporated Embedded sheet capacitor
US9171795B2 (en) * 2013-12-16 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with embedded component and method of manufacture thereof
KR102186146B1 (ko) * 2014-01-03 2020-12-03 삼성전기주식회사 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
WO2015125928A1 (ja) * 2014-02-21 2015-08-27 三井金属鉱業株式会社 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
US9502490B2 (en) 2014-05-21 2016-11-22 Qualcomm Incorporated Embedded package substrate capacitor
KR102333083B1 (ko) * 2014-05-30 2021-12-01 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법
KR102262907B1 (ko) * 2014-05-30 2021-06-09 삼성전기주식회사 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
KR102194719B1 (ko) * 2014-06-12 2020-12-23 삼성전기주식회사 패키지 기판 및 이를 이용한 패키지
KR102297283B1 (ko) * 2014-06-23 2021-09-03 삼성전기주식회사 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017045821A (ja) * 2015-08-26 2017-03-02 京セラ株式会社 半導体素子搭載基板
KR20170034712A (ko) * 2015-09-21 2017-03-29 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2017063153A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 配線基板
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
US20200075468A1 (en) * 2018-09-04 2020-03-05 International Business Machines Corporation Dedicated Integrated Circuit Chip Carrier Plane Connected to Decoupling Capacitor(s)
DE102019101999B4 (de) * 2018-09-28 2021-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit mehreren polaritätsgruppen
US11107880B2 (en) * 2019-05-10 2021-08-31 Globalfoundries U.S. Inc. Capacitor structure for integrated circuit, and related methods
CN113013125A (zh) * 2019-12-20 2021-06-22 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
US11723150B2 (en) * 2020-09-04 2023-08-08 Micron Technology, Inc. Surface mount device bonded to an inner layer of a multi-layer substrate
US11348867B2 (en) 2020-11-05 2022-05-31 Globalfoundries U.S. Inc. Capacitor structure for integrated circuit and related methods
US11699650B2 (en) 2021-01-18 2023-07-11 Globalfoundries U.S. Inc. Integrated circuit structure with capacitor electrodes in different ILD layers, and related methods

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3718940B2 (ja) * 1997-01-27 2005-11-24 株式会社村田製作所 フリップチップセラミック基板
JPH11260148A (ja) * 1998-03-13 1999-09-24 Hitachi Ltd 薄膜誘電体とそれを用いた多層配線板とその製造方法
JP2000208945A (ja) * 1999-01-18 2000-07-28 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板及びその製造方法
JP3540976B2 (ja) * 2000-02-29 2004-07-07 京セラ株式会社 電気素子内蔵配線基板
US6370013B1 (en) 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP4863564B2 (ja) 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP4509550B2 (ja) * 2003-03-19 2010-07-21 日本特殊陶業株式会社 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US7579251B2 (en) * 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process
JP2005039217A (ja) 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP2005039243A (ja) 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
EP1538640B1 (en) * 2003-12-05 2016-11-16 NGK Spark Plug Co., Ltd. Capacitor and method for manufacturing the same
JP2005286112A (ja) * 2004-03-30 2005-10-13 Airex Inc プリント配線板及びその製造方法
CN100367491C (zh) 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
JP4649198B2 (ja) * 2004-12-20 2011-03-09 新光電気工業株式会社 配線基板の製造方法
US7778038B2 (en) 2004-12-21 2010-08-17 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
TWI396481B (zh) * 2005-06-03 2013-05-11 Ngk Spark Plug Co 配線基板及其製造方法
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP4405477B2 (ja) * 2005-08-05 2010-01-27 日本特殊陶業株式会社 配線基板及びその製造方法、埋め込み用セラミックチップ
US7932471B2 (en) 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
US7504706B2 (en) * 2005-10-21 2009-03-17 E. I. Du Pont De Nemours Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103130174A (zh) * 2011-12-02 2013-06-05 台湾积体电路制造股份有限公司 Mems器件及其形成方法
CN103130174B (zh) * 2011-12-02 2015-10-28 台湾积体电路制造股份有限公司 Mems器件及其形成方法
CN103929895A (zh) * 2013-01-15 2014-07-16 宏启胜精密电子(秦皇岛)有限公司 具有内埋元件的电路板、其制作方法及封装结构
CN104183508A (zh) * 2013-05-24 2014-12-03 宏启胜精密电子(秦皇岛)有限公司 半导体器件的制作方法
CN104347617B (zh) * 2013-07-31 2017-12-15 英飞凌科技奥地利有限公司 在芯片背侧具有组合无源器件的半导体器件
CN104347617A (zh) * 2013-07-31 2015-02-11 英飞凌科技奥地利有限公司 在芯片背侧具有组合无源器件的半导体器件
US9524932B2 (en) 2013-07-31 2016-12-20 Infineon Technologies Austria Ag Semiconductor device with combined passive device on chip back side
CN104241745A (zh) * 2014-09-05 2014-12-24 中国科学院微电子研究所 一种微带滤波器
CN110931453A (zh) * 2015-01-22 2020-03-27 联发科技股份有限公司 芯片封装、封装基板及封装基板的制造方法
CN110931453B (zh) * 2015-01-22 2021-06-29 联发科技股份有限公司 芯片封装、封装基板及封装基板的制造方法
CN108122856A (zh) * 2016-11-29 2018-06-05 京瓷株式会社 半导体元件搭载基板
CN108122856B (zh) * 2016-11-29 2021-05-14 京瓷株式会社 半导体元件搭载基板
CN110178269A (zh) * 2017-01-12 2019-08-27 株式会社村田制作所 天线模块
CN110178269B (zh) * 2017-01-12 2020-11-24 株式会社村田制作所 天线模块

Also Published As

Publication number Publication date
TW200950043A (en) 2009-12-01
US20110018099A1 (en) 2011-01-27
TWI453883B (zh) 2014-09-21
EP2259669A4 (en) 2011-12-28
JP5203451B2 (ja) 2013-06-05
EP2259669A1 (en) 2010-12-08
JPWO2009119875A1 (ja) 2011-07-28
US8698278B2 (en) 2014-04-15
KR20100125341A (ko) 2010-11-30
KR101530109B1 (ko) 2015-06-18
WO2009119875A1 (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
CN101978800A (zh) 部件内置布线基板
US8130507B2 (en) Component built-in wiring board
US7701052B2 (en) Power core devices
CN1925721B (zh) 布线基板、陶瓷电容器
KR101076061B1 (ko) 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법
TWI224486B (en) Printed wiring substrate
JP2006196886A (ja) 電力コアデバイス及びその作製方法
JP2012134523A (ja) 電力コアデバイス、およびその作製の方法
JP2006179923A (ja) 電力コアデバイス、およびその作製の方法
CN104113981B (zh) 多层布线基板以及具备该多层布线基板的模块
JPH07183666A (ja) セラミックパッケージ本体
US20150136449A1 (en) Multilayered wiring substrate
CN114267661A (zh) 电子设备、芯片封装结构及其制作方法
JP2005327932A (ja) 多層配線基板及びその製造方法
JP3591437B2 (ja) 多層セラミック基板およびその製造方法ならびに電子装置
JP4826253B2 (ja) セラミック多層基板の製造方法およびセラミック多層基板
JP4388410B2 (ja) 多数個取り配線基板
US8697491B2 (en) Semiconductor package and method of fabricating the same
US10170249B2 (en) Multi-layer capacitor package
JPH10135637A (ja) セラミック多層配線基板
JP2810655B2 (ja) 電子部品用基体
JP2023047754A (ja) 配線基板
JPS6293961A (ja) 多層配線回路板
JP2005039006A (ja) 中継基板、半導体素子付き中継基板、中継基板付きパッケージ、半導体素子と中継基板とパッケージとからなる構造体、および中継基板の製造方法
JP2019029424A (ja) 積層回路基板および積層モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20110216