WO2015125928A1 - 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法 - Google Patents

内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法 Download PDF

Info

Publication number
WO2015125928A1
WO2015125928A1 PCT/JP2015/054832 JP2015054832W WO2015125928A1 WO 2015125928 A1 WO2015125928 A1 WO 2015125928A1 JP 2015054832 W JP2015054832 W JP 2015054832W WO 2015125928 A1 WO2015125928 A1 WO 2015125928A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
capacitor
built
printed wiring
copper
Prior art date
Application number
PCT/JP2015/054832
Other languages
English (en)
French (fr)
Inventor
桑子　富士夫
敏文 松島
俊宏 細井
Original Assignee
三井金属鉱業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三井金属鉱業株式会社 filed Critical 三井金属鉱業株式会社
Priority to US15/111,305 priority Critical patent/US9924597B2/en
Priority to KR1020167019175A priority patent/KR102071763B1/ko
Priority to KR1020197014489A priority patent/KR20190058695A/ko
Priority to JP2015515310A priority patent/JP6649770B2/ja
Priority to CN201580009471.1A priority patent/CN106031316B/zh
Publication of WO2015125928A1 publication Critical patent/WO2015125928A1/ja
Priority to US15/891,903 priority patent/US10524360B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/51—Elastic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/16—Capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Definitions

  • This application relates to a method for manufacturing a copper-clad laminate for forming a built-in capacitor layer, a multilayer printed wiring board with a built-in capacitor circuit, and a multilayer printed wiring board with a built-in capacitor circuit.
  • a multilayer printed wiring board with a capacitor circuit including a capacitor circuit in an inner layer portion is used.
  • such a multilayer printed wiring board with a built-in capacitor circuit is used in an infrastructure communication device, a network server, a supercomputer, etc., and copes with an improvement in LSI wiring density and an increase in the size of a chip to be mounted.
  • Patent Document 1 discloses a capacitor circuit (built-in capacitor) having a layer configuration of “conductive foil / dielectric sheet / conductive foil” on the inner layer of the multilayer printed wiring board.
  • a multilayer printed wiring board with built-in capacitor circuit (indicated by the term “capacitive printed wiring board” in Patent Document 1) is disclosed.
  • an insulating layer that exhibits excellent voltage resistance without being short-circuited even when a voltage is applied between copper foil surfaces and that is not destroyed by showering pressure during circuit formation etching is provided.
  • a copper foil layer as a conductor is disposed on the outer layers on both sides, and a resin layer as a dielectric is sandwiched between the copper foil layers.
  • the resin layer has a three-layer structure in which the layer structure is a thermosetting resin layer / a heat-resistant film layer / a thermosetting resin layer, and the total The thickness is 25 ⁇ m or less, the thermosetting resin layer is composed of an epoxy resin material, the heat-resistant film layer has a Young's modulus of 300 kg / mm 2 or more, a tensile strength of 20 kg / mm 2 or more, and a tensile elongation.
  • the capacitance of the capacitor circuit increases as the dielectric constant of the dielectric layer increases and the thickness of the dielectric layer decreases. Therefore, it is natural to make the dielectric layer as thin as possible, but when the dielectric layer is made too thin, the withstand voltage decreases between the upper electrode and the lower electrode of the capacitor circuit, causing a short circuit.
  • a high-strength film having heat resistance is disposed in the middle of the dielectric layer.
  • a multilayer printed wiring board with a capacitor circuit used in the above-described infrastructure communication device, network server, supercomputer, etc. generally requires a complicated circuit design.
  • most of the through holes that are densely populated tend to be designed as clearance holes that do not have electrical continuity with the power supply circuit and the ground circuit. There is.
  • the double-sided copper-clad laminate disclosed in Patent Document 2 is used to manufacture the multilayer printed wiring board with a capacitor circuit disclosed in Patent Document 1, and the multilayer printed wiring board with a capacitor circuit is manufactured.
  • a through hole for forming a through hole is formed by drilling, there is a problem that a crack is generated in the capacitor dielectric layer.
  • the problem that cracks occur in the capacitor dielectric layer during drilling tends to occur more easily as the multilayer printed wiring board with a built-in capacitor circuit progresses. Similar problems tend to occur more easily as the copper layer constituting the capacitor circuit becomes thicker.
  • FIG. 6 is a cross-sectional photograph including a through-hole section of a multilayer printed wiring board with built-in capacitor circuit (26 layers) in which a through-hole for forming a through-hole is formed by drilling and copper plating is performed to form a through-hole TH. .
  • the rectangular region A in FIG. 6, the capacitor dielectric layer 2 cracks F C occurs can be confirmed.
  • FIG. 7 is an enlarged view of the rectangular area A. As can be seen from this figure, large cracks F C to the capacitor dielectric layer 2 can be confirmed. If such a crack occurs in the capacitor dielectric layer 2, a predetermined dielectric constant cannot be obtained, and satisfactory through-hole plating cannot be performed, which may cause a short circuit.
  • a high temperature is applied by soldering or the like in the subsequent printed wiring board manufacturing process, there is a possibility that problems such as delamination may occur due to gas expansion in the cracks.
  • a copper clad laminate for forming an internal capacitor layer according to the present application is for forming an internal capacitor layer including an internal capacitor circuit having a layer structure of copper layer / capacitor dielectric layer / copper layer in a multilayer printed wiring board.
  • a multilayer printed wiring board with a built-in capacitor circuit according to the present application is a multilayer printed wiring board having a through hole formed by drilling and a built-in capacitor layer including a built-in capacitor circuit, and a capacitor dielectric constituting the built-in capacitor circuit.
  • the composite elastic modulus Er in the thickness direction of the resin film constituting the body layer is less than 6.1 GPa.
  • the manufacturing method of the multilayer printed wiring board with a built-in capacitor circuit according to the present application includes the following steps.
  • Manufacturing process of multilayer laminate A multilayer board with a capacitor circuit having a capacitor circuit on the surface of a capacitor dielectric layer including a resin film having a composite elastic modulus Er of less than 6.1 GPa as a constituent material is prepared, and an insulating layer configuration is provided on both sides thereof. A necessary number of two or more printed wiring boards are laminated through a material to obtain a multilayer laminate having a desired number of layers. Drilling process: Through holes for forming through holes are formed at necessary locations by drilling the multilayer laminate. Finishing process: After forming the through-hole for forming the through-hole, necessary processing such as smear removal by desmear treatment, interlayer conduction formation, plating treatment, etc. is performed to form the outer layer circuit and multilayer print with built-in capacitor circuit Get a wiring board.
  • the composite elastic modulus Er in the thickness direction of the resin film constituting the capacitor dielectric layer is less than 6.1 GPa.
  • the built-in capacitor layer of the multilayer printed wiring board with built-in capacitor circuit manufactured using this copper-clad laminate for forming the built-in capacitor layer is cracked in the capacitor dielectric layer even if through holes for through-hole formation are formed by drilling. Can be prevented. Therefore, the multilayer printed wiring board with a built-in capacitor circuit obtained by using the copper-clad laminate for forming a built-in capacitor layer according to the present application has a good capacitor circuit without damaging the capacitor dielectric layer, and thus has stable capacitor characteristics. Can demonstrate.
  • the insulating layer constituent material used when laminating multilayer printed wiring boards is a prepreg in which a thermosetting resin or the like is impregnated into a skeleton material such as glass cloth, glass nonwoven fabric, resin fiber cloth, or resin fiber nonwoven fabric. used.
  • a prepreg in which a thermosetting resin or the like is impregnated into a skeleton material such as glass cloth, glass nonwoven fabric, resin fiber cloth, or resin fiber nonwoven fabric.
  • a power circuit / ground circuit is formed using a copper layer having a thickness of 70 ⁇ m or more, and a multilayer printed wiring board with a built-in capacitor circuit including three or more power circuit layers / ground circuit layers
  • the resin content in the vicinity of the clearance hole becomes very high.
  • the thickness of the multilayer printed wiring board with a built-in capacitor circuit is reduced in the vicinity of the clearance hole where the skeleton material does not exist due to the shrinkage when the inflowing resin is cured.
  • Directional distortion becomes very large.
  • the strain in the thickness direction increases, when drilling, the capacitor dielectric layer existing near the center of the multilayer printed wiring board with built-in capacitor circuit is most likely to accumulate due to the indentation of the drill. We thought that it became easy to occur.
  • the copper-clad laminate for forming a built-in capacitor layer is a copper-clad laminate used for forming a built-in capacitor circuit having a layer configuration of “copper layer / capacitor dielectric layer / copper layer” on the inner layer of a multilayer printed wiring board. It is a laminated board. As shown in FIG. 1, the copper clad laminate includes copper layers 3 on both surfaces of the capacitor dielectric layer 2. Therefore, the built-in capacitor circuit manufactured using the copper-clad laminate for forming the built-in capacitor layer also has a layer configuration of “copper layer / capacitor dielectric layer / copper layer”.
  • each item will be described. In the drawings in the present application, it is clearly stated that the thickness of each layer such as the capacitor dielectric layer 2, the copper layer 3, the resin film F, etc. shown in the schematic cross section does not reflect the image of the actual thickness. Keep it.
  • Capacitor dielectric layer The capacitor dielectric layer of the copper clad laminate for forming a built-in capacitor layer according to the present application includes at least a resin film as a constituent material, and the composite elastic modulus Er in the thickness direction of the resin film is It is less than 6.1 GPa.
  • “the capacitor dielectric layer includes a resin film” means that the capacitor dielectric layer 2 adopts a layer structure including only the “resin film layer” in the case of FIG. 1A, and FIG. In this case, it means that a three-layer structure of “resin layer 4 / resin film layer F / resin layer 4” is included.
  • a two-layer configuration in which the capacitor dielectric layer 2 is “resin layer 4 / resin film layer F” may be employed.
  • the composite elastic modulus Er in the thickness direction of the resin film is 6.1 GPa or more, in the process of manufacturing a multilayer printed wiring board with a built-in capacitor circuit, when forming a through hole for forming a through hole by drilling, A crack is likely to occur in the capacitor dielectric layer, and when the crack occurs, the function as the dielectric layer is impaired. That is, when the composite elastic modulus Er in the thickness direction of the resin film is less than 6.1 GPa, the shear stress generated by the pushing of the drill during the drilling process performed in the process of manufacturing the printed wiring board is relaxed and absorbed. As a result, the generation of cracks in the capacitor dielectric layer can be prevented.
  • the lower limit value of the composite elastic modulus Er in the thickness direction of the resin film is not particularly limited, but is about 0.1 GPa in consideration of necessary rigidity and strength as a copper-clad laminate.
  • the composite elastic modulus of the resin film in the present application was measured by the nanoindentation method.
  • a resin film to be measured is fixed to a stage, and continuous stiffness measurement is performed five times. Then, the measurement data was analyzed, and a composite elastic modulus of the resin film was obtained assuming a Poisson's ratio of 0.3.
  • a device name Nano Indenter XP manufactured by MTM Systems is used, and Berkovich, which is a triangular pyramid indenter, is used as an indenter.
  • a resin component satisfying the above-described composite elastic modulus and excellent in dielectric characteristics there is no particular limitation.
  • epoxy, polyimide, polyamide, polyamideimide, polyphenylene ether, cyanate, polyolefin, liquid crystal polymer, gindiotactic polystyrene, or the like can be used as a “resin component having excellent dielectric properties” suitable for a resin film.
  • polyethylene terephthalate polyethylene naphthalate, polyvinyl carbazole, polyphenylene sulfide, polyamide, aromatic polyamide, polyamide imide, polyether sulfone, polyether nitrile, polyether ether ketone, polyimide, or the like.
  • the capacitor dielectric layer 2 in the case of adopting the layer structure of only the “resin film layer” is preferably 30 ⁇ m or less in thickness.
  • the capacitance when considered as a capacitor is inversely proportional to the thickness of the capacitor dielectric layer. Therefore, the thinner the capacitor dielectric layer, the larger the electric capacity and the larger the amount of electricity stored. The stored electricity is used as part of the power for power supply, leading to power saving. Therefore, the thickness of the capacitor dielectric layer 2 is determined at the stage of product design and circuit design, and is set to 30 ⁇ m or less in consideration of the required level in the market.
  • the lower limit of the thickness of the capacitor dielectric layer 2 is not limited, but is preferably 0.5 ⁇ m or more and more reliably. In order to prevent the above-mentioned short circuit, 5 ⁇ m or more is more preferable. However, cracks that occur in the capacitor dielectric layer referred to in this application tend to occur more easily as the thickness of the capacitor dielectric layer increases. Therefore, the technical idea according to the present invention is particularly effective in preventing the occurrence of cracks when the capacitor dielectric layer has a thickness of 12 ⁇ m to 30 ⁇ m.
  • the resin film constituting the capacitor dielectric layer 2 can contain a dielectric filler.
  • a dielectric filler barium titanate ceramic, lead titanate ceramic, calcium titanate ceramic, magnesium titanate ceramic, bismuth titanate ceramic, strontium titanate It is preferable to disperse a perovskite dielectric filler such as ceramic or lead zirconate ceramic.
  • the copper-clad laminate for forming a built-in capacitor layer including the capacitor dielectric layer 2 having only the “resin film layer” described above can be obtained by laminating a resin film between two copper foils. Moreover, after forming the resin film layer by the casting method on the surface of copper foil, the surface of the said resin film layer and copper foil can also be laminated
  • a resin composition film that is converted to a polyimide resin by heating for example, polyamic acid, is formed on the surface of the copper foil, and a condensation reaction is caused by heating to form a polyimide resin film layer on the surface of the copper foil. It is a method of forming directly.
  • the capacitor dielectric layer 2 adopts a three-layer configuration of “resin layer 4 / resin film layer F / resin layer 4” as shown in FIG. This is because the presence of the resin film F at the center of the capacitor dielectric layer can completely eliminate the possibility that the surfaces of the copper layers on both sides of the capacitor dielectric layer come into contact with each other and cause a circuit short circuit.
  • the resin film layer F needs to satisfy the above-described composite elastic modulus. This is because the various objects of the present application cannot be achieved unless the resin film layer F satisfies the above-described composite elastic modulus.
  • the resin used for the resin film layer F for example, polyethylene terephthalate, polyethylene naphthalate, polyvinyl carbazole, polyphenylene sulfide, polyimide, polyamide, aromatic polyamide, polyamideimide It is preferable to use polyethersulfone, polyethernitrile, polyetheretherketone or the like.
  • the capacitor dielectric layer 2 having a three-layer structure, in order to increase the relative dielectric constant and increase the capacitance of the capacitor circuit, the “dielectric filler” similar to the above is included in the matrix of the resin film layer F. It is also preferable to disperse and contain.
  • the resin layer 4 is not particularly limited as long as good adhesion between the copper layer 3 and the resin film layer F can be secured, but as the resin component used for the resin layer 4, epoxy, polyimide, polyamide, polyamideimide It is preferable to use a resin component such as And when using a polyimide for the resin layer 4, use of a thermoplastic polyimide resin is suitable. Assuming that good adhesion between the copper layer 3 and the resin film layer F is ensured, these resin components may be appropriately used and the composition thereof may be adjusted. Furthermore, according to the design quality of the capacitor circuit, the same “dielectric filler” as described above can be contained in the resin layer.
  • the thickness of each layer when the capacitor dielectric layer 2 has a layer structure of “resin layer 4 / resin film layer F / resin layer 4” will be described.
  • the thickness of the resin film layer F is designed to be thicker than the total thickness of the two resin layers 4.
  • the “resin film layer F” used here is preferably a resin film having a thickness of 0.5 ⁇ m to 25 ⁇ m, more preferably a thickness of 2 ⁇ m to 20 ⁇ m.
  • the resin layer 4 preferably has a thickness of 0.1 ⁇ m to 10 ⁇ m, more preferably a thickness of 2 ⁇ m to 7 ⁇ m.
  • the copper-clad laminate for forming a built-in capacitor layer including the capacitor dielectric layer 2 having the above-described layer configuration of “resin layer 4 / resin film layer F / resin layer 4” is a resin of two copper foils with resin. It can be obtained by arranging and laminating resin films between the resin surfaces in a state where the surfaces are opposed to each other. Moreover, after forming the resin film layer on the surface of the resin layer of one sheet of copper foil with resin, the resin surface of another copper foil with resin can be laminated on the surface of the resin film.
  • the copper layer 3 of the copper clad laminate 1 for forming a built-in capacitor layer according to the present application is “a copper layer composed of a copper foil”, “a copper layer composed of a copper foil and a copper plating layer”, It includes concepts such as “a copper layer formed by plating by providing a seed layer on a capacitor dielectric layer”.
  • the copper layer 3 is not particularly limited in thickness as long as a power supply circuit and a ground circuit can be formed, but from a practical viewpoint, the thickness is preferably 18 ⁇ m to 105 ⁇ m.
  • the thickness of the copper layer 3 is preferably 18 ⁇ m to 105 ⁇ m.
  • the resin dielectric layer 2 in the thickness direction of the resin film is used.
  • the composite elastic modulus Er less than 6.1 GPa, an effect of preventing the occurrence of cracks can be obtained.
  • the thickness of the copper layer 3 is 70 ⁇ m or more, the crack generation rate is higher.
  • the capacitor By making the composite elastic modulus Er in the thickness direction of the resin film constituting the dielectric layer less than 6.1 GPa, an effect of preventing the occurrence of cracks can be obtained. Even if the thickness of the copper layer 3 exceeds 105 ⁇ m, there is no particular problem. However, there is no special market requirement for forming a power supply circuit / ground circuit with a copper layer having a thickness of more than 105 ⁇ m, which is a waste of resources.
  • a multilayer printed wiring board with a built-in capacitor circuit according to the present application is a multilayer printed wiring board with a built-in capacitor circuit including a through hole formed by drilling and a built-in capacitor layer, and a capacitor dielectric layer constituting the built-in capacitor layer is provided.
  • the composite elastic modulus Er in the thickness direction of the resin film to be formed is less than 6.1 GPa.
  • the composite elastic modulus in the thickness direction of the resin film constituting the capacitor dielectric layer constituting the built-in capacitor layer “the thickness of the built-in capacitor layer of the multilayer printed wiring board with built-in capacitor circuit according to the present application” , “Resin layer / resin film layer / resin layer structure of capacitor dielectric layer constituting internal capacitor layer”, “Thickness of electrode circuit disposed on both surfaces of internal capacitor layer constituting capacitor circuit”
  • the same reason and basis as described in the above-described copper clad laminate for forming a built-in capacitor layer according to the present application can be applied. Therefore, the description here will be omitted in order to avoid redundant description regarding these items.
  • only items not described in the above-described copper clad laminate for forming a built-in capacitor layer according to the present application will be described.
  • the multilayer printed wiring board with a built-in capacitor circuit according to the present application is preferably intended for a total thickness of 1.8 mm or more and 8 or more layers.
  • the “total thickness” here is the thickness of the multilayer printed wiring board with a built-in capacitor circuit to be drilled. If this total thickness exceeds 1.8 mm, cracks in the capacitor dielectric layer are likely to occur when through holes for forming through holes are formed by drilling in the process of manufacturing a printed wiring board.
  • the multilayer printed wiring board with a built-in capacitor circuit of 8 layers or more is a target here, as the number of layers of the multilayer printed wiring board with a built-in capacitor circuit increases, cracks tend to occur in the capacitor dielectric layer.
  • the invention according to the present application is directed to a multilayer printed wiring board with a built-in capacitor circuit having these numbers of layers. Note that the number of conductor layers is indicated when referring to “8 layers”, “16 layers”, etc.
  • the multilayer printed wiring board with a built-in capacitor circuit according to the present application which has a multilayer of 8 layers or more, has a total thickness of 1.8 mm or more, and satisfies the above requirements, Even if the through hole for forming the through hole is formed, it is possible to prevent the occurrence of cracks in the capacitor dielectric layer near the clearance hole including the power supply circuit layer / ground circuit layer having a high resin content.
  • the manufacturing method of the multilayer printed wiring board with a built-in capacitor circuit includes the following steps. Hereinafter, it demonstrates for every process.
  • a multilayer board with a capacitor circuit having a capacitor circuit on the surface of the capacitor dielectric layer as shown in FIG. 2 is prepared.
  • the capacitor dielectric layer at this time includes a resin film having a composite elastic modulus Er of less than 6.1 GPa as a constituent material.
  • This laminated board with a capacitor circuit comprises a copper layer used as an upper electrode of a capacitor circuit on one side of the capacitor dielectric layer, and a copper layer used as a lower electrode of the capacitor circuit on the other side of the capacitor dielectric layer. Yes, it can be manufactured by the following method.
  • This laminated board with a capacitor circuit can be manufactured by a subtractive method.
  • a copper-clad laminate used for forming a built-in capacitor circuit having a layer structure of copper layer / capacitor dielectric layer / copper layer on the inner layer of a multilayer printed wiring board, which has a composite elasticity in the thickness direction.
  • a copper-clad laminate 1 for forming a built-in capacitor layer having copper layers on both sides of a capacitor dielectric layer containing a resin film having a rate Er of less than 6.1 GPa as a constituent material is prepared.
  • a schematic cross-sectional view of the copper-clad laminate 1 for forming a built-in capacitor layer is shown in FIG.
  • a capacitor circuit having a layer configuration of “upper electrode E U / capacitor dielectric layer 2 / lower electrode E L ” is formed on both surfaces of the built-in capacitor layer forming copper-clad laminate 1, and the capacitor shown in FIG.
  • the laminated board 10 with a circuit can be obtained.
  • this laminated board 10 with a capacitor circuit can be manufactured also by the semi-additive method using copper foil.
  • a copper clad laminate 1 for forming a built-in capacitor layer in which an ultrathin copper foil with a carrier foil is laminated is prepared, and the carrier foil is removed from the surface of the ultrathin copper foil layer to be exposed.
  • Pattern plating according to the shape of the capacitor circuit is performed, and then the ultrathin copper foil layer exposed between the circuits is removed by flash etching to form a capacitor circuit having the above-described layer configuration.
  • this laminated board 10 with a capacitor circuit can also be manufactured by a semi-additive method.
  • a seed layer is provided on the surface of the capacitor dielectric layer, and pattern plating corresponding to the circuit shape is performed on the seed layer. Thereafter, the seed layer exposed between the circuits can be removed by flash etching to form a capacitor circuit having the above-described layer configuration.
  • the insulating layer constituting material 5 PP1 to PPn
  • two or more layers of printed wiring boards PWB1 to PWBn are collectively laminated on the surface of the multilayer board 10 with a capacitor circuit.
  • a multilayer laminate can be obtained.
  • the multi-layer laminate 20 having the desired number of layers can be quickly formed.
  • the insulating layer constituting material 5 is not particularly limited as long as it can be used as an insulating layer of a printed wiring board using a prepreg, a resin sheet or the like. Further, the two or more printed wiring boards PWB1 to PWBn used for the lamination may be obtained by any manufacturing method.
  • any material may be used as long as it can be used for the production of the printed wiring board as the copper layer and the insulating layer constituting material.
  • formation of interlayer conduction means such as via holes, various platings, etc. may be performed.
  • Drilling process In this process, as shown in FIG. 5 (C), the multilayer laminate 20 obtained as described above is drilled to form through holes for forming through holes at necessary locations. 6 is formed.
  • the conditions used for the drilling of a normal printed wiring board are generally a drill rotation speed of 60000 rpm to 200000 rpm and a drill pushing speed of 0.5 m / min to 6.0 m / min. Used.
  • the through-hole layer is formed by forming a copper plating layer on the inner wall of the through-hole, filling the through-hole with a conductive paste, etc. It is necessary to ensure continuity.
  • desmear treatment wet etching using permanganate aqueous solution, plasma etching, etc.
  • a multilayer printed wiring board (not shown) with a built-in capacitor circuit can be obtained.
  • Example 1 a multilayer printed wiring board with a built-in capacitor circuit in which through holes were formed was manufactured through the following steps, and it was confirmed whether or not cracks occurred in the capacitor dielectric layer 2 in the vicinity of the through holes.
  • a copper-clad laminate for forming a built-in capacitor layer was manufactured using a polyimide resin film (thickness: 12.5 ⁇ m) of 5.87 GPa. Two sheets of the resin-coated copper foil are used, the polyimide resin film is sandwiched between them, the resin surfaces of the resin-coated copper foil are placed opposite to each other, and the pressing pressure is 1.5 MPa and the pressing temperature is 190 ° C. ⁇ 1 hour.
  • a copper clad laminate 1 for forming a built-in capacitor layer having a layer configuration of “copper layer 3 / capacitor dielectric layer 2 (thickness 22.5 ⁇ m) / copper layer 3” shown in FIG. 1B was obtained. .
  • Manufacturing process of multilayer laminate In this step, first, a dry film is applied to both surfaces of the copper-clad laminate 1 for forming the built-in capacitor layer, the etching pattern of the capacitor circuit is exposed and developed, and then the copper etching is performed. performed, the dry film release by performing, to form a capacitor circuit comprising a layer structure of an upper electrode E U / capacitor dielectric layer 2 / the lower electrode E L, with a capacitor circuit laminate as shown in FIG. 2 (B) 10 was obtained.
  • the insulating layer constituting material 5 (PP0) is sandwiched between the two laminated boards 10 with a capacitor circuit, and outside the laminated boards 10 with a capacitor circuit.
  • Insulating layer component 5 PP1 to PP5
  • two-layer multilayer printed wiring boards PWB1 to PWB5 insulating layer thickness: 0.1 mm, circuit thickness: 18 ⁇ m
  • the insulating layer is the outermost layer
  • the component material 5 (PPn + 1) and the copper foil 7 having a thickness of 18 ⁇ m for forming the outermost copper layer 3 are arranged and laminated together to form a multilayer of 26 layers of the image shown in FIG. 4B.
  • a laminate 20 (total thickness 3.2 mm) was obtained.
  • a prepreg having a thickness of 0.05 mm (MEGTRON 6 manufactured by Panasonic Corporation) was used for each two layers.
  • Drilling process In this process, through-holes 6 for forming through holes were formed at necessary locations as shown in FIG. 5 (C) by drilling the multilayer laminate 20 obtained above. .
  • the drilling conditions at this time were a drill rotation speed of 200000 rpm and a drill pushing speed of 4.0 m / min.
  • Example 2 instead of the polyimide resin film used in Example 1, a polyimide resin film (thickness: 14.2 ⁇ m) having a composite elastic modulus Er of 2.66 GPa in the thickness direction was used, and the same as in Example 1 1B, a copper clad laminate 1 for forming a built-in capacitor layer having a layer configuration of “copper layer 3 / capacitor dielectric layer 2 (thickness 24.2 ⁇ m) / copper layer 3” shown in FIG. Using this, a multilayer printed wiring board having 26 layers of capacitor circuits in which through holes were formed was manufactured. Then, crack generation evaluation and dimensional stability evaluation were performed in the same manner as in Example 1. The results are shown in Table 1.
  • Example 2 instead of the polyimide resin film used in Example 1, an aromatic polyamide resin film (thickness 12.1 ⁇ m) having a composite elastic modulus Er of 6.80 GPa in the thickness direction was used, and the same as in Example 1.
  • a 26-layer multilayer printed wiring board with a built-in capacitor circuit in which through holes were formed was manufactured.
  • crack generation evaluation and dimensional stability evaluation were performed in the same manner as in Example 1. The results are shown in Table 1.
  • Example 1 and Comparative Example are equivalent and that Example 2 has low dimensional stability.
  • the composite elastic modulus in the thickness direction of the resin film constituting the capacitor dielectric layer is preferably lower from the viewpoint of preventing the occurrence of cracks, but the composite elastic modulus is 3 as in Example 2.
  • the pressure is 0.0 GPa or less, the dimensional stability tends to decrease.
  • the thickness direction of the resin film constituting the capacitor dielectric layer is preferably 3.0 GPa to less than 6.1 GPa.
  • the copper-clad laminate for forming a built-in capacitor layer allows a composite elastic modulus Er or the like in the thickness direction of the resin film constituting the capacitor dielectric layer to be within an appropriate range, thereby allowing through-through in a printed wiring board manufacturing process. It is possible to effectively prevent the capacitor dielectric layer from being cracked during drilling when forming the through hole for hole formation. Accordingly, it is possible to provide a multilayer printed wiring board with a built-in capacitor circuit having capacitor characteristics as designed. Moreover, the manufacturing method of the multilayer printed wiring board with a built-in capacitor circuit can be used without any changes to the conventional production method, and therefore, it is preferable without requiring extra equipment investment.

Abstract

　高多層のキャパシタ回路内蔵多層プリント配線板の製造において、ドリル加工でスルーホール形成用の貫通孔を形成したときに、キャパシタ誘電体層にクラックが発生しないキャパシタ層形成材等の提供を目的とする。この目的を達成するため、多層プリント配線板の内層に銅層／キャパシタ誘電体層／銅層の内蔵キャパシタ回路を形成するために用いる銅張積層板であって、当該キャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とする内蔵キャパシタ層形成用銅張積層板等を用いた。

Description

内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
　本件出願は、内蔵キャパシタ層形成用銅張積層板、キャパシタ回路内蔵多層プリント配線板及びキャパシタ回路内蔵多層プリント配線板の製造方法に関する。
　近年、多層プリント配線板において、デバイスの信号伝達速度の高速化、デバイスの作動電源の安定供給、省電力化、ノイズの発生軽減等を考慮しつつ、電源グランド層として使用したときの、均一なパワーディストリビューションを形成し、ノイズの発生を抑えるため、キャパシタ回路を内層部に含むキャパシタ回路内蔵多層プリント配線板が使用されている。特に、このようなキャパシタ回路内蔵多層プリント配線板は、インフラストラクチャー用通信装置、ネットワークサーバー、スーパーコンピュータ等に用いられ、ＬＳＩの配線密度の向上及び搭載するチップの大型化に対応している。
　このキャパシタ回路内蔵多層プリント配線板に関する技術として、例えば、特許文献１には、多層プリント配線板の内層に、「導電性フォイル／誘電性シート／導電性フォイル」いう層構成のキャパシタ回路（内蔵キャパシタ回路）を備えたキャパシタ回路内蔵多層プリント配線板（特許文献１では、「容量性印刷配線基板」という用語で表示している。）が開示されている。
　この特許文献１に開示の方法で製造されるキャパシタ回路内蔵多層プリント配線板を上述のインフラストラクチャー用通信装置、ネットワークサーバー、スーパーコンピュータ等で使用すると、電源回路の電圧を下げることはできるが、大電流を流す必要性が生じる。このような大電流を流すには、電源回路からの発熱を避けるため、回路の電気抵抗を下げる必要があり、回路の導体を厚くする等の対応が必要になる。そのため、電源回路・接地回路の形成には、厚い銅層を使用することで、回路の断面積を広くして、電気抵抗を低くする設計が行われる。
　上述の特許文献１に開示のキャパシタ回路内蔵多層プリント配線板のキャパシタ回路の形成には、「銅層／キャパシタ誘電体層／銅層」の層構成を備える両面銅張積層板を使用することが好ましい。そして、この特許文献１に開示のキャパシタ回路内蔵多層プリント配線板の内蔵キャパシタ回路の形成に適したものとして、特許文献２に開示された両面銅張積層板を用いることが好ましい。
　この特許文献２には、「銅箔面間に電圧を印加した場合にも短絡することなく優れた耐電圧性を示し、しかも、回路形成エッチング時のシャワーリング圧により、破壊されない絶縁層を備えたキャパシター層形成用の両面銅張積層板を提供する。」ことを目的として、「両面の外層に導電体である銅箔層が配され、銅箔層間に誘電体となる樹脂層が狭持されたキャパシター層形成用の両面銅張積層板において、樹脂層は、その層構成が熱硬化性樹脂層／耐熱性フィルム層／熱硬化性樹脂層である三層の構造を備え、且つ、トータル厚さが２５μｍ以下であり、当該熱硬化性樹脂層はエポキシ系樹脂材で構成され、当該耐熱性フィルム層は、ヤング率が３００ｋｇ／ｍｍ２以上、引張り強さ２０ｋｇ／ｍｍ２以上、引張り伸び率５％以上の常態特性を備え、両面に位置する熱硬化性樹脂層を構成する熱硬化性樹脂の成形温度よりも高い軟化温度を持ち、且つ、比誘電率２．５以上の樹脂材で構成することを特徴とする両面銅張積層板。」が開示されている。
　一般的に、キャパシタ回路の電気容量は、誘電層の誘電率が高いほど、誘電層の厚さが薄いほど高くなる。従って、誘電層を可能な限り薄くしたいのは当然であるが、誘電層を過剰に薄くしたとき、キャパシタ回路の上部電極と下部電極との間で、耐電圧が低下し、ショートを起こすという問題がある。特許文献２に開示の両面銅張積層板は、耐熱性を備えた高強度のフィルムを誘電層の中間に配置している。このように誘電層の中間にフィルムが存在すると、最終的に得られる薄い誘電層を備えるキャパシタ回路の上部電極と下部電極との接触を確実に防止でき、良好な絶縁耐力を保証することができるようになる。よって、特許文献１に開示の発明において、特許文献２に開示の両面銅張積層板を使用することが好適といえる。
特許第２７３８５９０号公報 特開２００３－３９５９５号公報
　しかしながら、上述のインフラストラクチャー用通信装置、ネットワークサーバー、スーパーコンピュータ等で使用するキャパシタ回路内蔵多層プリント配線板は、一般的に複雑な回路設計が要求される。特に、キャパシタ回路内蔵多層プリント配線板のＢＧＡ実装部分に相当する領域において、密集して存在する殆どのスルーホールが、電源回路及び接地回路との電気的導通を持たないクリアランスホールとして設計される傾向がある。
　このような使用状況の中で、特許文献２に開示の両面銅張積層板を特許文献１に開示のキャパシタ回路内蔵多層プリント配線板の製造に用いて、キャパシタ回路内蔵多層プリント配線板を製造し、ドリル加工でスルーホール形成用の貫通孔を形成した場合、キャパシタ誘電体層にクラックが発生するという問題が生じていた。このドリル加工時にキャパシタ誘電体層にクラックが発生するという問題は、キャパシタ回路内蔵多層プリント配線板の高多層化が進行するほど発生しやすくなる傾向がある。また、同様の問題は、キャパシタ回路を構成する銅層が厚くなるほど発生しやすくなる傾向がある。
　図６は、ドリル加工でスルーホール形成用の貫通孔を形成し、銅めっきをしてスルーホールＴＨを形成したキャパシタ回路内蔵多層プリント配線板（２６層）のスルーホール断面を含む断面写真である。そして、この図６の中の矩形領域Ａに、クラックＦＣが発生したキャパシタ誘電体層２が確認できる。そして、この矩形領域Ａを拡大したのが図７である。この図面から理解できるように、キャパシタ誘電体層２に大きなクラックＦＣが確認できる。このようなクラックがキャパシタ誘電体層２に発生すると、予定する誘電率を得ることができず、良好なスルーホールめっきができなくなり、ショートの原因となる場合がある。更に、その後のプリント配線板製造プロセスのソルダリング等で高温が付加されるとクラック内のガス膨張により、デラミネーション等の不具合が発生する可能性があるため好ましくない。
　よって、高多層化したキャパシタ回路内蔵多層プリント配線板の製造において、ドリル加工でスルーホール形成用の貫通孔を形成したときに、キャパシタ誘電体層にクラックが発生しないことが望まれてきた。
　そこで、本件発明者等が鋭意研究した結果、以下に述べる「内蔵キャパシタ層形成用銅張積層板」、「キャパシタ回路内蔵多層プリント配線板」及び「キャパシタ回路内蔵多層プリント配線板の製造方法」を用いると、ドリル加工でスルーホール形成用の貫通孔を形成したときに、高多層化したキャパシタ回路内蔵多層プリント配線板のキャパシタ誘電体層でのクラック発生を防止できることに想到した。以下、本件出願に係る発明の概要を述べる。
＜内蔵キャパシタ層形成用銅張積層板＞
　本件出願に係る内蔵キャパシタ層形成用銅張積層板は、多層プリント配線板の層内に銅層／キャパシタ誘電体層／銅層の層構成の内蔵キャパシタ回路を含む内蔵キャパシタ層を形成するための銅張積層板であって、当該キャパシタ誘電体層は少なくとも樹脂フィルムを構成材料として含むものであり、当該樹脂フィルムの厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とする。
＜キャパシタ回路内蔵多層プリント配線板＞
　本件出願に係るキャパシタ回路内蔵多層プリント配線板は、ドリル加工により形成したスルーホールと、内蔵キャパシタ回路を含む内蔵キャパシタ層とを備える多層プリント配線板であって、当該内蔵キャパシタ回路を構成するキャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とする。
＜キャパシタ回路内蔵多層プリント配線板の製造方法＞
　本件出願に係るキャパシタ回路内蔵多層プリント配線板の製造方法は、以下の工程を含むことを特徴とする。
多層積層体の製造工程：　複合弾性率Ｅｒが６．１ＧＰａ未満の樹脂フィルムを構成材料として含むキャパシタ誘電体層の表面にキャパシタ回路を備えるキャパシタ回路付積層板を準備し、この両面に絶縁層構成材を介して、２層以上のプリント配線板を必要枚数積層して所望の層数の多層積層体を得る。
孔明け加工工程：　当該多層積層体に対して、ドリル加工により、必要な箇所にスルーホール形成用の貫通孔の形成を行う。
仕上げ加工工程：　当該スルーホール形成用の貫通孔の形成を行った後、デスミア処理によるスミア除去、層間導通形成、めっき処理等の必要な加工を施し、外層回路の形成を行いキャパシタ回路内蔵多層プリント配線板を得る。
　本件出願に係る内蔵キャパシタ層形成用銅張積層板は、キャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率Ｅｒを６．１ＧＰａ未満としている。この内蔵キャパシタ層形成用銅張積層板を用いて製造したキャパシタ回路内蔵多層プリント配線板の内蔵キャパシタ層は、ドリル加工でスルーホール形成用の貫通孔を形成しても、キャパシタ誘電体層にクラックが発生することを防止できる。従って、本件出願に係る内蔵キャパシタ層形成用銅張積層板を用いて得られるキャパシタ回路内蔵多層プリント配線板は、キャパシタ誘電体層に損傷のない良好なキャパシタ回路を備えるため、安定したキャパシタ特性を発揮できる。
　また、ドリル加工によりスルーホール形成用の貫通孔を形成する際のキャパシタ誘電体層のクラックは、８層以上のキャパシタ回路内蔵多層プリント配線板において発生しやすい。しかし、本件出願に係るキャパシタ回路内蔵多層プリント配線板の製造方法を用いることで、ドリル加工でスルーホール形成用の貫通孔を形成した８層以上のキャパシタ回路内蔵多層プリント配線板であっても、クラックが発生しないキャパシタ誘電体層を備えることができるようになる。
本件出願に係る内蔵キャパシタ層形成用銅張積層板の断面模式図である。 本件出願に係る内蔵キャパシタ層形成用銅張積層板に回路形成することにより得られるキャパシタ回路付積層板の模式断面図である。 本件出願に係るキャパシタ回路内蔵多層プリント配線板の製造プロセスを説明するための模式断面図である。 本件出願に係るキャパシタ回路内蔵多層プリント配線板の製造プロセスを説明するための模式断面図である。 本件出願に係るキャパシタ回路内蔵多層プリント配線板の製造プロセスを説明するための模式断面図である。 ドリル加工で形成したスルーホールを備えるキャパシタ回路内蔵多層プリント配線板（２６層）を金属顕微鏡で観察した断面写真（５０倍）である。 図６のキャパシタ回路内蔵多層プリント配線板のキャパシタ誘電体層に発生したクラックを、金属顕微鏡で拡大観察した断面写真（１００倍、５００倍）である。
　本件出願に係る実施の形態を述べる前に、本件出願に係る発明者等が考えた当該クラック発生のメカニズムに関する所見を述べる。一般的に、多層プリント配線板の積層時に使用する絶縁層構成材は、ガラスクロス、ガラス不織布、樹脂製繊維クロス、樹脂製繊維不織布等の骨格材に熱硬化性樹脂等を含浸させたプリプレグが使用される。このプリプレグが加熱冷却されて硬化したとき、ガラスクロスのガラス密度が高いほど熱膨張係数が小さくなる傾向がある。ところが、上述のキャパシタ回路内蔵多層プリント配線板のＢＧＡ実装部分のクリアランスホール付近は、多層化する積層の際にプリプレグから流れ出した樹脂のみで埋設される。係る場合において、例えば、厚さ７０μｍ以上の銅層を使用して電源回路・接地回路の形成が行われ、且つ、３層以上の電源回路層・接地回路層を含むキャパシタ回路内蔵多層プリント配線板を製造すると、クリアランスホール付近の樹脂分が非常に高くなる。
　この結果、積層によって絶縁層構成材の樹脂成分が硬化した後、上述の骨格材の存在しないクリアランスホール付近では、流入した樹脂が硬化する際の収縮により、キャパシタ回路内蔵多層プリント配線板の厚さ方向の歪みが非常に大きくなる。厚さ方向の歪みが大きくなると、ドリル加工の際に、ドリルの押し込みによって、厚さ方向の歪みが最も蓄積しやすいキャパシタ回路内蔵多層プリント配線板の中央部近傍に存在するキャパシタ誘電体層にクラックが発生しやすくなると考えた。そこで、キャパシタ回路内蔵多層プリント配線板の厚さ方向の歪みに着目し、当該厚さ方向に歪みが生じても、ドリルの刃先の押し込みによってキャパシタ誘電体層にクラックが発生しない条件に関して鋭意研究を行った結果、本件出願に係る発明に想到した。
　以下、本件出願に係る実施の形態を「内蔵キャパシタ層形成用銅張積層板の形態」、「キャパシタ回路内蔵多層プリント配線板の形態」及び「キャパシタ回路内蔵多層プリント配線板の製造方法の形態」に分けて説明する。
＜内蔵キャパシタ層形成用銅張積層板の形態＞
　本件出願に係る内蔵キャパシタ層形成用銅張積層板は、多層プリント配線板の内層に「銅層／キャパシタ誘電体層／銅層」の層構成を備える内蔵キャパシタ回路を形成するために用いる銅張積層板である。この銅張積層板は、図１に示すように、キャパシタ誘電体層２の両面に銅層３を備える。従って、この内蔵キャパシタ層形成用銅張積層板を用いて製造される内蔵キャパシタ回路も、「銅層／キャパシタ誘電体層／銅層」の層構成を備える。以下、項目毎に説明する。なお、本件出願における図面において、模式断面に示すキャパシタ誘電体層２、銅層３、樹脂フィルムＦ等の各層の厚さに関しては、現実の厚さのイメージを反映させたものではないことを明記しておく。
キャパシタ誘電体層：　本件出願に係る内蔵キャパシタ層形成用銅張積層板の当該キャパシタ誘電体層は少なくとも樹脂フィルムを構成材料として含むものであり、当該樹脂フィルムの厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とする。ここで「キャパシタ誘電体層は樹脂フィルムを含む」とは、キャパシタ誘電体層２が、図１（Ａ）の場合には「樹脂フィルム層」のみの層構成を採用し、図１（Ｂ）の場合には「樹脂層４／樹脂フィルム層Ｆ／樹脂層４」の３層構成を含むことを意味している。なお、図示は省略しているが、キャパシタ誘電体層２を「樹脂層４／樹脂フィルム層Ｆ」とした２層構成を採用することも可能である。
　当該樹脂フィルムの厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ以上になると、キャパシタ回路内蔵多層プリント配線板を製造する過程において、スルーホール形成用の貫通孔をドリル加工で形成する際に、当該キャパシタ誘電体層にクラックが発生しやすくなり、クラックが発生すると誘電層としての機能が損なわれる。即ち、当該樹脂フィルムの厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ未満の場合には、プリント配線板を製造する過程に施すドリル加工時のドリルの押し込みにより生じる剪断応力を緩和して吸収することで、キャパシタ誘電体層のクラック発生を防止できる。ここで、当該樹脂フィルムの厚さ方向の複合弾性率Ｅｒの下限値を特に限定していないが、銅張積層板としての必用な剛性・強度等を考慮すると０．１ＧＰａ程度である。
　なお、本件出願における樹脂フィルムの複合弾性率は、ナノインデンテ－ション法で測定した。このナノインデンテ－ション法は、測定対象である樹脂フィルムをステージに固定し、連続剛性測定を５回行う。そして、その測定データを解析し、ポアソン比を０．３と仮定して樹脂フィルムの複合弾性率を得た。この測定には、ＭＴＭ　Ｓｙｓｔｅｍｓ製の装置名Ｎａｎｏ　Ｉｎｄｅｎｔｅｒ　ＸＰを用い、使用圧子には三角錘形圧子であるＢｅｒｋｏｖｉｃｈを用いている。
　キャパシタ誘電体層２が、図１（Ａ）に示すような「樹脂フィルム層」のみの層構成を採用する場合の樹脂フィルムとしては、上述の複合弾性率を満たし、誘電特性に優れた樹脂成分を用いることができ、特段の限定は無い。例えば、樹脂フィルムに適した「誘電特性に優れた樹脂成分」として、エポキシ、ポリイミド、ポリアミド、ポリアミドイミド、ポリフェニレンエーテル、シアネート、ポリオレフィン、液晶ポリマー、ジンジオタクチックポリスチレン等の使用が可能である。更に具体的にいえば、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリビニルカルバゾール、ポリフェニレンサルファイド、ポリアミド、芳香族ポリアミド、ポリアミドイミド、ポリエーテルサルフォン、ポリエーテルニトリル、ポリエーテルエーテルケトン、ポリイミド等を用いることが好ましい。
　そして、「樹脂フィルム層」のみの層構成を採用した場合のキャパシタ誘電体層２は、厚さ３０μｍ以下が好ましい。キャパシタとして考えたときの電気容量は、キャパシタ誘電体層の厚さに反比例するものである。そのため、キャパシタ誘電体層の厚さが薄いほど、電気容量は大きく、蓄電量も大きなものとなる。蓄電した電気は、電源用電力の一部として用いられ、省電力化に繋がるものとなる。そこで、キャパシタ誘電体層２の厚さは、製品設計、回路設計の段階で決められるものであり、市場における要求レベルを考慮して３０μｍ以下としている。また、キャパシタ誘電体層２の両面に配置する銅層同士がショートしない厚さである限り、キャパシタ誘電体層２の厚さの下限に限定はないが、０．５μｍ以上が好ましく、より確実に上述のショートを防止するためには、５μｍ以上がより好ましい。しかし、本件出願にいうキャパシタ誘電体層に発生するクラックは、キャパシタ誘電体層の厚さが厚いほど、発生しやすい傾向がある。従って、本件発明に係る技術思想は、キャパシタ誘電体層の厚さが１２μｍ～３０μｍのものを対象とするときに、特にクラック発生を防止する効果が得られる。
　また、キャパシタ回路の設計品質に応じて、キャパシタ誘電体層２を構成する樹脂フィルムに誘電体フィラーを含有させることもできる。上述の樹脂フィルムのマトリクス中に、「誘電体フィラー」として、チタン酸バリウム系セラミック、チタン酸鉛系セラミック、チタン酸カルシウム系セラミック、チタン酸マグネシウム系セラミック、チタン酸ビスマス系セラミック、チタン酸ストロンチウム系セラミック、ジルコン酸鉛系セラミック等のペロブスカイト系の誘電体フィラーを分散含有させることが好ましい。
　以上に述べてきた「樹脂フィルム層」のみのキャパシタ誘電体層２を備える内蔵キャパシタ層形成用銅張積層板は、２枚の銅箔の間に樹脂フィルムを積層して得ることができる。また、銅箔の表面にキャスティング法で樹脂フィルム層を形成した後、当該樹脂フィルム層の表面と銅箔とを積層して得ることもできる。さらに、銅箔の表面に樹脂層を形成した２枚の樹脂付銅箔の樹脂面同士を重ね合わせて積層することで２枚の銅箔の間に樹脂フィルム層を形成することも可能である。このキャスティング方式とは、銅箔の表面に、例えばポリアミド酸等の加熱によりポリイミド樹脂化する樹脂組成膜を形成し、加熱して縮合反応を起こさせて、銅箔の表面にポリイミド樹脂フィルム層を直接形成する方法である。
　そして、キャパシタ誘電体層２が、図１（Ｂ）に示すような「樹脂層４／樹脂フィルム層Ｆ／樹脂層４」の３層構成を採用することも好ましい。キャパシタ誘電体層の中央部に樹脂フィルムＦが存在すると、キャパシタ誘電体層の両面にある銅層同士の表面が接触して回路ショートを引き起こす可能性を完全に排除できるからである。
　３層構成のキャパシタ誘電体層２の場合も、樹脂フィルム層Ｆが上述の複合弾性率を満たす必要がある。樹脂フィルム層Ｆが上述の複合弾性率を満たさなければ、本件出願の種々の目的が達成できないからである。しかし、３層構成のキャパシタ誘電体層２の場合には、樹脂フィルム層Ｆに用いる樹脂として、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリビニルカルバゾール、ポリフェニレンサルファイド、ポリイミド、ポリアミド、芳香族ポリアミド、ポリアミドイミド、ポリエーテルサルフォン、ポリエーテルニトリル、ポリエーテルエーテルケトン等を用いることが好ましい。これらの中でも、ポリイミド樹脂フィルムを用いることが好ましい。そして、３層構成のキャパシタ誘電体層２の場合でも、比誘電率を大きくし、キャパシタ回路の電気容量の増大を図るため、樹脂フィルム層Ｆのマトリクス中に、上述と同様の「誘電体フィラー」を分散含有させることも好ましい。
　次に、樹脂層４は、銅層３と樹脂フィルム層Ｆとの良好な密着性が確保できれば特段の限定は無いが、樹脂層４に用いる樹脂成分としては、エポキシ、ポリイミド、ポリアミド、ポリアミドイミド等の樹脂成分を用いることが好ましい。そして、樹脂層４にポリイミドを用いる場合には、熱可塑性のポリイミド樹脂の使用が好適である。銅層３と樹脂フィルム層Ｆとの良好な密着性を確保することを前提として、これらの樹脂成分を適宜用い、その組成を調整すればよい。更に、キャパシタ回路の設計品質に応じて、樹脂層に、上述と同様の「誘電体フィラー」を含有させることもできる。
　ここで、キャパシタ誘電体層２が「樹脂層４／樹脂フィルム層Ｆ／樹脂層４」の層構成を備える場合の各層の厚さについて述べる。通常は樹脂フィルム層Ｆの厚さが、２つの樹脂層４の厚さを合計した厚さよりも厚くなるように設計する。ここで使用する「樹脂フィルム層Ｆ」は、厚さ０．５μｍ～２５μｍの樹脂フィルムを使用することが好ましく、より好ましくは厚さ２μｍ～２０μｍである。そして、このときの樹脂層４は厚さ０．１μｍ～１０μｍが好ましく、より好ましくは厚さ２μｍ～７μｍである。
　以上に述べてきた層構成が「樹脂層４／樹脂フィルム層Ｆ／樹脂層４」のキャパシタ誘電体層２を備える内蔵キャパシタ層形成用銅張積層板は、２枚の樹脂付銅箔の樹脂面同士を対向させた状態で、その樹脂面間に樹脂フィルムを配置して積層することで得ることができる。また、１枚の樹脂付銅箔の樹脂層の表面に樹脂フィルム層を形成した後、当該樹脂フィルム表面に他の樹脂付銅箔の樹脂面を積層して得ることもできる。
銅層：　本件出願に係る内蔵キャパシタ層形成用銅張積層板１の銅層３は、「銅箔で構成された銅層」、「銅箔と銅めっき層とで構成された銅層」、「キャパシタ誘電体層上にシード層を設けてめっき法で形成した銅層」等の概念が含まれるものである。
　この銅層３は、電源回路・接地回路を形成することができる限り、厚さに関する特段の限定はないが、実用的観点から、厚さ１８μｍ～１０５μｍであることが好ましい。この銅層３の厚さを１８μｍ以上とすることで、電気抵抗の上昇による発熱量の少ない電源回路・接地回路の形成が可能となる。そして、本件出願にいうキャパシタ誘電体層に発生するクラックは、内蔵キャパシタ層形成用銅張積層板に使用する銅層が厚くなるほど発生しやすい傾向にある。従って、本件出願に係る内蔵キャパシタ層形成用銅張積層板１の場合、厚さが３５μｍ以上の銅層３を使用したものであっても、キャパシタ誘電体層２の樹脂フィルムの厚さ方向の複合弾性率Ｅｒを６．１ＧＰａ未満とすることで、クラック発生を防止する効果が得られる。更に、当該銅層３の厚さが７０μｍ以上になると、クラック発生率がより高くなるが、このような厚さの銅層３を使用した内蔵キャパシタ層形成用銅張積層板１においても、キャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率Ｅｒを６．１ＧＰａ未満とすることで、クラック発生を防止する効果が得られる。また、当該銅層３の厚さが１０５μｍを超えても、特段の問題はない。しかしながら、１０５μｍを超える厚さの銅層で、電源回路・接地回路を形成することに対する特段の市場要求が無く、資源の無駄使いとなる。
　この内蔵キャパシタ層形成用銅張積層板１の銅層３は、キャパシタ回路の上部電極と下部電極とを形成するために用いるものである。即ち、図２に示すように、銅層３を用いて回路形成し、キャパシタ回路の上部電極ＥＵ（＝銅層３）と下部電極ＥＬ（＝銅層３）とを形成し、この上部電極ＥＵと下部電極ＥＬとの間にキャパシタ誘電体層２を介在させたキャパシタ回路を形成してキャパシタ回路付積層板１０となる。従って、このキャパシタ回路は、「銅層／キャパシタ誘電体層／銅層」の層構成を備えるが、この層構成を「上部電極ＥＵ／キャパシタ誘電体層２／下部電極ＥＬ」と称することも可能であり、本件出願は必要に応じてこの表現を用いる。
＜キャパシタ回路内蔵多層プリント配線板の形態＞
　本件出願に係るキャパシタ回路内蔵多層プリント配線板は、ドリル加工により形成したスルーホールと内蔵キャパシタ層とを備えるキャパシタ回路内蔵多層プリント配線板であって、当該内蔵キャパシタ層を構成するキャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とする。ここで、「内蔵キャパシタ層を構成するキャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率」、「本件出願に係るキャパシタ回路内蔵多層プリント配線板の前記内蔵キャパシタ層の厚さ」、「内蔵キャパシタ層を構成するキャパシタ誘電体層の樹脂層／樹脂フィルム層／樹脂層の層構成」、「キャパシタ回路を構成する内蔵キャパシタ層の両面に配置する電極回路の厚さ」の各項目に関しては、上述の本件出願に係る内蔵キャパシタ層形成用銅張積層板において述べたと同様の理由及び根拠が適用できる。よって、これらの項目に関する重複した説明を避けるため、ここでの説明は省略する。以下、上述の本件出願に係る内蔵キャパシタ層形成用銅張積層板において述べていない項目に関してのみ述べる。
　本件出願に係るキャパシタ回路内蔵多層プリント配線板は、トータル厚さが１．８ｍｍ以上で、且つ、８層以上のものを対象とすることが好ましい。ここでいう「トータル厚さ」とは、ドリル加工を施す対象のキャパシタ回路内蔵多層プリント配線板の板厚のことである。このトータル厚さが１．８ｍｍを超えると、プリント配線板の製造過程において、ドリル加工でスルーホール形成用の貫通孔を形成する際にキャパシタ誘電体層のクラックが発生しやすくなる。また、ここで８層以上のキャパシタ回路内蔵多層プリント配線板を対象としているが、キャパシタ回路内蔵多層プリント配線板の層数が多くなるほど、キャパシタ誘電体層にクラックが発生しやすくなる傾向がある。特に、電源回路層・接地回路層を含むクリアランスホール付近の樹脂分が高くなった１６層以上のキャパシタ回路内蔵多層プリント配線板になると、よりクラックが発生しやすくなり、２０層以上になると、更にクラックが発生しやすくなる傾向がある。従って、本件出願に係る発明は、これらの層数のキャパシタ回路内蔵多層プリント配線板を対象とすることが好ましい。なお、念のために明記しておくが、「８層」、「１６層」等と称する場合は、導体層の層数を示している。以上のことから理解できるように、８層以上の多層化がなされ、トータル厚さが１．８ｍｍ以上、且つ、上述の要件を満たす本件出願に係るキャパシタ回路内蔵多層プリント配線板は、ドリル加工でスルーホール形成用の貫通孔が形成されていても、樹脂分が高い電源回路層・接地回路層を含むクリアランスホール付近のキャパシタ誘電体層のクラック発生を防止できる。
＜キャパシタ回路内蔵多層プリント配線板の製造方法の形態＞
　本件出願に係るキャパシタ回路内蔵多層プリント配線板の製造方法は、以下の工程を含むことを特徴とする。以下、工程毎に説明する。
多層積層体の製造工程：　この工程では、まず、図２に示すようなキャパシタ誘電体層の表面にキャパシタ回路を備えるキャパシタ回路付積層板を準備する。このときのキャパシタ誘電体層は、複合弾性率Ｅｒが６．１ＧＰａ未満の樹脂フィルムを構成材料として含んでいる。このキャパシタ回路付積層板は、キャパシタ誘電体層の一面側にキャパシタ回路の上部電極として用いる銅層を備え、キャパシタ誘電体層の他面側にキャパシタ回路の下部電極として用いる銅層を備えるものであり、次のような方法で製造することが可能である。
　このキャパシタ回路付積層板は、サブトラクティブ法で製造できる。かかる場合には、例えば多層プリント配線板の内層に銅層／キャパシタ誘電体層／銅層の層構成の内蔵キャパシタ回路を形成するために用いる銅張積層板であって、厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ未満の樹脂フィルムを構成材料として含むキャパシタ誘電体層の両面に銅層を備える内蔵キャパシタ層形成用銅張積層板１を準備する。この内蔵キャパシタ層形成用銅張積層板１の模式断面図が、図１に示すものである。そして、当該内蔵キャパシタ層形成用銅張積層板１の両面に、「上部電極ＥＵ／キャパシタ誘電体層２／下部電極ＥＬ」の層構成を備えるキャパシタ回路を形成し、図２に示すキャパシタ回路付積層板１０を得ることができる。
　また、このキャパシタ回路付積層板１０は、銅箔を用いたセミアディティブ法でも製造できる。かかる場合には、例えばキャリア箔付極薄銅箔を積層した内蔵キャパシタ層形成用銅張積層板１を準備し、その表面からキャリア箔を除去して露出させた極薄銅箔層の表面にキャパシタ回路の形状に応じたパターンめっきを行い、その後、回路間に露出した極薄銅箔層をフラッシュエッチングで除去して、上述の層構成を備えるキャパシタ回路を形成することができる。
　更に、このキャパシタ回路付積層板１０は、セミアディティブ法でも製造できる。かかる場合には、例えばキャパシタ誘電体層の表面にシード層を設け、このシード層上に回路形状に応じたパターンめっきを行う。その後、回路間に露出したシード層をフラッシュエッチングで除去して、上述の層構成を備えるキャパシタ回路を形成することもできる。
　以上のようにして得られたキャパシタ回路付積層板を用いて、この両面に絶縁層構成材５を介して、２層以上のプリント配線板を必要枚数積層して所望の層数の多層積層体を得る。即ち、一例を示せば、図３（Ａ）に示すように、絶縁層構成材５（ＰＰ０）を介して、２枚のキャパシタ回路付積層板１０（ここでは、図２（Ｂ）に示すキャパシタ回路付積層板を用いている。）を配置し、それぞれの当該キャパシタ回路付積層板１０の外側に絶縁層構成材５（ＰＰ１～ＰＰｎ）と、２層以上のプリント配線板ＰＷＢ１～ＰＷＢｎとを交互に積層し、最後に絶縁層構成材５（ＰＰｎ＋１）と、最外層の銅層３を形成するための銅箔７を配置して、これらを一括積層して、図４（Ｂ）に示す多層積層体２０を得る。
　このとき、図３（Ａ）に示すように、キャパシタ回路付積層板１０の表面に、絶縁層構成材５（ＰＰ１～ＰＰｎ）と、２層以上のプリント配線板ＰＷＢ１～ＰＷＢｎとを一括積層することで多層積層体を得ることができる。また、当該キャパシタ回路付積層板１０の表面に、絶縁層構成材５を介して、２層以上のプリント配線板ＰＷＢ１～ＰＷＢｎを積層することを、順次繰り返して行い、多層積層体を得ることもできる。このような多層化プロセスにおいて、２層以上のプリント配線板ＰＷＢ１～ＰＷＢｎを使用することで、例えば２０層を超える高多層化が要求されても、迅速に目的の層数の多層積層体２０を製造することができる。そして、絶縁層構成材５には、プリプレグ、樹脂シート等を用い、プリント配線板の絶縁層として使用できるものであれば、特段の限定は無い。また、この積層に用いる２層以上のプリント配線板ＰＷＢ１～ＰＷＢｎは、いかなる製造方法を用いて得られるものでもよい。例えば、当該多層プリント配線板ＰＷＢ１～ＰＷＢｎの製造において、銅層及び絶縁層構成材としてプリント配線板製造に用いることのできる限り、いかなるものを用いてもよい。また、ビアホール等の層間導通手段の形成、各種めっきを施す等してもよい。
孔明け加工工程：　この工程では、以上のようにして得られた多層積層体２０に対して、図５（Ｃ）に示すように、ドリル加工により、必要な箇所にスルーホール形成用の貫通孔６の形成を行う。このときのドリル加工条件に関しては、通常のプリント配線板の孔明け加工に使用される条件として、ドリル回転数が６００００ｒｐｍ～２０００００ｒｐｍ、ドリル押し込み速度が０．５ｍ／ｍｉｎ～６．０ｍ／ｍｉｎが一般的に用いられる。
仕上げ加工工程：　上述のスルーホール形成用の貫通孔６の形成を行った後は、スルーホールの内壁面への銅めっき層形成、スルーホール内への導電性ペーストの充填等でスルーホールの層間導通を確保する必要がある。その他、ドリル加工によるスルーホール形成用の貫通孔６の内壁面に生じるスミアを除去するデスミア処理（過マンガン酸塩水溶液を用いるウエットエッチング、プラズマエッチング等）、その他めっき処理等を任意に施し、外層回路の形成を行い、キャパシタ回路内蔵多層プリント配線板（図示を省略）を得ることができる。
　以下、実施例と比較例とを示して、本件出願に係る発明の内容を、より具体的に説明する。
　実施例１では、以下の工程を経て、スルーホールを形成した２６層のキャパシタ回路内蔵多層プリント配線板を製造し、スルーホール近傍のキャパシタ誘電体層２におけるクラック発生の有無を確認した。
内蔵キャパシタ層形成用銅張積層板の製造：　厚さ７０μｍの電解銅箔の粗化面側に厚さ５μｍの半硬化樹脂層を備えた樹脂付銅箔と、厚さ方向の複合弾性率Ｅｒが５．８７ＧＰａのポリイミド樹脂フィルム（厚さ１２．５μｍ）とを用いて、内蔵キャパシタ層形成用銅張積層板を製造した。当該樹脂付銅箔を２枚用い、当該ポリイミド樹脂フィルムを間に挟み、当該樹脂付銅箔の樹脂面同士を対向配置して、プレス圧が１．５ＭＰａ、プレス温度１９０℃×１時間の条件で積層し、図１（Ｂ）に示す「銅層３／キャパシタ誘電体層２（厚さ２２．５μｍ）／銅層３」の層構成の内蔵キャパシタ層形成用銅張積層板１を得た。
多層積層体の製造工程：　この工程では、最初に、当該内蔵キャパシタ層形成用銅張積層板１の両面に、ドライフィルムを張り、キャパシタ回路のエッチングパターンを露光し、現像した後、銅エッチングを行い、ドライフィルム剥離を行うことで、上部電極ＥＵ／キャパシタ誘電体層２／下部電極ＥＬの層構成を備えるキャパシタ回路を形成し、図２（Ｂ）に示すようなキャパシタ回路付積層板１０を得た。
　次に、図３（Ａ）に示すイメージで、２枚の当該キャパシタ回路付積層板１０の間に、絶縁層構成材５（ＰＰ０）を挟み込み、それぞれの当該キャパシタ回路付積層板１０の外側に絶縁層構成材５（ＰＰ１～ＰＰ５）と、２層の多層プリント配線板ＰＷＢ１～ＰＷＢ５（絶縁層厚さ：０．１ｍｍ，回路厚さ：１８μｍ）とを交互に配置し、最外層に絶縁層構成材５（ＰＰｎ＋１）と、最外層の銅層３を形成するための厚さ１８μｍの銅箔７を配置し、これを一括積層して、図４（Ｂ）に示すイメージの２６層の多層積層体２０（トータル厚さが３．２ｍｍ）を得た。なお、この絶縁層構成材５（ＰＰ０，ＰＰ１～ＰＰ５，ＰＰｎ＋１）は、厚さ０．０５ｍｍのプリプレグ（パナソニック株式会社製　ＭＥＧＴＲＯＮ６）を、各層２枚づつ用いた。
孔明け加工工程：　この工程では、上述で得られた多層積層体２０に対して、ドリル加工により、図５（Ｃ）に示すように必要な箇所にスルーホール形成用の貫通孔６を形成した。このときのドリル加工条件は、ドリル回転数が２０００００ｒｐｍ、ドリル押し込み速度が４．０ｍ／ｍｉｎであった。
［クラック発生評価］
　上述の孔明け加工後の多層積層体２０に、スルーホール形成用の貫通孔６の内壁面に銅めっき層を形成し、スルーホール近傍のキャパシタ誘電体層２におけるクラック発生の有無を確認した。このクラックの確認は、金属顕微鏡を用いて、スルーホール近傍のキャパシタ誘電体層２を１００倍に拡大して観察することにより行った。評価結果を表１に示す。
［寸法安定性評価］
　ＩＰＣ－ＴＭ－６５０　２．２．４に規定する寸法安定性評価の試験方法に準拠して、上述の内蔵キャパシタ層形成用銅張積層板の銅箔エッチング後及び加熱後（１５０℃×３０分）の縦及び横の寸法変化率を測定した。
　実施例２では、実施例１で用いたポリイミド樹脂フィルムに代えて、厚さ方向の複合弾性率Ｅｒが２．６６ＧＰａのポリイミド樹脂フィルム（厚さ１４．２μｍ）を用い、実施例１と同様の方法で、図１（Ｂ）に示す「銅層３／キャパシタ誘電体層２（厚さ２４．２μｍ）／銅層３」の層構成の内蔵キャパシタ層形成用銅張積層板１を得て、これを用いてスルーホールを形成した２６層のキャパシタ回路内蔵多層プリント配線板を製造した。そして、実施例１と同様にクラック発生評価及び寸法安定性評価を行った。結果を表１に示す。
比較例
　比較例では、実施例１で用いたポリイミド樹脂フィルムに代えて、厚さ方向の複合弾性率Ｅｒが６．８０ＧＰａの芳香族ポリアミド樹脂フィルム（厚さ１２．１μｍ）を用い、実施例１と同様の方法で、図１（Ｂ）に示す「銅層３／キャパシタ誘電体層２（厚さ２４．２μｍ）／銅層３」の層構成の内蔵キャパシタ層形成用銅張積層板１を得て、これを用いてスルーホールを形成した２６層のキャパシタ回路内蔵多層プリント配線板を製造した。そして、実施例１と同様にクラック発生評価及び寸法安定性評価を行った。結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
＜実施例と比較例との対比＞
　表１から分かるように、多層積層体２０のキャパシタ誘電体層２におけるクラック発生の有無を確認すると、実施例１及び実施例２で得られた孔明け加工後の多層積層体２０のキャパシタ誘電体層２にクラック発生は認められなかった。これに対し、キャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率Ｅｒが６．１ＧＰａを超えている比較例の場合には、クラック発生が認められた。
　寸法安定性評価においては、以下のことが理解できる。この寸法変化率は、数値（絶対値）の小さいほど寸法安定性が良いといえる。この観点から見ると、実施例１と比較例とが同等であり、実施例２の寸法安定性が低いと判断できる。このことから、クラック発生を防止するという観点では、キャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率が低い方が良いといえるが、実施例２のように複合弾性率が３．０ＧＰａ以下になると寸法安定性が低下する傾向がある。よって、キャパシタ誘電体層のクラック発生を効果的に防止し、且つ、寸法安定性に優れたキャパシタ回路内蔵多層プリント配線板を得ようとすると、キャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率が３．０ＧＰａ～６．１ＧＰａ未満であることが好ましい。
　本件出願に係る内蔵キャパシタ層形成用銅張積層板は、キャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率Ｅｒ等を適正な範囲とすることで、プリント配線板製造プロセスにおけるスルーホール形成用の貫通孔を形成する際のドリル加工時に、キャパシタ誘電体層にクラックが発生することを効果的に防止できる。従って、設計通りのキャパシタ特性を備えるキャパシタ回路内蔵多層プリント配線板の提供が可能となる。また、キャパシタ回路内蔵多層プリント配線板の製造方法は、従来の生産方法に何ら変更を加えることなく使用できるため、余分な設備投資を必要とせず好ましい。
１　　内蔵キャパシタ層形成用銅張積層板
２　　キャパシタ誘電体層
３　　銅層
４　　樹脂層
５　　絶縁層構成材
６　　スルーホール形成用の貫通孔
７　　銅箔
１０　キャパシタ回路付積層板
２０　多層積層体
Ｆ　　樹脂フィルム
ＥＵ　　上部電極
ＥＬ　　下部電極
ＰＷＢ１～ＰＷＢｎ　２層以上の多層プリント配線板

Claims (11)

  1. 多層プリント配線板の層内に銅層／キャパシタ誘電体層／銅層の層構成の内蔵キャパシタ回路を含む内蔵キャパシタ層を形成するための銅張積層板であって、
    　当該キャパシタ誘電体層は少なくとも樹脂フィルムを構成材料として含むものであり、当該樹脂フィルムの厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とする内蔵キャパシタ層形成用銅張積層板。
  2. 前記銅層は、厚さ１８μｍ～１０５μｍである請求項１に記載の内蔵キャパシタ層形成用銅張積層板。
  3. 前記キャパシタ誘電体層は、厚さ３０μｍ以下である請求項１又は請求項２に記載の内蔵キャパシタ層形成用銅張積層板。
  4. 前記キャパシタ誘電体層は、樹脂層／樹脂フィルム層／樹脂層の層構成を備えるものである請求項１～請求項３のいずれか一項に記載の内蔵キャパシタ層形成用銅張積層板。
  5. ドリル加工により形成したスルーホールと、内蔵キャパシタ回路を含む内蔵キャパシタ層とを備える多層プリント配線板であって、
    　当該内蔵キャパシタ回路を構成するキャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とするキャパシタ回路内蔵多層プリント配線板。
  6. 前記キャパシタ誘電体層の両面に配置する電極回路は、厚さ１８μｍ～１０５μｍの銅層である請求項５に記載のキャパシタ回路内蔵多層プリント配線板。
  7. 前記キャパシタ誘電体層は、厚さ３０μｍ以下である請求項５又は請求項６に記載のキャパシタ回路内蔵多層プリント配線板。
  8. 前記内蔵キャパシタ層を構成するキャパシタ誘電体層は、樹脂層／樹脂フィルム層／樹脂層の層構成を含む請求項５～請求項７のいずれか一項に記載のキャパシタ回路内蔵多層プリント配線板。
  9. 前記キャパシタ回路内蔵多層プリント配線板は、トータル厚さが１．８ｍｍ以上で、且つ、８層以上である請求項５～請求項８のいずれか一項に記載のキャパシタ回路内蔵多層プリント配線板。
  10. 内蔵キャパシタ層形成用銅張積層板を用いたキャパシタ回路内蔵多層プリント配線板の製造方法であって、
    　以下の工程を含むことを特徴とするキャパシタ回路内蔵多層プリント配線板の製造方法。
    多層積層体の製造工程：　複合弾性率Ｅｒが６．１ＧＰａ未満の樹脂フィルムを構成材料として含むキャパシタ誘電体層の表面にキャパシタ回路を備えるキャパシタ回路付積層板を準備し、この両面に絶縁層構成材を介して、２層以上のプリント配線板を必要枚数積層して所望の層数の多層積層体を得る。
    孔明け加工工程：　当該多層積層体に対して、ドリル加工により、必要な箇所にスルーホール形成用の貫通孔の形成を行う。
    仕上げ加工工程：　当該スルーホール形成用の貫通孔の形成を行った後、デスミア処理によるスミア除去、層間導通形成、めっき処理等の必要な加工を施し、外層回路の形成を行いキャパシタ回路内蔵多層プリント配線板を得る。
  11. 前記多層積層体の製造工程において、前記キャパシタ回路付積層板の両面に、絶縁層構成材を介して、２層以上のプリント配線板を必要枚数積層して得る多層積層体の層数が８層以上である請求項１０に記載のキャパシタ回路内蔵多層プリント配線板の製造方法。
PCT/JP2015/054832 2014-02-21 2015-02-20 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法 WO2015125928A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US15/111,305 US9924597B2 (en) 2014-02-21 2015-02-20 Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
KR1020167019175A KR102071763B1 (ko) 2014-02-21 2015-02-20 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
KR1020197014489A KR20190058695A (ko) 2014-02-21 2015-02-20 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
JP2015515310A JP6649770B2 (ja) 2014-02-21 2015-02-20 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
CN201580009471.1A CN106031316B (zh) 2014-02-21 2015-02-20 内置电容器层形成用覆铜层压板、多层印刷线路板以及多层印刷线路板的制造方法
US15/891,903 US10524360B2 (en) 2014-02-21 2018-02-08 Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014032288 2014-02-21
JP2014-032288 2014-02-21

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/111,305 A-371-Of-International US9924597B2 (en) 2014-02-21 2015-02-20 Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
US15/891,903 Division US10524360B2 (en) 2014-02-21 2018-02-08 Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board

Publications (1)

Publication Number Publication Date
WO2015125928A1 true WO2015125928A1 (ja) 2015-08-27

Family

ID=53878426

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/054832 WO2015125928A1 (ja) 2014-02-21 2015-02-20 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法

Country Status (7)

Country Link
US (2) US9924597B2 (ja)
JP (2) JP6649770B2 (ja)
KR (2) KR102071763B1 (ja)
CN (1) CN106031316B (ja)
MY (1) MY175520A (ja)
TW (1) TWI598007B (ja)
WO (1) WO2015125928A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106658964A (zh) * 2015-10-28 2017-05-10 碁鼎科技秦皇岛有限公司 电路板及其制作方法
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
CN107046778A (zh) * 2017-03-04 2017-08-15 吉安市满坤科技有限公司 一种埋入式电容印制电路板的制作方法
CN109548283A (zh) * 2018-10-16 2019-03-29 欣强电子（清远）有限公司 一种电容板的设计方法
US10869385B2 (en) * 2018-10-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, circuit board structure and method of fabricating the same
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法
CN113043681A (zh) * 2019-12-27 2021-06-29 广东生益科技股份有限公司 一种磁性材料及其制备方法和用途

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071589A (ja) * 2002-08-01 2004-03-04 Nec Corp 薄膜キャパシタ、それを内蔵した配線基板、それを搭載した半導体集積回路および電子機器システム
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
JP2007273530A (ja) * 2006-03-30 2007-10-18 Kyocera Corp 複合基板および配線基板
JP2008235545A (ja) * 2007-03-20 2008-10-02 Nec Corp 電解コンデンサシート及び配線基板、並びに、それらの製造方法

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155655A (en) 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JP3218542B2 (ja) * 1991-07-02 2001-10-15 ジャパンゴアテックス株式会社 電子回路基板及び半導体チップキャリヤー用シート
KR100316346B1 (ko) * 1993-12-02 2002-02-19 제임스 이. 미러 오일링과그설계방법
US5872393A (en) * 1995-10-30 1999-02-16 Matsushita Electric Industrial Co., Ltd. RF semiconductor device and a method for manufacturing the same
US6287667B1 (en) * 1995-12-22 2001-09-11 Mitsubishi Polyester Film Corporation Polyester film and capacitor using the same
JP3652791B2 (ja) * 1996-06-24 2005-05-25 独立行政法人科学技術振興機構 超音波診断装置
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US20020048137A1 (en) * 1998-04-01 2002-04-25 Williams Thomas J. Two-layered embedded capacitor
US6618238B2 (en) * 1998-04-01 2003-09-09 Polyclad Laminates, Inc. Parallel plate buried capacitor
FR2787100B1 (fr) * 1998-12-15 2001-03-09 Essilor Int Procede de preparation d'un sol organosilicie et materiaux obtenus a partir d'un tel sol
US6435368B1 (en) * 1999-04-20 2002-08-20 Nkk Corporation Easy opening can end and method for fabricating the same
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
US7384095B2 (en) * 2000-02-07 2008-06-10 Oakwood Energy Management, Inc. Process for in-molding an energy-absorbing countermeasure to a headliner and resulting assembly
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
JP3770537B2 (ja) 2001-07-30 2006-04-26 三井金属鉱業株式会社 キャパシター及びそれを形成するための両面銅張積層板の製造方法
US6847527B2 (en) 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
US6660441B2 (en) * 2002-01-07 2003-12-09 Xerox Corporation Simplified flexible electrostatographic imaging member belt
JP2003332749A (ja) 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
JP4139126B2 (ja) * 2002-04-19 2008-08-27 アルプス電気株式会社 抵抗体の製造方法
US7038143B2 (en) * 2002-05-16 2006-05-02 Mitsubishi Denki Kabushiki Kaisha Wiring board, fabrication method of wiring board, and semiconductor device
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
KR100969496B1 (ko) * 2002-06-05 2010-07-13 다우 코닝 코포레이션 폴리실록산 필름 및 이의 제조방법
US7435909B2 (en) * 2002-09-18 2008-10-14 Neptco Jv Llc Low cost, high performance flexible reinforcement for communications cable
US7625642B2 (en) * 2002-09-26 2009-12-01 Hitachi Chemical Co., Ltd Borazine-based resin, and method for production thereof, borazine based resin composition, insulating coating and method for formation thereof, and electronic parts having the insulating coating
US20040108134A1 (en) * 2002-10-11 2004-06-10 Borland William J. Printed wiring boards having low inductance embedded capacitors and methods of making same
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
JP3910907B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
KR100467834B1 (ko) * 2002-12-23 2005-01-25 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
EP1580235A4 (en) * 2002-12-27 2007-05-30 Tdk Corp RESIN COMPOSITION, CURED RESIN, CURED RESIN SHEET, LAMINATE, PREIMPREGNE, ELECTRONIC COMPONENT, AND MULTILAYER SUBSTRATE
JP4366096B2 (ja) * 2003-02-24 2009-11-18 キヤノン株式会社 情報処理装置及びそのシミュレーション方法並びに記憶媒体
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
JP4186737B2 (ja) * 2003-07-17 2008-11-26 Ｊｓｒ株式会社 低弾性率熱硬化性樹脂組成物および該組成物を用いた熱硬化性フィルム、ならびにそれらの硬化物
US7165945B2 (en) * 2003-08-22 2007-01-23 Sikorsky Aircraft Corporation Braided spar for a rotor blade and method of manufacture thereof
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
US7079373B2 (en) * 2004-04-30 2006-07-18 Motorola, Inc. Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit
US8067105B2 (en) * 2004-01-29 2011-11-29 Teijin Dupont Films Japan Limited Biaxially oriented film
WO2006016586A1 (ja) * 2004-08-10 2006-02-16 Mitsui Mining & Smelting Co., Ltd. 多層プリント配線板の製造方法及びその製造方法で得られた多層プリント配線板
KR20070049197A (ko) * 2004-08-11 2007-05-10 미쓰이 긴조꾸 고교 가부시키가이샤 유전층 구성 재료의 제조 방법 및 그 제조 방법으로 얻어진유전층 구성 재료, 이 유전층 구성 재료를 이용하여캐패시터 회로 형성 부재를 제조하는 방법 및 그 제조방법으로 얻어진 캐패시터 회로 형성 부재 및, 이 유전층구성 재료 또는/및 캐패시터 회로 형성 부재를 이용하여얻어지는 다층 프린트 배선판.
KR20070085911A (ko) * 2004-11-10 2007-08-27 제이에스알 가부시끼가이샤 열경화성 수지 조성물, 열경화성 필름 및 이들의 경화물,및 전자 부품
US20060120015A1 (en) * 2004-12-02 2006-06-08 Borland William J Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards
US7778038B2 (en) * 2004-12-21 2010-08-17 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
US20060152334A1 (en) * 2005-01-10 2006-07-13 Nathaniel Maercklein Electrostatic discharge protection for embedded components
US7384856B2 (en) * 2005-01-10 2008-06-10 Endicott Interconnect Technologies, Inc. Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
US7541265B2 (en) * 2005-01-10 2009-06-02 Endicott Interconnect Technologies, Inc. Capacitor material for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
JP4512497B2 (ja) * 2005-01-31 2010-07-28 イビデン株式会社 コンデンサ内蔵パッケージ基板及びその製法
JP4736451B2 (ja) * 2005-02-03 2011-07-27 パナソニック株式会社 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
KR100867038B1 (ko) * 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR100688743B1 (ko) * 2005-03-11 2007-03-02 삼성전기주식회사 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
JP2006324567A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 部品内蔵基板とその製造方法
US20060282999A1 (en) * 2005-06-20 2006-12-21 Diptarka Majumdar Electrodes, inner layers, capacitors and printed wiring boards and methods of making thereof - part II
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
TW200730042A (en) * 2005-10-14 2007-08-01 Ibiden Co Ltd Method for manufacturing high-dielectric sheet
US7456459B2 (en) * 2005-10-21 2008-11-25 Georgia Tech Research Corporation Design of low inductance embedded capacitor layer connections
US7361568B2 (en) * 2005-12-21 2008-04-22 Motorola, Inc. Embedded capacitors and methods for their fabrication and connection
TWI305119B (en) * 2005-12-22 2009-01-01 Phoenix Prec Technology Corp Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same
TWI296910B (en) * 2005-12-27 2008-05-11 Phoenix Prec Technology Corp Substrate structure with capacitance component embedded therein and method for fabricating the same
JP4412288B2 (ja) * 2006-01-26 2010-02-10 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4740184B2 (ja) * 2006-05-16 2011-08-03 日東電工株式会社 偏光板およびそれを用いた画像表示装置
JP5009690B2 (ja) * 2006-06-15 2012-08-22 日東電工株式会社 偏光板、画像表示装置および偏光板の製造方法
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
US7662694B2 (en) * 2006-07-31 2010-02-16 Ibiden Co., Ltd. Capacitor having adjustable capacitance, and printed wiring board having the same
US8093506B2 (en) * 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board
US20080218932A1 (en) * 2007-03-08 2008-09-11 Berlin Carl W Embedded capacitor
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
US7605048B2 (en) * 2007-04-06 2009-10-20 Kemet Electronics Corporation Method for forming a capacitor having a copper electrode and a high surface area aluminum inner layer
EP2141971A4 (en) * 2007-04-18 2011-01-05 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
TWI339090B (en) * 2007-09-14 2011-03-11 Unimicron Technology Corp A circuit board structure with a capacitance element embedded therein and method for fabricating tme same
JP4773531B2 (ja) * 2007-10-18 2011-09-14 イビデン株式会社 配線基板及びその製造方法
US8115113B2 (en) * 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor
US8564967B2 (en) * 2007-12-03 2013-10-22 Cda Processing Limited Liability Company Device and method for reducing impedance
US8391015B2 (en) * 2008-03-17 2013-03-05 Ibiden Co., Ltd. Capacitor-incorporated printed wiring board and electronic component
EP2259669A4 (en) * 2008-03-24 2011-12-28 Ngk Spark Plug Co INTEGRATED COMPONENT CONNECTION TABLE
US7791897B2 (en) * 2008-09-09 2010-09-07 Endicott Interconnect Technologies, Inc. Multi-layer embedded capacitance and resistance substrate core
JP2010087499A (ja) * 2008-09-30 2010-04-15 Ibiden Co Ltd コンデンサ装置の製造方法
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
EP2415834B1 (en) * 2009-04-03 2018-09-05 Murata Manufacturing Co., Ltd. Dielectric resin composition for use in film condenser, and film condenser
JP5341679B2 (ja) * 2009-08-31 2013-11-13 株式会社日立製作所 半導体装置
US9013893B2 (en) * 2010-12-29 2015-04-21 Industrial Technology Research Institute Embedded capacitor module
TWI405322B (zh) * 2010-12-29 2013-08-11 Ind Tech Res Inst 內藏電容基板模組
US8992129B2 (en) * 2011-02-08 2015-03-31 Bridgestone Corporation Marine fender
ES2655245T3 (es) * 2011-04-22 2018-02-19 The Regents Of The University Of California Variaciones de composición del tetraboruro de wolframio con metales de transición y elementos ligeros
JP5757163B2 (ja) * 2011-06-02 2015-07-29 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体装置
JP2013074178A (ja) * 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071589A (ja) * 2002-08-01 2004-03-04 Nec Corp 薄膜キャパシタ、それを内蔵した配線基板、それを搭載した半導体集積回路および電子機器システム
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
JP2007273530A (ja) * 2006-03-30 2007-10-18 Kyocera Corp 複合基板および配線基板
JP2008235545A (ja) * 2007-03-20 2008-10-02 Nec Corp 電解コンデンサシート及び配線基板、並びに、それらの製造方法

Also Published As

Publication number Publication date
CN106031316B (zh) 2019-06-28
US10524360B2 (en) 2019-12-31
TWI598007B (zh) 2017-09-01
KR102071763B1 (ko) 2020-01-30
JP2020021961A (ja) 2020-02-06
MY175520A (en) 2020-07-01
JP6649770B2 (ja) 2020-02-19
KR20160100352A (ko) 2016-08-23
US20180160536A1 (en) 2018-06-07
JPWO2015125928A1 (ja) 2017-03-30
KR20190058695A (ko) 2019-05-29
US9924597B2 (en) 2018-03-20
TW201536131A (zh) 2015-09-16
CN106031316A (zh) 2016-10-12
US20160330839A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
WO2015125928A1 (ja) 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
TWI302080B (ja)
WO2013097539A1 (zh) 一种印制电路板及其制作方法
JP2008124370A (ja) 多層プリント配線板の製造方法
JP5883542B2 (ja) 保護層付銅張積層板及び多層プリント配線板
JP4768059B2 (ja) 多層フレキシブルプリント配線板
CN106550554B (zh) 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
JP3514647B2 (ja) 多層プリント配線板およびその製造方法
JP2011138873A (ja) 部品内蔵型多層プリント配線板及びその製造方法
JP5357682B2 (ja) 多層プリント配線板の製造方法
WO2017046765A1 (en) Component carriers sandwiching a sacrificial structure and having pure dielectric layers next to the sacrificial structure
JP5931483B2 (ja) 部品内蔵多層プリント配線板の製造方法、および部品内蔵多層プリント配線板
US20140216801A1 (en) Method of manufacturing component-embedded substrate and component-embedded substrate manufactured by the same
JP2007266165A (ja) 多層配線基板の製造方法
JP2007081274A (ja) フレキシブル回路用基板
JP2015162626A (ja) プリント配線板およびその製造方法
JP5100429B2 (ja) 多層プリント配線板の製造方法
JP5204871B2 (ja) 部分多層フレキシブルプリント配線板
JPWO2017130945A1 (ja) 多層プリント配線板及び多層金属張積層板
KR20170047688A (ko) 인쇄회로기판 및 그 제조방법
JP2001015877A (ja) 金属ベースプリント配線板および金属ベース多層プリント配線板並びにその製造方法
KR20110004588A (ko) 인쇄회로기판 및 그 제조방법
JP2007115993A (ja) プリント配線板、プリント配線板の製造方法及び多層プリント配線板
JP2004079848A (ja) 多層プリント配線板用材料とそれを用いた多層プリント配線板およびその製造方法
JP2017069320A (ja) 多層配線板

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2015515310

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15751765

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15111305

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20167019175

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15751765

Country of ref document: EP

Kind code of ref document: A1