TWI405322B - 內藏電容基板模組 - Google Patents

內藏電容基板模組 Download PDF

Info

Publication number
TWI405322B
TWI405322B TW099146695A TW99146695A TWI405322B TW I405322 B TWI405322 B TW I405322B TW 099146695 A TW099146695 A TW 099146695A TW 99146695 A TW99146695 A TW 99146695A TW I405322 B TWI405322 B TW I405322B
Authority
TW
Taiwan
Prior art keywords
substrate
capacitor
built
metal
module
Prior art date
Application number
TW099146695A
Other languages
English (en)
Other versions
TW201227911A (en
Inventor
Chien Min Hsu
Min Lin Lee
Cheng Liang Cheng
Li Duan Tsai
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW099146695A priority Critical patent/TWI405322B/zh
Priority to CN201010623839.2A priority patent/CN102548210B/zh
Priority to US13/197,283 priority patent/US8941015B2/en
Publication of TW201227911A publication Critical patent/TW201227911A/zh
Priority to US13/896,436 priority patent/US9013893B2/en
Application granted granted Critical
Publication of TWI405322B publication Critical patent/TWI405322B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core

Description

內藏電容基板模組
本提案係關於一種內藏電容基板模組，特別是一種利用固態電解電容之結構以提昇電容量之內藏電容基板模組。
隨著積體電路(Integrated Circuit，IC)製程技術不斷地提升，可攜式電子產品發展講求輕、薄、短、小、高速、低耗電率及多功能性，隨著訊號傳輸速度增加，IC承載基板必須要傳輸更高頻的訊號，同步切換所產生之相互干擾也日益嚴重。為了降低IC承載基板上電源傳輸系統(power delivery system)的雜訊，目前高速IC載板皆是使用多顆表面黏著(Surface Mounted Devices，SMD)型式電容來濾除雜訊。這種用途的電容一般稱之為去耦合電容(decoupling capacitor)或是旁路電容(bypass capacitor)，主要功能是將額定的電能儲存在電容器中，在電能不足時可以適時補給電能，以達到吸收突波(glitch)、降低射頻(Radio Frequency，RF)雜訊及穩定電源的效果。
然而為了提供更低、更寬頻的阻抗路徑，則必須於IC載板上擺置數十至數百顆的SMD型式電容，藉由電容並聯的方法來達到降低低頻或高頻阻抗之目的。未來IC訊號速度不斷提升，在IC載板有限的面積下，擺放於IC載板表面的SMD型式電容所能降低的寄生電感值勢(equivalent series inductance,ESL)必將遇到瓶頸。
然而，相較於焊接在印刷電路板或IC載板表面的SMD型式電容，在印刷電路板或IC載板中內藏電容的方式，使得電容更靠近IC元件的電源接腳，因此高頻時基板內藏電容的電源傳輸路徑所產生的寄生電感值較SMD電容低。相較於擺置在印刷電路板表面的去耦合電容元件，基板內藏去耦合電容元件擺置位置更靠近積體電路，基板內藏電容技術是目前能將IC載板電源傳輸路徑所產生的寄生電感值降低的方法之一。
雖然基板內藏去耦合電容技術具有低寄生電感的優點，但是受限於絕緣材料漏電流之規範，目前有機絕緣材料的介電常數(dielectric constant)仍很難高於100以上，導致在有限的基板厚度和面積內，必須增加內藏平板電容之層數才能使其電容值高於0.1 uF以上，此舉不但會降低製程的良率，還會增加基板製作的成本。此外，基板內藏電容技術能提供的電容值亦無法達到目前IC載板數百uF電容值的需求。因此如何增加基板內藏電容的電容值及增加有效的去耦合頻寬，是目前基板內藏電容技術亟需突破的難題。
有鑑於目前基板內藏電容技術無法大幅提昇電容量的問題，本提案揭露一種使用固態電解電容之內藏電容基板模組，藉以解決先前技術之問題。
根據本提案之實施例之一種內藏電容基板模組，包括有一基板、一金屬基板以及一固態電解電容材料，其中固態電解電容材料形成於該金屬基板之上，以與該基板形成一固態電解電容；此外，該模組更包括有一電極引出區，係由該基板以及該金屬基板延伸形成，其中該金屬基板作為一第一電極，該基板作為一第二電極；絕緣材料形成於該基板與該金屬基板之間。
根據本提案之實施例之一種內藏電容基板模組，包括有一上基板、一下基板、一金屬基板與一層以上之固態電解電容材料，其中一層以上之固態電解電容材料，形成於該上基板與該金屬基板及該下基板與該金屬基板之間，以分別與該上基板與該下基板形成一固態電解電容，或者選擇性地形成於該上基板與該金屬基板之間或該下基板與該金屬基板之間，以分別與該上基板或該下基板形成一固態電解電容；此外，該模組更包括有一電極引出區，係由該上基板、該下基板、以及該金屬基板延伸形成，其中該金屬基板作為一第一電極，該上基板與該下基板之至少其中之一作為一第二電極；絕緣材料形成於該上基板與該金屬基板之間以及形成於該下基板與該金屬基板之間。
根據本提案所揭露之實施例之內藏電容基板模組，不但保留傳統固態電容大電容值之優點，還可在內埋於印刷電路板之後再進行鑽孔電鍍與其他電路電性連接。
根據本提案所揭露之實施例，可在印刷電路板中可提供電路超過100 uF以上的電容值。此外，本提案所揭露之實施例可並聯超薄有機介電材料平板電容，更可在印刷電路板中可提供電路數十nF至數百uF之電容值範圍，具有可同時抑制低頻帶和高頻帶的電源雜訊之功效。
以上之關於本提案內容之說明及以下之實施方式之說明係用以示範與解釋本提案之精神與原理，並且提供本提案之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本提案之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本提案之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本提案相關之目的及優點。以下之實施例係進一步詳細說明本提案之觀點，但非以任何觀點限制本提案之範疇。
特別說明的是以下實施例之圖中繪示之每一層厚度與尺寸以及各層之間的相對比例僅為示例，本領域具有通常知識者可知其並非實際之尺寸而可依實際需要進行調整。然而，本提案可以眾多不同形式實施，而不應將其視為僅限於本文所提及之實施例。在該等圖式中，為清晰起見，可放大及/或簡化層及區之大小及相對大小。應瞭解，當稱一元件或層"在"另一元件或層"上"、"連接至"或"耦接至"另一元件或層時，該元件或層可直接在另一元件或層上或可能存在中間元件或層。此外，即便以下提及多種實施例，但在該等圖式中，相同元件係藉由相同之參考編號來表示。
請參考『第1圖』，係為本提案所揭露之內藏電容基板模組之一實施例之結構示意圖。如圖所示，內藏電容基板模組100包括一固態電解電容材料120、一金屬基板121以及一基板140，固態電解電容材料120、金屬基板121之一部份以及基板140之一部分形成一固態電解電容130。金屬基板121之另一部份與基板140之另一部份延伸形成有一電極引出區110。其餘區域則以絕緣材料146填充。絕緣材料146可使用但並非限定樹脂或者介電材料。
固態電解電容材料120形成於金屬基板121之一側。固態電解電容材料120可以是但並非限定是氧化鋁層122、導電高分子(PEDOT)層124。由圖可知導電高分子層124係形成於氧化鋁層122之上，導電高分子層124的材料可以是但並非限定是聚二氧乙烯噻吩(PEDOT)。金屬基板121通常是但並非限定是鋁基板。
固態電解電容材料120之一側與金屬基板121接觸，而固態電解電容材料120之另一側與基板140之間透過導電黏著層123結合。在一實施例中，導電黏著層123可使用但並非限定碳膠或其均等物。基板140的材料可使用但並非限定銅箔或銀。
『第1圖』所示之實施例，係在形成固態電解電容130之區域外再形成一電極引出區110，在此一電極引出區110中，由基板140以及固態電解電容130之金屬基板121延伸形成。在一大面積之金屬基板(固態電解電容130之金屬基板121)與基板140之間之一區域形成一固態電解電容，其餘區域則在金屬基板121與基板140間以絕緣材料146填充。固態電解電容130之金屬基板121之水平方向之面積係大於固態電解電容130本身之水平方向之面積。由於大面積之金屬基板與基板之結構，亦即延伸形成之電極引出區110，因此可以直接在基板結構上進行鑽孔或電鍍，而不需要破壞電解電容的結構，使得內藏固態電解電容基板模組可與其他表層或內層電路電性連接。
例如，透過第一導孔(via)152連接金屬基板121，第二導孔(via)154連接基板140，俾使內藏固態電解電容基板模組與外部電路電性連接。此時，其中金屬基板121作為一第一電極，基板140作為一第二電極。而第一電極與第二電極之正負極性互為相反。
在此實施例中，第一導孔152與第二導孔154皆穿過整個模組，但因為第一導孔152連接金屬基板121，第二導孔154連接基板140，因此，第一導孔152必須要與基板140絕緣，第二導孔154必須要與金屬基板121絕緣。故如圖所示，第一導孔152穿過基板140之處的周圍形成有絕緣材料153，第二導孔154穿過金屬基板121之處的周圍也形成有絕緣材料155。
請參考『第2A圖』與『第2B圖』，係為本提案所揭露之內藏電容基板模組之另一實施例之結構示意圖，『第2A圖』係為側視圖，『第2B圖』為上視圖。如圖所示，內藏電容基板模組100包括兩層固態電解電容材料120、一金屬基板121以及上基板142與下基板144，兩層固態電解電容材料120其中之一層與金屬基板121之一部份以及上基板142之一部分形成一固態電解電容130，同樣地，兩層固態電解電容材料120其中之另一層與金屬基板121之一部份以及下基板144之一部分也形成一固態電解電容130。金屬基板121之另一部份與上基板142以及下基板144之另一部份延伸形成有一電極引出區110。在此一實施例中，金屬基板121之兩表面均形成有固態電解電容材料120，亦即在上基板142與金屬基板121之間以及在下基板144與金屬基板121之間均形成有固態電解電容材料。在另一實施例中，亦可選擇性地形成一固態電解電容即可，亦即形成於上基板142與金屬基板121之間或形成於下基板144與金屬基板121之間。
兩層固態電解電容材料120其中之一層未與金屬基板121結合之一側與上基板142之間透過第一導電黏著層125結合，兩層固態電解電容材料120其中之另一層與下基板144之間透過第二導電黏著層127結合。在一實施例中，第一導電黏著層125與/或第二導電黏著層127可使用但並非限定碳膠或其均等物。上基板142與下基板144可使用但並非限定銅箔基板或銀基板。
兩層固態電解電容材料120則是由但並非限定由氧化鋁層122、以及導電高分子(PEDOT)層124組成。兩層氧化鋁層122分別形成於金屬基板121之兩表面，兩層導電高分子層124則分別形成於兩層氧化鋁層122之上。金屬基板121與上基板142之間以及金屬基板121與下基板144之間則形成有絕緣材料146、148，絕緣材料146、148可使用但並非限定樹脂或者介電材料。
『第2A圖』所示之實施例，係在形成固態電解電容130之區域外再形成一電極引出區110，在此一電極引出區110中，由上基板142、下基板144、以及固態電解電容材料120與金屬基板121延伸形成金屬基板121與上基板142之間以及金屬基板121與下基板144之間則形成有絕緣材料146、148。在一大面積之金屬基板121與上基板142之間以及該大面積之金屬基板121與下基板144之間之一區域形成一固態電解電容，其餘區域則在金屬基板121與上基板140間及金屬基板121與下基板144間以絕緣材料146、148填充。固態電解電容130之金屬基板121之水平方向之面積係大於固態電解電容130本身之水平方向之面積，由於大面積之金屬基板之結構，亦即延伸形成之電極引出區110，使得可以直接在基板結構上進行鑽孔或電鍍，而不需要破壞電解電容的結構，使得內藏固態電解電容基板模組可與其他表層或內層電路電性連接。
例如，透過第一導孔(via)152連接金屬基板121，第二導孔(via)154連接上基板142與下基板144，其位置如『第2B圖』所示，俾使內藏固態電解電容基板模組與外部電路電性連接，此時，其中金屬基板121作為一第一電極，上基板142與下基板144之至少其中之一作為一第一電極，而第一電極與第二電極之正負極性互為相反。雖然此處第二導孔154連接上基板142與下基板144，但當僅形成有一層固態電解電容時，第二導孔154亦可僅連接上基板142與下基板144其中之一。
在此實施例中，第一導孔152與第二導孔154皆穿過整個模組，但因為第一導孔152連接金屬基板121，第二導孔154連接上基板142與下基板144，因此，第一導孔152必須要與上基板142與下基板144絕緣，第二導孔154必須要與金屬基板121絕緣。故如圖所示，第一導孔152穿過上基板142與下基板144之處的周圍形成有絕緣材料153，第二導孔154穿過金屬基板121之處的周圍也形成有絕緣材料155。
為了提升IC載板內藏平板電容的電容值，前述以及後面將提及之實施例所揭露之內藏固態電解電容基板模組可整合於印刷電路板中。與傳統固態電容器不同的是此結構之固態電解電容模組中之金屬基板121和基板140(『第1圖』之實施例)之面積或者金屬基板121和上基板142與下基板144(『第2A圖』之實施例) 之面積(亦即電極引出區)比真正有電容感應電荷產生的區域(亦即固態電解電容130，如『第2B圖』所示之斜線區域)大。此結構的優點是當固態電解電容基板模組以印刷電路板製程埋入或壓合在電路板中後，斜線區域以外的基板面積皆可以藉由鑽孔或電鍍，使得內藏固態電解電容基板模組可與其他表層或內層電路電性連接，提供大電容於電路中使用。而在先前技術中，則是將導孔形成於固態電解電容當中方能使電容與外部元件相連接。
從『第2A圖』可以看出來，內藏電容基板模組100中之固態電解電容係為雙層。當然亦可根據實際之設計需求選擇性地設置一層即可，為當選擇一層時，仍然透過導電黏著層與上基板142或與下基板144形成電性連接關係。而當選擇其中一層時可僅使用上基板142與下基板144之至少其中之一作為電極。
從『第2B圖』可以看出來，固態電解電容係設置於內藏電容基板模組100四個角落其中之一，第一導孔152與第二導孔154的位置大致上設置於內藏電容基板模組100之中央，亦即電極引出區110。惟此等固態電解電容之設置位置與第一導孔152與第二導孔154之設置位置並非絕對，當可依實際電路設計或者系統需求而變更。例如『第3A圖』與『第3B圖』所示之另一實施例，其係在內藏電容基板模組100的四個角落皆設置有固態電解電容130，其餘部份則為電極引出區110。又亦如『第4A圖』與『第4B圖』所示之另一實施例，其係將固態電解電容130設置於內藏電容基板模組100的中央，其餘部份則為電極引出區110。第一導孔152與第二導孔154設置於固態電解電容130之一側，此外由圖中可知，可設計有第三導孔156連接金屬基板121，第四導孔158連接上基板142與下基板144，其中第三導孔156可電性連接至電源，第四導孔158則電性連接至接地端。如『第4A圖所示，第三導孔156穿過上基板142與下基板144之處的周圍形成有絕緣材料157，第四導孔158穿過金屬基板121之處的周圍也形成有絕緣材料159。
請參考『第5圖』，係為本提案所揭露之內藏電容基板模組之另一實施例之結構示意圖。如圖所示，其係由內藏電容基板模組100與平板電容210、220並聯組成。平板電容210係形成於內藏電容基板模組100之一表面，平板電容220係形成於內藏電容基板模組100之另一表面。平板電容210與內藏電容基板模組100之間則藉由一結合層232結合。平板電容220與內藏電容基板模組100之間同樣地則藉由另一結合層234結合，結合層係由絕緣材料所組成。平板電容210包括第一金屬層211與第二金屬層212、絕緣層213，第一金屬層211與第二金屬層212之間形成有一絕緣層213。平板電容220包括第一金屬層221與第二金屬層222、絕緣層223，第一金屬層221與第二金屬層222之間形成有一絕緣層223。第一導孔(via)152與第二導孔(via)154形成於電極引出區110。第一導孔152連接固態電解電容之金屬基板121、平板電容210之第一金屬層211、以及平板電容220之第一金屬層221，第二導孔154連接內藏電容基板模組100之上基板142與下基板144、平板電容210之第二金屬層212、以及平板電容220之第二金屬層222。透過第一導孔152與第二導孔154的設置與連接關係的設計，以將內藏電容基板模組100與平板電容210、220形成並聯連接之電性關係。
在此實施例中，由於第一導孔與第二導孔極性不同，而第一導孔152連接固態電解電容之金屬基板121、平板電容210之第一金屬層211、以及平板電容220之第一金屬層221，因此，第二導孔154必須要與金屬基板121、第一金屬層211及第一金屬層221這些金屬層電性絕緣。同樣地第二導孔154連接內藏電容基板模組100之上基板142與下基板144、平板電容210之第二金屬層212、以及平板電容220之第二金屬層222，第一導孔152也必須要與142、144、212及222這些金屬層電性絕緣。故如圖所示，第一導孔152穿過內藏電容基板模組100之上基板142與下基板144、平板電容210之第二金屬層212、以及平板電容220之第二金屬層222之處的周圍形成有絕緣材料153，第二導孔154穿過固態電解電容之金屬基板121、平板電容210之第一金屬層211、以及平板電容220之第一金屬層221之處的周圍也形成有絕緣材料155。
從『第5圖』中可以看出來，除了內藏電容基板模組100中的固態電解電容外，還有兩組的平板電容，使得固態電解電容基板模組同時可提供數個nF至數百uF的電容值。『第5圖』之實施例之電容模組可同時抑制高頻和低頻雜訊。當然，內藏電容基板模組100中的固態電解電容的數量、平板電容的數量以及第一導孔與第二導孔的位置設置並非絕對，當可依實際電路設計或者系統需求而變更。亦即，平板電容也僅可設置一層，當設置一層時，第一導孔152與第二導孔154之周圍之絕緣層之設置也對應調整。
而在其他的實施例中，平板電容之絕緣材料也可採用高介電常數或者由噴墨印刷(Ink jet)製作而成之。
『第6圖』係繪示了『第5圖』所示之內藏電容基板模組之應用。如『第6圖』所示，IC載板中形成有一內藏電容基板模組100，內藏電容基板模組100之上下兩側表面均形成有絕緣層162、164，由此可以看出將內藏電容基板模組內藏於IC載板中之情形。IC載板中亦形成有訊號層172、電源層175以及接地層176，分別形成於絕緣層162、164之中。雖然此處以統稱方式命名絕緣層162、164，但本領域熟悉該項技術者可知絕緣層162、164以及訊號層172、電源層175以及接地層176係以一層一層的方式形成。積體電路182係以錫球(solder ball)184透過接墊186與IC載板形成電性連接，亦即積體電路182之其中之一錫球與IC載板之接地層176形成電性連接，其中之另一錫球與IC載板之電源層175形成電性連接。IC載板中之訊號層172則用以傳遞訊號。同樣地，第一導孔166連接固態電解電容之金屬基板121以及IC載板中之電源層175，第二導孔168連接內藏電容基板模組100之上基板142與下基板144以及IC載板中之接地層176。透過此一架構，提供IC載板表面積體電路所需求的電容值。
與前述實施例類似，第一導孔166穿過上基板142與下基板144之處的周圍形成有絕緣材料153，第二導孔168穿過金屬基板121之處的周圍也形成有絕緣材料155。
本提案提出一大面積之高電容值內藏電容基板模組，此固態電容模組可內藏於印刷電路板中，還可與有機基板內藏平板電容並聯，此電容模組可提供數個nF~數百uF之電容值，以解決目前印刷電路板內藏平板電容器之電容值無法超過uF以上的問題。此基板內藏電容模組可應用在印刷電路板、晶片承載基板中，提供一個大電容值、寬頻且低阻抗值的去耦合電容或bypass電容，達到穩定積體電路電源系統之目的。
雖然本提案以前述之實施例揭露如上，然其並非用以限定本提案。在不脫離本提案之精神和範圍內，所為之更動與潤飾，均屬本提案之專利保護範圍。關於本提案所界定之保護範圍請參考所附之申請專利範圍。
100．．．內藏電容基板模組
110．．．電極引出區
120．．．固態電解電容材料
121．．．金屬基板
122．．．氧化鋁層
123．．．導電黏著層
124．．．導電高分子層
125．．．第一導電黏著層
127．．．第二導電黏著層
130．．．固態電解電容
140．．．基板
142．．．上基板
144．．．下基板
146．．．絕緣材料
148．．．絕緣材料
152．．．第一導孔
153．．．絕緣材料
154．．．第二導孔
155．．．絕緣材料
156．．．第三導孔
157．．．絕緣材料
158．．．第四導孔
159．．．絕緣材料
162．．．絕緣層
164．．．絕緣層
166．．．第一導孔
168．．．第二導孔
172．．．訊號層
175．．．電源層
176．．．接地層
182．．．積體電路
184．．．錫球
186．．．接墊
210．．．平板電容
211．．．第一金屬層
212．．．第二金屬層
213．．．絕緣層
220．．．平板電容
221．．．第一金屬層
222．．．第二金屬層
223．．．絕緣層
232．．．結合層
234．．．結合層
第1圖係為本提案所揭露之內藏電容基板模組之一實施例之結構示意圖。
第2A圖以及第2B圖係為本提案所揭露之內藏電容基板模組之另一實施例之結構示意圖。
第3A圖以及第3B圖係為本提案所揭露之內藏電容基板模組之另一實施例之結構示意圖。
第4A圖以及第4B圖係為本提案所揭露之內藏電容基板模組之另一實施例之結構示意圖。
第5圖係為本提案所揭露之內藏電容基板模組之另一實施例之結構示意圖。
第6圖係為本提案所揭露之內藏電容基板模組之另一實施例之結構示意圖。
100．．．內藏電容基板模組
110．．．電極引出區
120．．．固態電解電容材料
121．．．金屬基板
122．．．氧化鋁層
123．．．導電黏著層
124．．．導電高分子層
130．．．固態電解電容
140．．．基板
146．．．絕緣材料
152．．．第一導孔
153．．．絕緣材料
154．．．第二導孔
155．．．絕緣材料

Claims (28)

  1. 一種內藏電容基板模組，包括有：一基板；一金屬基板；一固態電解電容材料，形成於該金屬基板之上，以與該基板形成一固態電解電容；一電極引出區，係由該基板以及該金屬基板延伸形成，其中該金屬基板作為一第一電極，該基板作為一第二電極；以及一絕緣材料，形成於該基板與該金屬基板之間。
  2. 如請求項第1項所述之內藏電容基板模組，其中更包括有：一第一導孔，形成於該電極引出區，以電性連接該固態電解電容之該金屬基板；以及一第二導孔，形成於該電極引出區，以電性連接該基板。
  3. 如請求項第2項所述之內藏電容基板模組，其中該第一導孔穿過該基板之處的周圍形成有一絕緣材料，該第二導孔穿過該金屬基板之處的周圍形成有一絕緣材料。
  4. 如請求項第1項所述之內藏電容基板模組，其中該固態電解電容材料包括有一氧化鋁層以及一導電高分子層。
  5. 如請求項第1項所述之內藏電容基板模組，其中該固態電解電容材料之未與該金屬基板接觸之一側與該基板之間透過一導電黏著層結合。
  6. 如請求項第5項所述之內藏電容基板模組，其中該導電黏著層係為碳膠。
  7. 如請求項第1項所述之內藏電容基板模組，其中該固態電解電容之該金屬基板係為一鋁基板。
  8. 如請求項第1項所述之內藏電容基板模組，其中該基板之材料係為銅箔或銀。
  9. 如請求項第1項所述之內藏電容基板模組，其中該絕緣材料係為樹脂或介電材料。
  10. 一種內藏電容基板模組，包括有：一上基板；一下基板；一金屬基板；一層以上之固態電解電容材料，形成於該上基板與該金屬基板及該下基板與該金屬基板之間，以分別與該上基板與該下基板形成一固態電解電容，或者選擇性地形成於該上基板與該金屬基板之間或該下基板與該金屬基板之間，以分別與該上基板或該下基板形成一固態電解電容；一電極引出區，係由該上基板、該下基板、以及該金屬基板延伸形成，其中該金屬基板作為一第一電極，該上基板與該下基板之至少其中之一作為一第二電極；以及一絕緣材料，形成於該上基板與該金屬基板之間以及形成於該下基板與該金屬基板之間。
  11. 如請求項第10項所述之內藏電容基板模組，其中更包括有：一第一導孔，形成於該電極引出區，以電性連接該金屬基板；以及一第二導孔，形成於該電極引出區，以電性連接該上基板及/或該下基板。
  12. 如請求項第11項所述之內藏電容基板模組，其中該第一導孔穿過該上基板與該下基板之處的周圍形成有一絕緣材料，該第二導孔穿過該金屬基板之處的周圍形成有一絕緣材料。
  13. 如請求項第10項所述之內藏電容基板模組，其中該固態電解電容材料包括有一氧化鋁層以及一導電高分子層。
  14. 如請求項第10項所述之內藏電容基板模組，其中當該一層以上之固態電解電容材料形成於該上基板與該金屬基板及該下基板與該金屬基板之間時，該一層以上之固態電解電容材料其中之一層與該上基板之間透過一第一導電黏著層結合，該一層以上之固態電解電容材料其中之另一層與該下基板之間透過一第二導電黏著層結合。
  15. 如請求項第14項所述之內藏電容基板模組，其中該第一導電黏著層係為碳膠，該第二導電黏著層係為碳膠。
  16. 如請求項第10項所述之內藏電容基板模組，其中當該一層以上之固態電解電容材料選擇性地形成於該上基板與該金屬基板之間時，該固態電解電容材料與該上基板之間透過一第一導電黏著層結合，當該固態電解電容材料選擇性地形成於該下基板與該金屬基板之間時，該固態電解電容材料與該下基板之間透過一第二導電黏著層結合。
  17. 如請求項第16項所述之內藏電容基板模組，其中該第一導電黏著層係為碳膠，該第二導電黏著層係為碳膠。
  18. 如請求項第10項所述之內藏電容基板模組，其中該固態電解電容之該金屬基板係為一鋁基板。
  19. 如請求項第10項所述之內藏電容基板模組，其中該上基板與該下基板之材料係為銅箔或銀。
  20. 如請求項第10項所述之內藏電容基板模組，其中該絕緣材料係為樹脂或者介電材料。
  21. 如請求項第10項所述之內藏電容基板模組，其中更包括有一電容形成於該上基板之另一表面上。
  22. 如請求項第21項所述之內藏電容基板模組，其中該電容與該上基板之間更包括有一結合層。
  23. 如請求項第21項所述之內藏電容基板模組，其中該電容包括有一第一金屬層、一第二金屬層以及一絕緣層形成於該第一金屬層與該第二金屬層之間。
  24. 如請求項第10項所述之內藏電容基板模組，其中更包括有一另一電容形成於該下基板之另一表面上。
  25. 如請求項第24項所述之內藏電容基板模組，其中該另一電容與該下基板之間更包括有一結合層。
  26. 如請求項第24項所述之內藏電容基板模組，其中該另一電容包括有一第一金屬層、一第二金屬層以及一絕緣層形成於該第一金屬層與該第二金屬層之間。
  27. 如請求項第10項所述之內藏電容基板模組，其中該固態電解電容係形成於該內藏電容基板模組之中央。
  28. 如請求項第10項所述之內藏電容基板模組，其中該固態電解電容係形成有複數個。
TW099146695A 2010-12-29 2010-12-29 內藏電容基板模組 TWI405322B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW099146695A TWI405322B (zh) 2010-12-29 2010-12-29 內藏電容基板模組
CN201010623839.2A CN102548210B (zh) 2010-12-29 2010-12-31 内藏电容基板模块
US13/197,283 US8941015B2 (en) 2010-12-29 2011-08-03 Embedded capacitor substrate module
US13/896,436 US9013893B2 (en) 2010-12-29 2013-05-17 Embedded capacitor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099146695A TWI405322B (zh) 2010-12-29 2010-12-29 內藏電容基板模組

Publications (2)

Publication Number Publication Date
TW201227911A TW201227911A (en) 2012-07-01
TWI405322B true TWI405322B (zh) 2013-08-11

Family

ID=46353833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099146695A TWI405322B (zh) 2010-12-29 2010-12-29 內藏電容基板模組

Country Status (3)

Country Link
US (1) US8941015B2 (zh)
CN (1) CN102548210B (zh)
TW (1) TWI405322B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
TWI510152B (zh) * 2013-07-10 2015-11-21 Ind Tech Res Inst 內藏電容模組
CN103730450A (zh) * 2013-11-22 2014-04-16 上海和辉光电有限公司 有机电激发光二极体储存电容结构及其制备方法
US9924597B2 (en) * 2014-02-21 2018-03-20 Mitsui Mining & Smelting Co., Ltd. Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
KR102154064B1 (ko) 2014-09-25 2020-09-10 삼성전자주식회사 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
JP2017157792A (ja) * 2016-03-04 2017-09-07 イビデン株式会社 電子部品内蔵基板及びその製造方法
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
KR20190092584A (ko) 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
CN107946267B (zh) * 2017-11-23 2020-03-06 华进半导体封装先导技术研发中心有限公司 一种芯片结构及制作方法
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
CN112469196A (zh) * 2019-09-06 2021-03-09 中兴通讯股份有限公司 一种主板、噪声降噪方法及终端
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
CN114585157A (zh) * 2020-12-01 2022-06-03 深南电路股份有限公司 埋容线路板的制作方法及埋容线路板
CN113133230A (zh) * 2021-04-20 2021-07-16 梅州市志浩电子科技有限公司 一种埋置有电容及电阻的阶梯线路板制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200703388A (en) * 2005-05-20 2007-01-16 Nec Tokin Corp Stacked capacitor and method of fabricating the same
US20080216296A1 (en) * 2007-03-07 2008-09-11 Prymak John D Thin solid electrolytic capacitor embeddable in a substrate

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6215372B1 (en) * 1999-06-02 2001-04-10 Sun Microsystems, Inc. Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors
JP4479050B2 (ja) 2000-04-20 2010-06-09 パナソニック株式会社 固体電解コンデンサ
JP4432207B2 (ja) 2000-05-25 2010-03-17 パナソニック株式会社 コンデンサ
EP1202300A3 (en) 2000-10-12 2004-06-16 Matsushita Electric Industrial Co., Ltd. Electrolytic capacitor, cicuit board containing electrolytic capacitor, and method for producing the same
US6775125B2 (en) 2001-03-23 2004-08-10 Matsushita Electric Industrial Co., Ltd. Solid electrolytic capacitor and method of manufacturing the capacitor
JP4604403B2 (ja) 2001-06-25 2011-01-05 パナソニック株式会社 固体電解コンデンサの製造方法
WO2003009320A1 (fr) 2001-07-17 2003-01-30 Matsushita Electric Industrial Co., Ltd. Procede de production d'un condensateur electrolytique solide
JP4810772B2 (ja) * 2001-07-31 2011-11-09 パナソニック株式会社 回路モジュール
US6836401B2 (en) 2001-09-20 2004-12-28 Matsushita Electric Industrial Co., Ltd. Capacitor, laminated capacitor, and capacitor built-in-board
AU2003244246A1 (en) 2002-06-18 2003-12-31 Tdk Corporation Solid electrolytic capacitor, board with built-in solid electrolytic capacitor, and method for producing them
JP3711343B2 (ja) 2002-06-26 2005-11-02 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及びその製造方法並びに半導体装置
JP4019837B2 (ja) 2002-07-19 2007-12-12 松下電器産業株式会社 固体電解コンデンサ及びその製造方法
JP4178911B2 (ja) 2002-10-25 2008-11-12 松下電器産業株式会社 固体電解コンデンサおよびその製造方法
JP4214763B2 (ja) 2002-11-11 2009-01-28 パナソニック株式会社 固体電解コンデンサ
EP1434242B1 (en) 2002-12-27 2010-11-24 Panasonic Corporation Capacitor and method for producing the same, and circuit board with a built-in capacitor and method for producing the same
JP4354227B2 (ja) 2003-07-23 2009-10-28 Ｔｄｋ株式会社 固体電解コンデンサ
US7227739B2 (en) 2003-09-26 2007-06-05 Tdk Corporation Solid electrolytic capacitor
US7319599B2 (en) 2003-10-01 2008-01-15 Matsushita Electric Industrial Co., Ltd. Module incorporating a capacitor, method for manufacturing the same, and capacitor used therefor
JP4343652B2 (ja) 2003-11-07 2009-10-14 Ｔｄｋ株式会社 固体電解コンデンサ及び固体電解コンデンサデバイス
JP2005197587A (ja) * 2004-01-09 2005-07-21 Shinko Electric Ind Co Ltd キャパシタの製造方法、キャパシタ内蔵基板の製造方法、キャパシタ、およびキャパシタ内蔵基板
JP2005197586A (ja) 2004-01-09 2005-07-21 Shinko Electric Ind Co Ltd キャパシタの製造方法、キャパシタ内蔵基板の製造方法、キャパシタ、およびキャパシタ内蔵基板
US6870728B1 (en) 2004-01-29 2005-03-22 Tdk Corporation Electrolytic capacitor
KR100610462B1 (ko) 2004-02-20 2006-08-08 엔이씨 도낀 가부시끼가이샤 고체 전해 커패시터, 전송선로장치, 그 제조방법 및 그것을이용하는 복합 전자부품
JP2006005233A (ja) 2004-06-18 2006-01-05 Shinko Electric Ind Co Ltd キャパシタ、キャパシタ内蔵基板、およびキャパシタの製造方法
JP2006147606A (ja) 2004-11-16 2006-06-08 Nec Toppan Circuit Solutions Inc シート状コンデンサとその製造方法
US7361568B2 (en) 2005-12-21 2008-04-22 Motorola, Inc. Embedded capacitors and methods for their fabrication and connection
JP4084391B2 (ja) 2006-03-28 2008-04-30 Ｔｄｋ株式会社 固体電解コンデンサ
KR101089860B1 (ko) * 2009-06-09 2011-12-05 삼성전기주식회사 슈퍼캐패시터 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200703388A (en) * 2005-05-20 2007-01-16 Nec Tokin Corp Stacked capacitor and method of fabricating the same
US20080216296A1 (en) * 2007-03-07 2008-09-11 Prymak John D Thin solid electrolytic capacitor embeddable in a substrate

Also Published As

Publication number Publication date
US20120168217A1 (en) 2012-07-05
US8941015B2 (en) 2015-01-27
TW201227911A (en) 2012-07-01
CN102548210B (zh) 2015-01-07
CN102548210A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
TWI405322B (zh) 內藏電容基板模組
TWI397089B (zh) 電容器、包含該電容器之電路板及積體電路承載基板
US8149565B2 (en) Circuit board device and integrated circuit device
US7889509B2 (en) Ceramic capacitor
KR101548813B1 (ko) 적층 세라믹 커패시터
US9390852B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
KR101994712B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN102986313A (zh) 部件内置布线基板
WO2013119471A1 (en) Three dimensional passive multi-component structures
US9013893B2 (en) Embedded capacitor module
KR20150011269A (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
CN102024565B (zh) 电容结构
KR20150018137A (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR20190124280A (ko) 소비자 전자 제품용 메인보드 및 단말기
US9030808B2 (en) Solid electrolytic capacitor and circuit board having the same
CN109429420B (zh) 具有电磁屏蔽功能的电路板及其制作方法
CN203055686U (zh) 层叠型陶瓷电容器
CN209748889U (zh) 电路结构与器件
TWI510152B (zh) 內藏電容模組
US7102874B2 (en) Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
CN207706507U (zh) 多层线路板
JP2007258478A (ja) 複合回路部品およびこれを備える半導体装置
CN109688694B (zh) 电路结构与器件
JP2013080764A (ja) 回路モジュール
JP2010171348A (ja) 配線基板及び積層セラミックコンデンサ