JP2010238691A - 中継部材およびプリント基板ユニット - Google Patents

中継部材およびプリント基板ユニット Download PDF

Info

Publication number
JP2010238691A
JP2010238691A JP2009081761A JP2009081761A JP2010238691A JP 2010238691 A JP2010238691 A JP 2010238691A JP 2009081761 A JP2009081761 A JP 2009081761A JP 2009081761 A JP2009081761 A JP 2009081761A JP 2010238691 A JP2010238691 A JP 2010238691A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
printed wiring
hole
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009081761A
Other languages
English (en)
Inventor
Yuichi Nakajima
友一 中島
Kiyokazu Moriizumi
清和 森泉
Masayuki Ito
雅之 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009081761A priority Critical patent/JP2010238691A/ja
Priority to US12/718,348 priority patent/US20100246149A1/en
Priority to CN201010141523XA priority patent/CN101853826B/zh
Publication of JP2010238691A publication Critical patent/JP2010238691A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】これまで以上に良好な電気的性能を有する中継部材およびプリント基板ユニットを提供する。
【解決手段】チップ型の電子部品２７は基材２５に組み込まれる。基材２５はパッケージ基板１７およびプリント配線板１４の間に挟み込まれる。電子部品２７の第１電極端子３１はパッケージ基板１７の第１端子パッド２１に接続される。電子部品２７の第２電極端子３２はプリント配線板１４の第２端子パッド２２に接続される。こうして電子部品２７はパッケージ基板１７およびプリント配線板１４に電気的に接続される。電子部品２７がパッケージ基板１７の輪郭の外側でプリント配線板１４の表面に実装される場合に比べて、電子部品２７とパッケージ基板１７との距離は著しく短縮される。その結果、損失ＲやインダクタンスＬは著しく低減される。プリント基板ユニット１３ではこれまで以上に良好な電気的性能が確立される。
【選択図】図３

Description

本発明は、例えば半導体パッケージとプリント配線板との間に配置される中継部材に関する。
例えばサーバコンピュータ装置にはプリント基板ユニットが組み込まれる。プリント基板ユニットは、通常、プリント配線板の表面に実装されるＬＳＩチップパッケージを備える。ＬＳＩチップパッケージのパッケージ基板は例えばボールグリッドアレイ（ＢＧＡ）やランドグリッドアレイ（ＬＧＡ）に基づきプリント配線板に実装される。ＬＳＩチップパッケージの周辺回路部品としてプリント配線板の表面や裏面には抵抗やコンデンサ、インダクタといったチップ型の電子部品が実装される。こうしたチップ型の電子部品は、パッケージ基板の表面に実装されるＬＳＩチップにプリント配線板を介して電気的に接続される。
従来、ＬＳＩチップパッケージのパッケージ基板は中継部材を介してプリント配線板上に接合される。中継部材は絶縁性の基材を備える。基材は、パッケージ基板上の端子パッドおよびプリント配線板上の端子パッドに対応する位置に形成される貫通孔を備える。貫通孔内にははんだ材が充填される。こうした中継部材がパッケージ基板およびプリント配線板の間に挟み込まれると、端子パッド同士ははんだ材で相互に接続される。こうしたはんだ材はボールグリッドアレイの代わりに用いられる（特許文献１および２参照）。
特開２００３−１５８２２５号公報 特開平１０−１２９８９号公報
ＬＳＩチップのパッケージ基板と電子部品との接続にあたって、プリント配線板内の配線パターンやスルーホールが用いられる。電子部品はＬＳＩチップパッケージの周囲に配置されることから、ＬＳＩチップパッケージと電子部品との間の配線パターンの長さは比較的に大きい。しかも、ＬＳＩチップパッケージの端子パッド同士のピッチは狭いことから、端子パッドから引き出される配線パターンは細く、端子パッド同士のピッチと同じピッチで配置されるスルーホールの径は小さい。
その結果、ＬＳＩチップパッケージと電子部品との間の接続ラインでは電気的に損失ＲやインダクタンスＬが増大する。接続ラインに電流が流れた場合、損失Ｒの増加に基づき電圧が低下する。例えば電源ラインで電圧が過大に低下すると、電圧はＬＳＩチップの動作可能電圧を下回り、ＬＳＩチップは動作不能となる。また、信号ラインで矩形波の動作周波数が高く信号の電圧変化の時間が短くなるほど、インダクタンスＬの増加に基づき信号波形にひずみが生じたり、信号の電圧変化に応じて電源ラインのノイズが増大したりする。その結果、誤動作の可能性が増大して回路の電気的性能は低下する。
本発明は、上記実状に鑑みてなされたもので、これまで以上に良好な電気的性能を確立する中継部材およびプリント基板ユニットを提供することを目的とする。
上記目的を達成するために、中継部材の一具体例は、半導体パッケージおよびプリント配線板の間に配置される中継部材であって、絶縁材料から形成される基材と、前記半導体パッケージの第１端子パッドおよび前記プリント配線板の第２端子パッドに対応する位置で前記基材に形成される貫通孔と、前記貫通孔内に挿入されて、前記第１端子パッドに接続される第１電極端子、および、前記第２電極パッドに接続される第２電極端子を両端に有するチップ型の電子部品とを備える。
こうした中継部材は半導体パッケージおよびプリント配線板の接合にあたって用いられる。基材の貫通孔にはチップ型の電子部品が配置される。基材は半導体パッケージおよびプリント配線板の間に挟み込まれる。電子部品の一方の電極端子は半導体パッケージの第１端子パッドに接続される。電子部品の他方の電極端子はプリント配線板の第２端子パッドに接続される。こうして電子部品は半導体パッケージおよびプリント配線板に電気的に接続される。その結果、電子部品が半導体パッケージの輪郭の外側でプリント配線板の表面に実装される場合および電子部品がプリント配線板の裏面に実装される場合に比べて、電子部品と半導体パッケージとの距離は著しく短縮される。同時に、電子部品は例えば配線パターンやスルーホールを介さずに半導体パッケージに直接的に接続される。その結果、電子部品および半導体パッケージの間の損失ＲおよびインダクタンスＬは著しく低減される。その結果、これまで以上に良好な電気的性能が確立される。しかも、これまでパッケージ基板の輪郭の外側でプリント配線板の表面や裏面に実装される電子部品が半導体パッケージの輪郭の内側でプリント配線板との間に配置されることから、半導体パッケージの周辺回路部品としての電子部品の実装スペースは削減される。その結果、プリント配線板の全体の面積は削減される。プリント配線板の小型化が実現される。
上記目的を達成するために、プリント基板ユニットの具体例は、裏面に第１端子パッドを有するパッケージ基板と、表面で前記パッケージ基板の裏面に向き合い、表面に第２端子パッドを有するプリント配線板と、前記パッケージ基板および前記プリント配線板の間に配置される絶縁性の基材と、前記基材に形成されて、前記第１端子パッドおよび前記第２端子パッドに対応する位置に形成される貫通孔と、前記貫通孔内に挿入されて、前記第１端子パッドに接続される第１電極端子、および、前記第２端子パッドに接続される第２電極端子を両端に有するチップ型の電子部品とを備える。こうしたプリント基板ユニットによれば、前述と同様の作用効果が実現される。
以上のように開示の中継部材およびプリント基板ユニットによれば、これまで以上に良好な電気的性能が確立される。
電子機器の一具体例すなわちサーバコンピュータ装置の外観を概略的に示す斜視図である。 本発明の第１実施形態に係るプリント基板ユニットの構造を概略的に示す斜視図である。 図２の３−３線に沿った断面図であり、本発明の第１実施形態に係るプリント基板ユニットの構造を概略的に示す。 中継部材の製造にあたって基材の貫通孔に電子部品および固体金属物が配置される様子を概略的に示す。 プリント基板ユニットの製造にあたってプリント配線板およびパッケージ基板の間に中継部材が挟み込まれる様子を概略的に示す断面図である。 図３に対応し、本発明の第２実施形態に係るプリント基板ユニットの構造を概略的に示す断面図である。 図３に対応し、本発明の第３実施形態に係るプリント基板ユニットの構造を概略的に示す断面図である。 図３に対応し、本発明の第４実施形態に係るプリント基板ユニットの構造を概略的に示す断面図である。 図３に対応し、本発明の第５実施形態に係るプリント基板ユニットの構造を概略的に示す断面図である。 中継部材の製造にあたって基材の表面および裏面に保護フィルムが貼り付けられる様子を概略的に示す断面図である。 プリント基板ユニットの製造にあたってプリント配線板上に中継部材ユニットが配置される様子を概略的に示す断面図である。 プリント基板ユニットの製造にあたってプリント配線板およびパッケージ基板の間に中継部材が挟み込まれる様子を概略的に示す断面図である。 シミュレーション時に想定される回路図である。 具体例および比較例に係る電圧変化を示すグラフである。
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
図１は電子機器の一具体例すなわちサーバコンピュータ装置１１の外観を概略的に示す。サーバコンピュータ装置１１は筐体１２を備える。筐体１２内には収容空間が区画される。収容空間にはプリント基板ユニットが配置される。プリント基板ユニットは例えば半導体部品やメインメモリを備える。半導体部品は、例えば一時的にメインメモリに保持されるソフトウェアプログラムやデータに基づき様々な演算処理を実行する。ソフトウェアプログラムやデータは、同様に収容空間に配置されるハードディスク駆動装置（ＨＤＤ）といった大容量記憶装置に格納されればよい。こういったサーバコンピュータ装置１１は例えばラックに搭載される。
図２は本発明の第１実施形態に係るプリント基板ユニット１３の構造を概略的に示す。プリント基板ユニット１３は筐体１２内に配置される。このプリント基板ユニット１３はプリント配線板１４を備える。プリント配線板１４には例えば樹脂基板が用いられる。プリント配線板１４の表面には半導体パッケージすなわちＬＳＩ（大規模集積回路）チップパッケージ１５が実装される。プリント配線板１４およびＬＳＩチップパッケージ１５の間には中継部材１６が挟み込まれる。中継部材１６の働きでＬＳＩチップパッケージ１５はプリント配線板１４の表面に実装される。こうしてＬＳＩチップパッケージ１５はプリント配線板１４に電気的および機械的に接続される。
図３に示されるように、ＬＳＩチップパッケージ１５はパッケージ基板１７を備える。パッケージ基板１７には例えばセラミック基板が用いられる。パッケージ基板１７の表面にはＬＳＩチップ１８が実装される。パッケージ基板１７の表面にはマトリックス状に端子バンプ１９が配列される。端子バンプ１９上にＬＳＩチップ１８が受け止められる。端子バンプ１９の働きでＬＳＩチップ１８はパッケージ基板１７の表面に実装される。その他、ＬＳＩチップ１８は例えばダイボンディングやワイヤボンディングに基づきパッケージ基板１７に実装されてもよい。パッケージ基板１７の表面ではＬＳＩチップ１８上にヒートスプレッダやヒートシンク（図示されず）が装着されてもよい。
パッケージ基板１７の裏面にはマトリックス状に複数の端子パッド２１が配列される。その一方で、プリント配線板１４の表面にはマトリックス状に複数の端子パッド２２が配列される。パッケージ基板１７の端子パッド２１はプリント配線板１４の端子パッド２２に１対１で対応する。ここでは、端子パッド２１、２２は例えば矩形の輪郭を有する。端子パッド２１の表面や端子パッド２２の表面は平坦面で規定される。端子パッド２１の表面は端子パッド２２の表面に平行に規定される。端子パッド２１、２２は例えば銅から形成される。なお、端子パッド２１、２２の形状や大きさは必ずしも一致しなくてもよい。ただし、端子パッド２１同士のピッチおよび端子パッド２２同士のピッチは相互に揃えられる。
中継部材１６は基材２５を備える。基材２５は例えば平たい直方体形状に形成される。基材２５の表面および裏面は相互に平行に広がる。基材２５の表面および裏面は第１面および第２面のいずれかを構成する。プリント配線板１４およびパッケージ基板１７の間で基材２５は均一な厚みで広がる。基材２５は表面でパッケージ基板１７の裏面を受け止める。基材２５は裏面でプリント配線板１４の表面に受け止められる。基材２５は絶縁性の高分子材料から形成される。ここでは、基材２５は例えば熱硬化性の樹脂材料や熱可塑性の樹脂材料から形成される。
基材２５には、基材２５の表面から裏面まで貫通する複数の貫通孔２６が形成される。貫通孔２６は端子パッド２１、２２の位置に応じてマトリックス状に配列される。ここでは、貫通孔２６は端子パッド２１に１対１で対応する。同時に、貫通孔２６は端子パッド２２に１対１で対応する。その結果、基材２５の表面で貫通孔２６は端子パッド２１に向かって開口する。同様に、基材２５の裏面で貫通孔２６は端子パッド２２に向かって開口する。こうして貫通孔２６の位置は端子パッド２１、２２の位置に対応して特定される。本実施形態では貫通孔２６は例えば角柱空間を規定する。
各貫通孔２６内にはチップ型の電子部品２７や固体金属物２８が個別に配置される。電子部品２７には例えば角柱形状のチップ抵抗やチップコンデンサ、チップインダクタが含まれる。後述のように、本実施形態に係る電子部品２７は長手方向の両端すなわち上端および下端に電極端子を有する。電子部品２７や固体金属物２８は貫通孔２６内で直立する垂直姿勢を確立する。電子部品２７や固体金属物２８は貫通孔２６の内壁に密着する。こうして電子部品２７や固体金属物２８は貫通孔２６内に確実に保持される。電子部品２７や固体金属物２８は貫通孔２６内に例えば圧入される。
ここでは、貫通孔２６内に配置されるすべての電子部品２７で上端から下端まで同一の長さが設定される。電子部品２７は例えば１００５型チップや０６０３型チップのいずれかから構成される。こうした電子部品２７の寸法は規格に基づき特定される。例えば１００５型チップでは上端から下端まで１．０ｍｍの長さが規定される。同時に、プリント配線板１４の表面に平行な方向に０．５ｍｍの幅および厚みが規定される。同様に、例えば０６０３型チップでは０．６ｍｍの長さ並びに０．３ｍｍの幅および厚みが規定される。本実施形態では電子部品２７は例えば１００５型から構成される。なお、電子部品２７の厚みは幅と同一である必要はなく、電子部品２７の厚みは規格の寸法以下の例えば０．３５ｍｍに規定されてもよい。
電子部品２７は例えば角柱形状のチップ本体２９を備える。チップ本体２９は、例えばセラミック材料から形成される基材を備える。基材内には例えば抵抗体や内部電極が配置される。チップ本体２９の両端すなわち上端および下端には１対の外部の電極端子３１、３２が形成される。電極端子３１、３２は貫通孔２６の開口で露出する。電極端子３１は平坦面で対応の端子パッド２１を受け止める。電極端子３２は平坦面で対応の端子パッド２２に受け止められる。電子部品２７は端子パッド２１に対応の端子パッド２２を電気的に接続する。こうして電子部品２７はＬＳＩチップパッケージ１５に直列に接続される。電極端子３１、３２は例えば銅から形成される。銅の表面には例えば錫めっき膜やニッケルめっき膜が形成される。
固体金属物２８は、電子部品２７と同様に、例えば角柱形状に形成される。固体金属物２８の外形は電子部品２７と同一の外形に形成されることが望ましい。上端から下端まで規定される固体金属物２８の長さは、同様に上端から下端まで規定される電子部品２７と同一の長さに設定される。ただし、固体金属物２８の幅や厚みは電子部品２７の幅や厚みと異なってもよい。固体金属物２８の上端は平坦面で端子パッド２１を受け止める。固体金属物２８の下端は平坦面で端子パッド２２に受け止められる。こうして固体金属物２８は端子パッド２１に対応の端子パッド２２を電気的に接続する。固体金属物２８は例えばパッドと部品との接合に用いられるはんだよりも高い融点を有する。
こういった固体金属物２８は、例えば母材と、母材の表面に形成される金属めっき膜とから形成される。母材には、例えば銅、燐青銅、銅−鉄や銅−ニッケルといった銅合金、鉄、４２アロイ（鉄−４２ニッケル）やコバール（鉄−２９ニッケル−１７コバルト）といった合金を含む導電性の金属材料のうちのいずれかが用いられる。この母材の表面には、例えば錫、金、銀、パラジウム、錫−ビスマス、錫−銅、錫−銀を含む金属めっき膜のいずれかが形成される。本実施形態では母材には例えば銅単体が用いられる。銅は、例えば錫−鉛合金といった共晶はんだや錫−銀−銅といった高温はんだに比べて高い融点を有する。
以上のようなプリント基板ユニット１３によれば、電子部品２７は中継部材１６に組み込まれる。電子部品２７は端子パッド２１、２２の間に挟み込まれる。こうして電子部品２７はＬＳＩチップ１８に電気的に接続される。その結果、電子部品がＬＳＩチップパッケージ１５の輪郭の外側でプリント配線板１４の表面に実装される場合や電子部品がプリント配線板１４の裏面に実装される場合に比べて、電子部品２７とＬＳＩパッケージ１５との距離は著しく短縮される。電子部品２７は例えば配線パターンやスルーホールを介さずにＬＳＩパッケージ１５に直接接続される。その結果、損失ＲやインダクタンスＬの増大は著しく低減される。プリント基板ユニット１３ではこれまで以上に良好な電気的性能が確立される。
しかも、これまでＬＳＩチップパッケージ１５の輪郭の外側でプリント配線板１４の表面やプリント配線板１４の裏面に実装されるチップ型の電子部品が、ＬＳＩチップパッケージ１５の輪郭の内側でプリント配線板１４およびパッケージ基板１７の間に配置されることから、プリント配線板１４の表面や裏面では電子部品の実装スペースが削減される。その結果、プリント配線板１４の表面や裏面の面積は縮小される。プリント配線板１４の小型化が実現される。しかも、固体金属物２８が例えば銅単体から形成されれば、固体金属物２８でははんだより高い導電率が確立される。固体金属物２８に大きな電流が流れる場合に電圧変化は低く抑えられる。プリント基板ユニット１３の電気的性能は著しく向上する。
次に、プリント基板ユニット１３の製造方法を説明する。まず、中継部材１６が製造される。図４に示されるように、例えば熱可塑性の樹脂材料から基材２５が成形される。基材２５は常温で固体から形成される。基材２５には複数の貫通孔２６が形成される。貫通孔２６は例えば角柱形状に形成される。基材２５の表面や裏面に平行な方向に規定される貫通孔２６の寸法は電子部品２７や固体金属物２８の幅や厚みより僅かに小さく設定されればよい。ここでは、貫通孔２６の寸法は、公差に基づく電子部品２７の最小幅および最小厚みの０．４５ｍｍより小さく設定される。こうした貫通孔２６は、例えば射出成形に基づき基材２５の形成と同時に形成される。貫通孔２６同士のピッチは端子パッド２１同士のピッチおよび端子パッド２２同士のピッチに合わせ込まれる。
続いて、例えば基材２５の表面から貫通孔２６に電子部品２７や固体金属物２８が垂直姿勢で差し込まれる。基材２５の厚みは例えば電子部品２７の長さや固体金属物２８の長さより僅かに大きく設定される。貫通孔２６の寸法は電子部品２７や固体金属物２８の幅や厚みより僅かに小さく設定されることから、電子部品２７や固体金属物２８は、基材２５の弾性変形に基づき貫通孔２６を押し広げつつ貫通孔２６内に配置される。その結果、基材２５の弾性変形に基づき電子部品２７や固体金属物２８は貫通孔２６内に確実に保持される。なお、電子部品２７や固体金属物２８の差し込み時、基材２５は軟化してもいてもよい。
図５に示されるように、中継部材１６は裏面でプリント配線板１４上に配置される。中継部材１６の表面にはＬＳＩチップパッケージ１５が配置される。特定の端子パッド２１、２２には電子部品２７を収容する貫通孔２６が位置決めされる。このとき、ＬＳＩチップパッケージ１５はプリント配線板１４に向かって押し付けられる。同時に、中継部材１６は加熱される。加熱に基づき基材２５は軟化する。ＬＳＩチップパッケージ１５の押し付けに基づき基材２５はプリント配線板１４およびパッケージ基板１７の間で押し広げられる。こうして電子部品２７の電極端子３１、３２や固体金属物２８の上端および下端は端子パッド２１、２２に接触する。
その後、中継部材１６は常温まで冷却される。冷却に基づき基材２５は固化する。その結果、基材２５の表面はパッケージ基板１７の裏面に融着する。基材２５の裏面はプリント配線板１４の表面に融着する。こうして基材２５の表面や裏面はパッケージ基板１７の裏面やプリント配線板１４の表面に貼り付けられる。その結果、基材２５はパッケージ基板１７およびプリント配線板１４に機械的に固定される。同時に、電子部品２７の電極端子３１、３２や固体金属物２８の上端および下端は端子パッド２１、２２に接触する。その結果、電子部品２７および固体金属物２８は端子パッド２１、２２に電気的に接続される。基材２５の働きでＬＳＩチップパッケージ１５はプリント配線板１４の表面に実装される。こうしてプリント基板ユニット１３は製造される。
その他、中継部材１６の製造にあたって型枠が用意されてもよい。型枠内には予め所定の位置に電子部品２７や固体金属物２８が配置される。流動体の樹脂材料が型枠内に流し込まれる。樹脂材料には例えば熱硬化性の樹脂材料が用いられる。加熱温度の調整に基づき型枠内には半硬化の基材２５が形成される。同時に、電子部品２７や固体金属物２８に基づき基材２５に貫通孔２６が形成される。こうして電子部品２７や固体金属物２８の位置が仮決めされる。その後、プリント配線板１４およびパッケージ基板１７の間で半硬化の中継部材１６が加熱される。半硬化の基材２５は、パッケージ基板１７の自重でプリント配線板１４に押し付けられる。その結果、基材２５はプリント配線板１４やパッケージ基板１７に融着しつつ硬化する。同時に、電子部品２７や固体金属物２８は端子パッド２１、２２に接続される。
図６は本発明の第２実施形態に係るプリント基板ユニット１３ａの構造を概略的に示す。このプリント基板ユニット１３ａでは、パッケージ基板１７の裏面および基材２５の表面の間や、基材２５の裏面およびプリント配線板１４の表面の間に接着層２５ａが挟み込まれる。接着層２５ａは貫通孔２６の外側で基材２５の表面や裏面の全面に広がる。ただし、接着層２５ａは基材２５の表面や裏面に部分的に広がってもよい。接着層２５ａに基づき基材２５はパッケージ基板１７の裏面やプリント配線板１４の表面に貼り付けられる。接着層２５ａの形成にあたって、中継部材１６の製造時に基材２５の表面や裏面に、予め接着剤が塗布されるか、予め接着シートが貼り付けられればよい。その他、前述のプリント基板ユニット１３と均等な構成や構造には同一の参照符号が付される。
こうしたプリント基板ユニット１３ａでは、基材２５は接着層２５ａに基づきパッケージ基板１７の裏面やプリント配線板１４の表面に貼り付けられる。したがって、プリント基板ユニット１３ａの製造にあたって基材２５の加熱は必要とされない。しかも、プリント基板ユニット１３ａの製造時、接着層２５ａの接着が実現する程度にＬＳＩチップパッケージ１５がプリント配線板１４に向かって軽く押し付けられれば足りる。その結果、ＬＳＩチップパッケージ１５やプリント配線板１４、電子部品２７は過度の熱ストレスや機械的ストレスに曝されなくて済む。しかも、こうしたプリント基板ユニット１３ａによれば、前述のプリント基板ユニット１３と同様の作用効果が実現される。
図７は本発明の第３実施形態に係るプリント基板ユニット１３ｂの構造を概略的に示す。このプリント基板ユニット１３ｂでは、電子部品２７の電極端子３１、３２や固体金属物２８と端子パッド２１、２２との間にはんだ材３５が挟み込まれる。はんだ材３５の働きで電極端子３１、３２や固体金属物２８と端子パッド２１、２２とは電気的および機械的に確実に接合される。なお、はんだ材３５に代えて、電子部品２７の電極端子３１、３２や固体金属物２８と端子パッド２１、２２との間には導電性の接着剤が挟み込まれてもよい。その他、前述のプリント基板ユニット１３、１３ａと均等な構成や構造には同一の参照符号が付される。
こうしたプリント基板ユニット１３ｂの製造時、例えばはんだ材３５の溶融にあたってはんだ材３５は加熱される。はんだ材３５の加熱と同時に基材２５は軟化する。その結果、電子部品２７の電極端子３１、３２や固体金属物２８と端子パッド２１、２２との接合と同時に基材２５はパッケージ基板１７やプリント配線板１４に融着される。その他、はんだ材３５に例えば錫−鉛合金といった共晶はんだや錫−銀−銅といった高温はんだが用いられる場合、はんだ材３５は、ＬＳＩチップパッケージ１５の輪郭の外側でプリント配線板１４の表面や裏面に周辺回路部品としての電子部品のはんだ付けと同時に加熱されればよい。なお、はんだ材３５の溶融温度と基材２５の軟化する温度が異なる場合にははんだ材３５の加熱と基材２５の加熱は別工程で実施されればよい。こうしたはんだ材３５や接着剤は中継部材１６の製造時に電極端子３１、３２上や固体金属物２８上に予め塗布されるか、プリント基板ユニット１３ｂの製造時に電極端子３１、３２上や固体金属物２８上に塗布されればよい。こうしたプリント基板ユニット１３ｂによれば、前述と同様の作用効果が実現される。
図８は本発明の第４実施形態に係るプリント基板ユニット１３ｃの構造を概略的に示す。このプリント基板ユニット１３ｃでは、端子パッド２１や端子パッド２２に１対２で対応する特定の貫通孔３６が形成される。貫通孔３６は、相互に隣接する端子パッド２１や相互に隣接する端子パッド２２にまたがって形成される。したがって、貫通孔３６の寸法は貫通孔２６の寸法より大きく規定される。貫通孔３６内には例えばバイパスコンデンサといった電子部品３７が配置される。電子部品３７はチップ本体３８を備える。チップ本体３８は、例えばセラミック材料から形成される基材を備える。基材内には例えば内部電極が配置される。チップ本体３８の両端には電極端子３９、４１が形成される。電極端子３９、４１は基材２５の表面および裏面で一端および他端を露出させる。電子部品３７の厚みは電子部品２７や固体金属物２８の長さと同一の例えば１．０ｍｍに設定される。その結果、電極端子３９、４１の長さと電子部品２７や固体金属物２８の長さは一致する。電極端子３９、４１は例えば銅から形成される。銅の表面には例えば錫めっき膜やニッケルめっき膜が形成される。
電極端子３９の一端は端子パッド２１を受け止める。電極端子３９の他端は端子パッド２２に受け止められる。同様に、電極端子４１の一端は端子パッド２１を受け止める。電極端子４１の他端は端子パッド２２に受け止められる。こうして電極端子３９、４１は端子パッド２１に対応の端子パッド２２を個別に直接接続する。ここでは、電極端子３９に接続される端子パッド２１は電源端子を構成する。電極端子４１に接続される端子パッド２１はグラウンド端子を構成する。こうして端子パッド２１、２２が直接接続されることによって給電が実施される。その他、前述のプリント基板ユニット１３〜１３ｂと均等な構成や構造には同一の参照符号が付される。こうしたプリント基板ユニット１３ｃによれば、前述と同様の作用効果が実現される。なお、プリント基板ユニット１３ｃにも前述の接着層２５ａやはんだ材３５、導電性の接着剤が組み込まれてもよい。
図９は本発明の第５実施形態に係るプリント基板ユニット１３ｄの構造を概略的に示す。このプリント基板ユニット１３ｄでは、基材２５の貫通孔２６の寸法が電子部品２７や固体金属物２８の幅や厚みより大きく設定される。その結果、電子部品２７や固体金属物２８と貫通孔２６の内壁との間に隙間が形成される。ただし、貫通孔２６の寸法は端子パッド２１、２２の表面の径よりも小さく設定されることが望ましい。その結果、貫通孔２６の開口は端子パッド２１、２２上に確実に配置される。電極端子３１、３２や固体金属物２８の上端や下端は確実に端子パッド２１、２２に接続される。その他、前述のプリント基板ユニット１３〜１３ｃと均等な構成や構造には同一の参照符号が付される。
次に、プリント基板ユニット１３ｄの製造方法を説明する。まず、中継部材１６が製造される。前述と同様に、基材２５が成形される。図１０に示されるように、基材２５の裏面には例えば樹脂製の脱落防止用フィルム４５が貼り付けられる。貫通孔２６には電子部品２７や固体金属物２８が垂直姿勢で配置される。基材２５の厚みは電子部品２７や固体金属物２８の長さより僅かに大きく設定される。その後、基材２５の表面には例えば樹脂製の脱落防止用フィルム４６が貼り付けられる。こうして中継部材ユニットが形成される。中継部材ユニットでは、脱落防止用フィルム４５、４６の働きで貫通孔２６内から電子部品２７や固体金属物２８の脱落は回避される。
図１１に示されるように、中継部材ユニットはプリント配線板１４上に配置される。貫通孔２６の位置は端子パッド２２上に位置決めされる。このとき、基材２５およびプリント配線板１４の間から脱落防止用フィルム４５が取り外される。その結果、貫通孔２６内の電子部品２７や固体金属物２８は端子パッド２２上に受け止められる。基材２５の表面から脱落防止用フィルム４６が取り外される。続いて、図１２に示されるように、基材２５の表面にはＬＳＩチップパッケージ１５が配置される。端子パッド２１の位置は貫通孔２６上に位置決めされる。
前述と同様に、ＬＳＩチップパッケージ１５はプリント配線板１４に向かって押し付けられる。同時に、中継部材１６は加熱される。ＬＳＩチップパッケージ１５の押し付けに基づき基材２５はプリント配線板１４およびパッケージ基板１７の間で押し広げられる。こうして電子部品２７の電極端子３１、３２や固体金属物２８の上端および下端は端子パッド２１、２２に接触する。その後、基材２５の固化に基づき基材２５の表面や裏面はパッケージ基板１７やプリント配線板１４に融着する。電子部品２７の電極端子３１、３２や固体金属物２８の上端および下端は端子パッド２１、２２に接触する。
こうしたプリント基板ユニット１３ｄによれば、前述と同様の作用効果が実現される。しかも、電子部品２７と貫通孔２６の内壁面との間には隙間が形成される。したがって、中継部材１６の製造にあたって、電子部品２７は貫通孔２６内に押し込まれなくてもよいことから、電子部品２７には機械的なストレスは作用しない。電子部品２７の損傷は確実に回避される。ただし、前述と同様に、電子部品２７の電極端子３１、３２や固体金属物２８の上端および下端と端子パッド２１、２２の間にははんだ材３５や導電性の接着剤が挟み込まれることが望ましい。こうしたはんだ材３５や接着剤によれば、電子部品２７および固体金属物２８と端子パッド２１、２２とは電気的に確実に接合される。
発明者はシミュレーションに基づき本発明の効果を検証した。検証にあたって本発明に係る具体例および従来例に係る比較例が想定された。図１３は具体例および比較例に係る回路図を示す。具体例ではＬＳＩチップパッケージ１５およびプリント配線板１４の間に電子部品２７すなわちバイパスコンデンサＣが配置された。比較例ではバイパスコンデンサＣはプリント配線板１４の裏面に配置された。バイパスコンデンサＣは、プリント配線板１４に形成されるスルーホールビアに基づきプリント配線板１４の表面の端子パッド２２に接続された。端子パッド２１、２２同士は例えばはんだ材で接続された。
電源ラインで電圧変化といったノイズの発生が想定される場合、回路上の測定ポイントＭで電圧値が測定された。その結果、図１４に示されるように、比較例では電圧変化は十分に抑制されなかった。その一方で、具体例では電圧変化はほとんど観察されなかった。比較例に比べて具体例では電圧変化は２０分の１程度に抑制された。具体例ではノイズは著しく抑制されることが確認された。本発明によれば、ＬＳＩチップパッケージ１５およびプリント配線板１４の間にバイパスコンデンサを含む電子部品２７が配置されることから、インダクタンスＬは著しく低減されることが確認された。
以上のような実施形態では、電子機器には例えばサーバコンピュータ装置１１が適用されたが、本発明に係る中継部材１６やプリント基板ユニット１３〜１３ｄは、例えば携帯電話端末といった小型の電子機器やその他の電子機器に組み込まれてもよい。
以上の実施形態に関し出願人はさらに以下の付記を開示する。
（付記１） 半導体パッケージおよびプリント配線板の間に配置される中継部材であって、
絶縁材料から形成される基材と、
前記半導体パッケージの第１端子パッドおよび前記プリント配線板の第２端子パッドに対応する位置で前記基材に形成される貫通孔と、
前記貫通孔内に挿入されて、前記第１端子パッドに接続される第１電極端子、および、前記第２電極パッドに接続される第２電極端子を両端に有するチップ型の電子部品とを備えることを特徴とする中継部材。
（付記２） 付記１に記載の中継部材において、前記電子部品は、抵抗、コンデンサ、インダクタおよびヒューズ素子の少なくともいずれかであることを特徴とする中継部材。
（付記３） 付記１または２に記載の中継部材において、すべての前記電子部品は一端から他端まで同一の長さを有することを特徴とする中継部材。
（付記４） 付記１〜３のいずれか１項に記載の中継部材において、前記電子部品が挿入される前記貫通孔以外の前記貫通孔に挿入される固体金属物を備えることを特徴とする中継部材。
（付記５） 付記１〜４のいずれか１項に記載の中継部材において、
複数の前記第１端子パッドおよび複数の前記第２端子パッドに対応する第２の貫通孔と、
前記第２の貫通孔内に挿入されて、前記第２の貫通孔の開口内に配置される両端に電極端子を有するチップ型の第２の電子部品とを備えることを特徴とする中継部材。
（付記６） 付記５に記載の中継部材において、前記第２の電子部品はバイパスコンデンサであることを特徴とする中継部材。
（付記７） 付記５または６に記載の中継部材において、前記第２の貫通孔に対応する前記第１端子パッドおよび前記第２端子パッドは電源端子用パッドおよびグラウンド端子用パッドを含むことを特徴とする中継部材。
（付記８） 裏面に第１端子パッドを有するパッケージ基板と、
表面で前記パッケージ基板の裏面に向き合い、表面に第２端子パッドを有するプリント配線板と、
前記パッケージ基板および前記プリント配線板の間に配置される絶縁性の基材と、
前記基材に形成されて、前記第１端子パッドおよび前記第２端子パッドに対応する位置に形成される貫通孔と、
前記貫通孔内に挿入されて、前記第１端子パッドに接続される第１電極端子、および、前記第２端子パッドに接続される第２電極端子を両端に有するチップ型の電子部品とを備えることを特徴とするプリント基板ユニット。
１３〜１３ｄ プリント基板ユニット、１４ プリント配線板、１５ 半導体パッケージ（ＬＳＩチップパッケージ）、１６ 中継部材、１７ パッケージ基板、２１ 第１端子パッド（端子パッド）、２２ 第２端子パッド（端子パッド）、２５ 基材、２６ 貫通孔、２７ 電子部品、２８ 固体金属物、３１ 第１電極端子、３２ 第２電極端子、３６ 貫通孔、３７ 電子部品、３９ 第１電極端子、４１ 第２電極端子。

Claims (6)

  1. 半導体パッケージおよびプリント配線板の間に配置される中継部材であって、
    絶縁材料から形成される基材と、
    前記半導体パッケージの第１端子パッドおよび前記プリント配線板の第２端子パッドに対応する位置で前記基材に形成される貫通孔と、
    前記貫通孔内に挿入されて、前記第１端子パッドに接続される第１電極端子、および、前記第２電極パッドに接続される第２電極端子を両端に有するチップ型の電子部品とを備えることを特徴とする中継部材。
  2. 請求項１に記載の中継部材において、前記電子部品は、抵抗、コンデンサ、インダクタおよびヒューズ素子の少なくともいずれかであることを特徴とする中継部材。
  3. 請求項１または２に記載の中継部材において、すべての前記電子部品は一端から他端まで同一の長さを有することを特徴とする中継部材。
  4. 請求項１〜３のいずれか１項に記載の中継部材において、前記電子部品が挿入される前記貫通孔以外の前記貫通孔に挿入される固体金属物を備えることを特徴とする中継部材。
  5. 請求項１〜４のいずれか１項に記載の中継部材において、
    複数の前記第１端子パッドおよび複数の前記第２端子パッドに対応する第２の貫通孔と、
    前記第２の貫通孔内に挿入されて、前記第２の貫通孔の開口内に配置される両端に電極端子を有するチップ型の第２の電子部品とを備えることを特徴とする中継部材。
  6. 裏面に第１端子パッドを有するパッケージ基板と、
    表面で前記パッケージ基板の裏面に向き合い、表面に第２端子パッドを有するプリント配線板と、
    前記パッケージ基板および前記プリント配線板の間に配置される絶縁性の基材と、
    前記基材に形成されて、前記第１端子パッドおよび前記第２端子パッドに対応する位置に形成される貫通孔と、
    前記貫通孔内に挿入されて、前記第１端子パッドに接続される第１電極端子、および、前記第２端子パッドに接続される第２電極端子を両端に有するチップ型の電子部品とを備えることを特徴とするプリント基板ユニット。
JP2009081761A 2009-03-30 2009-03-30 中継部材およびプリント基板ユニット Pending JP2010238691A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009081761A JP2010238691A (ja) 2009-03-30 2009-03-30 中継部材およびプリント基板ユニット
US12/718,348 US20100246149A1 (en) 2009-03-30 2010-03-05 Connection member and printed circuit board unit
CN201010141523XA CN101853826B (zh) 2009-03-30 2010-03-30 连接部件和印刷电路板单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009081761A JP2010238691A (ja) 2009-03-30 2009-03-30 中継部材およびプリント基板ユニット

Publications (1)

Publication Number Publication Date
JP2010238691A true JP2010238691A (ja) 2010-10-21

Family

ID=42783979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009081761A Pending JP2010238691A (ja) 2009-03-30 2009-03-30 中継部材およびプリント基板ユニット

Country Status (3)

Country Link
US (1) US20100246149A1 (ja)
JP (1) JP2010238691A (ja)
CN (1) CN101853826B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5510461B2 (ja) * 2010-04-13 2014-06-04 株式会社村田製作所 モジュール基板、及びモジュール基板の製造方法
JP2015049985A (ja) * 2013-08-30 2015-03-16 富士通株式会社 Ｉｃソケット及び接続端子
JP2022134151A (ja) * 2021-03-03 2022-09-15 Ｎｅｃプラットフォームズ株式会社 部品回路装置、及びその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5594198B2 (ja) * 2011-03-16 2014-09-24 富士通株式会社 電子部品及び電子部品組立装置
CN103797575B (zh) * 2011-07-13 2017-05-03 思科技术公司 制造包括封装的支持结构内的嵌入式电路组件的半导体封装
US9129908B2 (en) 2011-11-15 2015-09-08 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
US20140062427A1 (en) * 2012-08-31 2014-03-06 Fairchild Semiconductor Corporation Ultra low ripple boost converter
DE202013011995U1 (de) * 2013-01-22 2015-01-15 Baumüller Nürnberg GmbH Leiterplattenanordnung
US9949381B2 (en) 2013-07-15 2018-04-17 Stmicroelectronics (Grenoble 2) Sas Electronic device with at least one impedance-compensating inductor and related methods
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US9986633B2 (en) * 2016-06-16 2018-05-29 International Business Machines Corporation Embedding discrete components having variable dimensions in a substrate
US10129979B2 (en) * 2016-09-23 2018-11-13 Apple Inc. PCB assembly with molded matrix core
US10916493B2 (en) * 2018-11-27 2021-02-09 International Business Machines Corporation Direct current blocking capacitors
CN112910285B (zh) * 2021-01-05 2022-06-14 深圳市富鑫产业科技有限公司 一种逆变器电力系统及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352017A (ja) * 2000-06-06 2001-12-21 Fujitsu Ltd 電子装置実装基板及びその製造方法
JP2003060115A (ja) * 2001-08-20 2003-02-28 Fujitsu Ltd キャパシタ内蔵回路基板及びその製造方法
JP2008198912A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd キャパシタ内蔵インターポーザ、キャパシタ内蔵インターポーザモジュール及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138291A (en) * 1979-04-11 1980-10-28 Alps Electric Co Ltd Substrate for mounting electric parts
US4734819A (en) * 1985-12-20 1988-03-29 Rogers Corporation Decoupling capacitor for surface mounted leadless chip carrier, surface mounted leaded chip carrier and pin grid array package
MY144503A (en) * 1998-09-14 2011-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP3383267B2 (ja) * 2000-05-16 2003-03-04 山一電機株式会社 Ｉｃウエハの検査装置
JP3212302B1 (ja) * 2000-06-09 2001-09-25 山一電機株式会社 抵抗アレーボード
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
JP4038363B2 (ja) * 2000-12-25 2008-01-23 日本特殊陶業株式会社 配線基板
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
TW569653B (en) * 2001-07-10 2004-01-01 Fujikura Ltd Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
US7312400B2 (en) * 2002-02-22 2007-12-25 Fujikura Ltd. Multilayer wiring board, base for multilayer wiring board, printed wiring board and its manufacturing method
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
EP1434242B1 (en) * 2002-12-27 2010-11-24 Panasonic Corporation Capacitor and method for producing the same, and circuit board with a built-in capacitor and method for producing the same
US7994608B2 (en) * 2005-08-24 2011-08-09 Infineon Technologies Ag Magnetically alignable integrated circuit device
JP2008145238A (ja) * 2006-12-08 2008-06-26 Micronics Japan Co Ltd 電気接続器及びこれを用いた電気的接続装置
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
JP5076775B2 (ja) * 2007-09-25 2012-11-21 富士通株式会社 配線板、及び配線板を備えた装置
JP2009206154A (ja) * 2008-02-26 2009-09-10 Nec Electronics Corp 配線基板、及びその製造方法
WO2009119875A1 (ja) * 2008-03-24 2009-10-01 日本特殊陶業株式会社 部品内蔵配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352017A (ja) * 2000-06-06 2001-12-21 Fujitsu Ltd 電子装置実装基板及びその製造方法
JP2003060115A (ja) * 2001-08-20 2003-02-28 Fujitsu Ltd キャパシタ内蔵回路基板及びその製造方法
JP2008198912A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd キャパシタ内蔵インターポーザ、キャパシタ内蔵インターポーザモジュール及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5510461B2 (ja) * 2010-04-13 2014-06-04 株式会社村田製作所 モジュール基板、及びモジュール基板の製造方法
JP2015049985A (ja) * 2013-08-30 2015-03-16 富士通株式会社 Ｉｃソケット及び接続端子
JP2022134151A (ja) * 2021-03-03 2022-09-15 Ｎｅｃプラットフォームズ株式会社 部品回路装置、及びその製造方法

Also Published As

Publication number Publication date
CN101853826B (zh) 2013-06-12
CN101853826A (zh) 2010-10-06
US20100246149A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP2010238691A (ja) 中継部材およびプリント基板ユニット
US8304897B2 (en) Thermal interface material design for enhanced thermal performance and improved package structural integrity
US7352058B2 (en) Methods for a multiple die integrated circuit package
KR101332861B1 (ko) 아이씨 패키지 및 그 제조방법
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
JP7250517B2 (ja) バルクｍｌｃｃコンデンサモジュール
US20050263887A1 (en) Circuit carrier and fabrication method thereof
JP4992310B2 (ja) 積層基板の製造方法
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP2005095977A (ja) 回路装置
CN104103531A (zh) 封装结构及其制作方法
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP5093104B2 (ja) 受動部品内蔵インターポーザ
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
WO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4852276B2 (ja) 半導体装置の製造方法
KR20120050834A (ko) 반도체 패키지 기판의 제조방법
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN214848585U (zh) 封装基板及封装结构
JP2931940B2 (ja) プリント回路基板の接続構造
TWI246373B (en) Leadframe for enhancing solder bonding reliability of leads and method of solder bonding
JP3194034B2 (ja) 電子部品用パッケージ
CN114743950A (zh) 一种双面封装产品及其加工方法
JP2019067975A (ja) 電子装置、及び電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401