JP4852276B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4852276B2
JP4852276B2 JP2005232040A JP2005232040A JP4852276B2 JP 4852276 B2 JP4852276 B2 JP 4852276B2 JP 2005232040 A JP2005232040 A JP 2005232040A JP 2005232040 A JP2005232040 A JP 2005232040A JP 4852276 B2 JP4852276 B2 JP 4852276B2
Authority
JP
Japan
Prior art keywords
die pad
passive component
insulating adhesive
adhesive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005232040A
Other languages
English (en)
Other versions
JP2007048962A (ja
Inventor
隆雄 西村
良明 成沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005232040A priority Critical patent/JP4852276B2/ja
Publication of JP2007048962A publication Critical patent/JP2007048962A/ja
Application granted granted Critical
Publication of JP4852276B2 publication Critical patent/JP4852276B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、ダイパッド上に半導体素子と受動部品とが搭載され、半導体素子と受動部品とがボンディングワイヤにより電気的に接続されて構成される半導体装置の製造方法および半導体装置に関する。
ＬＳＩ等の半導体チップ（半導体素子）の電源回路と接地回路との間にキャパシタ（コンデンサ）を挿入接続して、安定した給電を行うことが行われる。かかるキャパシタの配設により、例えば半導体チップ内の回路の同時スイッチングにより生じる電源バウンス或いはＧＮＤ（グラウンド）バウンスを抑制することができる。このようなキャパシタはバイパスコンデンサ（略してパスコン）と称される。また、電源ラインに入ってくる高周波ノイズをカットするために、電源ラインに対して直列にインダクタを挿入接続することも行われる。このようなインダクタは電源フィルタと称される。
このようにパスコン或いは電源フィルタ等の受動素子を、半導体チップを搭載した半導体装置に内蔵して半導体チップと接続することにより、半導体チップ内の回路により近接してパスコンや電源フィルタを配置することができ、半導体チップの動作を安定させ、電気特性を向上させることができる。また、半導体装置を搭載するシステムボードに個別にパスコン或いは電源フィルタ等の受動素子を搭載する必要がなくなり、システムボード上の部品点数を低減することができ、かかるシステムの小形化を図ることができる。
このような半導体装置において、内蔵される受動素子としてチップ部品状の受動部品を用いて、半導体チップと受動部品との接続をボンディングワイヤにより行う構成が知られている。チップ部品状の受動部品を用いることで、例えば、所謂０６０３部品、０４０２部品と称されるような外形寸法が規格化されたチップコンデンサやチップキャパシタ等の汎用のチップ部品を利用できるため、半導体装置を安価に製造することができる。尚、０６０３部品は外形寸法が０．６ｍｍ×０．３ｍｍ×０．３ｍｍであり、０４０２部品は外形寸法が０．４ｍｍ×０．２ｍｍ×０．２ｍｍであり、いずれも図１０に示すように長辺部の両端に電極端子を設けた形状を有する。
かかるチップ部品状の受動部品は、一般に、半田或いは導電性接着剤等を用いてリードフレームのインナーリード部或いは配線基板の電極パッド等の導体パターン部に搭載されることが多いが、この場合、半田或いは導電性接着剤の濡れ広がる領域を考慮した面積の導体パターンが必要となり、さらにはこの導体パターンと半導体チップとの間をボンディングワイヤによって接続を行うためのボンディング領域が必要となる。
しかし、受動部品と半導体チップとをボンディングワイヤを用いて相互に接続することにより、前記導体パターン部の面積を縮小でき、これにより半導体装置を小型化することができる。また、前記導体パターンを介することなくボンディングワイヤにより半導体チップと受動部品とを相互に接続するため、半導体装置の動作をより安定させ、電気特性を向上させることができる。
特開平８−１６２６０７号公報 （図２） 特開２００４−４７８１１号公報 （第１８頁、図５、図６）
特許文献１の実施例２にあっては、リードフレームのダイパッド上に、半導体チップとコンデンサが近接して搭載・固着され、かかる半導体チップ、コンデンサ及びリードフレーム間がワイヤにより相互に接続されて、モールド樹脂により封止された構成が開示されている。尚、半導体チップ、コンデンサなどの固着手段については詳述されていない。
一方、特許文献２に記載された技術にあっては、リードフレームのダイパッド（ステージ）上に、半導体チップと受動部品を並んで搭載し、半導体チップと受動部品とをボンディングワイヤで接続している。ダイパッドの受動部品を搭載部位には、エッチング等により凹部を形成し、受動部品はこの凹部上に絶縁テープを介して搭載されている。このような構成とすることで、絶縁テープを介して受動部品を搭載するため受動部品の両端の電極端子がダイパッドに接触することを防止し、受動部品は半導体チップの回路に近い部分に配置されることで半導体装置の電気特性を向上、動作を安定させることができる。また、ダイパッドに凹部を構成しているため、受動部品を搭載する高さを低くすることができる。
かかる先行例にあっては、受動部品をダイパッドに搭載・固着する際、接着物として絶縁テープを用いているが、所定の大きさに加工されたテープ部材を準備し、テープ部材を凹部に貼り付ける工程を要する。前記絶縁テープ部材に代えて、ペースト状の絶縁性接着剤を用いる方法も考えられるが、この方法は半導体装置の製造時に次のような問題が生じる可能性が大きい。
即ち、ダイパッド上にディスペンサ等により塗布供給されたペースト状の絶縁性接着剤上に、受動部品を載置する際、かかる受動部品に付与する荷重が過大になった場合には、受動部品の電極端子とダイパッドとが接触してショートしてしまう場合がある。逆に受動部品に付与する荷重が過少になった場合には、受動部品がダイパッド上に傾斜して搭載されてしまい、受動部品の電極端子にワイヤボンディングを行う際に、ワイヤ先端が電極端子に確実に接続されない場合がある。
一方、半導体装置の動作を安定させ、電気特性を向上させるために、半導体チップを、導電性接着剤を介して、ダイパッド上に搭載・固着してなる半導体装置がある。このような半導体装置においては、エポキシ系樹脂をバインダとして銀の粒子を含んだような導電性接着剤が、製造時の作業性の観点では扱いやすく、ある程度の接着力が得られやすいために広く用いられている。しかし、導電性接着剤は、導電性を確保するために導電粒子を多数含むため、導電粒子を含まない絶縁性接着剤に比べて、一般に接着力が低い場合が多い。このため、導電性接着剤を用いて半導体チップをダイパッドに接続搭載した半導体装置においては、熱応力が加わった場合、或いは半導体装置が高湿度の環境下に置かれた場合に、導電性接着剤と半導体チップとの界面、或いは導電性接着剤とダイパッドとの界面において剥離が生じる場合がある。
とりわけ、近年、環境対応の要請から、半導体装置をシステムボードにリフローソルダリング等によって実装する際には、錫（Ｓｎ）−銀（Ａｇ）半田或いは錫−銀−銅（Ｃｕ）半田など鉛（Ｐｂ）を含有しない半田が使用されるため、従来の錫−鉛半田のような鉛を含有する半田を用いて実装する場合に比べて、実装する際の温度がより高くなることから、かかる温度に耐える高い信頼性を有する半導体装置が望まれている。
本発明は、上記の点に鑑みてなされたものであり、半導体チップを搭載したダイパッド上にペースト状の絶縁性接着剤を介して受動部品を搭載し、半導体チップと受動部品とをボンディングワイヤにより接続した構成の半導体装置において、受動部品とダイパッドとの接触を防止するとともに、受動部品へワイヤボンディングを確実にすることを目的とする。
また、本発明は、半導体チップを導電性接着剤を介して搭載したダイパッド上に絶縁性接着剤を介して受動部品を搭載し、半導体チップと受動部品とをボンディングワイヤにより接続した構成の半導体装置において、導電性接着剤部での剥離の発生を防止した高信頼性の半導体装置を提供することを目的とする。
上記の課題を解決するために、本発明によれば、導体からなるダイパッドに半導体素子と受動部品とを搭載し、ボンディングワイヤにて前記受動部品と前記半導体素子とを接続してなる半導体装置の製造方法において、前記ダイパッド上に接着剤を介して前記半導体素子を搭載する工程と、前記ダイパッド上に第１のペースト状絶縁性接着剤を供給する工程と、前記第１のペースト状絶縁性接着剤を前記ダイパッド上において略均一の厚さに流動する工程と、前記第１のペースト状絶縁性接着剤を硬化する工程と、前記第１のペースト状絶縁性接着剤上に第２のペースト状絶縁性接着剤を供給する工程と、前記第２のペースト状絶縁性接着剤および前記第１のペースト状絶縁性接着剤を介して前記受動部品を加圧しながら前記ダイパッドに搭載する工程と、前記第２のペースト状絶縁性接着剤を硬化させる工程と、前記半導体素子と前記受動部品をボンディングワイヤにより接続する工程と、前記半導体素子と前記受動部品と前記ボンディングワイヤを樹脂により一体的に封止する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、半導体チップを搭載したダイパッド上にペースト状の絶縁性接着剤を介して受動部品を搭載し、半導体チップと受動部品とをボンディングワイヤにより接続した構成の半導体装置において、受動部品とダイパッドとの接触を防止するとともに、受動部品へワイヤボンディングを確実にした半導体装置の製造方法を提供することができる。
また、本発明によれば、半導体チップを導電性接着剤を介して搭載したダイパッド上に絶縁性接着剤を介して受動部品を搭載し、半導体チップと受動部品とをボンディングワイヤにより接続した構成の半導体装置において、導電性接着剤部での剥離の発生を防止する半導体装置を提供することができる。
以下、本発明について実施例をもって詳細に説明する。
図１は、本発明の第１の実施例における半導体装置の製造方法を表す断面図（その１）、図２は本発明の第１の実施例における半導体装置の製造方法を表す断面図（その２），図３は本発明の第１実施例における半導体装置の製造方法を表す平面図である。図１１はリードフレームを表す部分平面図、図１２は図１１のリードフレームの部分拡大図である。
リードフレーム２０のダイパッド２１上に、ペースト状の接着剤３２をノズル２００等を用いて（介して）塗布する。ここでリードフレーム２０は、図１１および図１２を参照して、例えば鉄−ニッケル合金、銅および銅合金等の導体からなり、複数のダイパッド２１と、各ダイパッド２１の周りに形成されたインナーリード２２およびアウターリード２３を有するものであり、ダイパッド２１は支持部２４により周辺フレーム部分２５に支持されている。尚、図１、図２を参照する以降の説明においては、図１２のＸ−Ｘ'での断面部位における製造方法を示す。接着剤３２は、エポキシ樹脂、ポリイミド樹脂等からなる熱硬化性または熱可塑性の樹脂接着剤であってよく、銀、ニッケル、カーボン等の導電性粒子を含んでもよい（図１（Ａ）参照。）。
次いで、接着剤３２を介して、複数の電極パッド１２を有する半導体チップ１１をダイパッド２１に搭載する（図１（Ｂ）参照。）。
次いで、ダイパッド２１上ににあって、前記半導体チップ１１の近傍に、ペースト状の第１の絶縁性接着剤３３をノズル２００等を用いて塗布する。第１の絶縁性接着剤は、エポキシ樹脂、ポリイミド樹脂等からなる熱硬化性の樹脂接着剤であり、流動性が高い特性であることが好ましい。塗布する際には、ダイパッド２１と第１の絶縁性接着剤３３のいずれかまたは両方を、５０℃〜１００℃程度に加熱しておいてもよく、これにより第１の第１の絶縁性接着剤３３は粘度が低下して流動性が高まる。ダイパッド２１の加熱はホットプレート等により行い、第１の絶縁性接着剤３３の加熱は、ノズル２００を含む図示しないディスペンサ装置を用いてヒータにより行なってもよい（図１（Ｃ）参照。）。
次いで、ダイパッド２１上に塗布した第１の絶縁性接着剤３３を流動せしめ、ダイパッド２１上に例えば５μｍ〜２０μｍ程度の均一な厚みになるように薄く塗り広げる。かかる第１の絶縁性接着剤３３は、後の工程で載置される受動部品の固着に要する面積よりも大きな面積をもって配設される。第１の絶縁性接着剤３３の流動は、図１（Ｃ）に示す工程で加熱した場合には、そのまま所定の時間放置することで行なってよい。または、乾燥窒素等の圧縮気体を、ダイパッド２１に塗布した第１の絶縁性接着剤３３上に吹き付けて、押し広げることで流動させてもよい。また、圧縮気体を吹き付ける際には、第１の絶縁性接着剤３３を５０℃〜１００℃程度に加熱しながら行なってもよい（図１（Ｄ）参照。）。
次いで、第１の絶縁性接着剤３３を、恒温槽、ホットプレート等を用いて加熱して硬化する。この場合の加熱温度および加熱時間は、第１の絶縁性接着剤３３の特性に応じた所定の温度および時間となるが、例えば加熱温度は１５０℃〜２００℃程度、加熱時間は１５分〜６０分程度としてよい。また、このときに、接着剤３２が熱硬化性接着剤である場合には、同時に接着剤３２を硬化させてもよい（図１（Ｅ）参照。）。
次いで、第１の絶縁性接着剤３３上に、ペースト状の第２の絶縁性接着剤３４をノズル２００等を用いて塗布する。第２の絶縁性接着剤は、エポキシ樹脂、ポリイミド樹脂等からなる熱硬化性の樹脂接着剤であってよい（図２（Ｆ）参照。）。
次いで、受動部品１５を、矢印で示した方向に圧力を加えながら、第２の絶縁性接着剤３４および第１の絶縁性接着剤３３を介してダイパッド２１上に搭載する（図２（Ｊ）参照。）。ここで受動部品１５は、図１０に示されるように、例えば、略直方体形状をしており、長辺部の両端に一対の電極端子１６を有している。
受動部品１５をダイパッド２１上に搭載する際には、かかる受動部品１５の固着面積に比して大きな面積を有する第１の絶縁性接着剤３３を介しているため、受動部品１５の電極端子１６とダイパッド２１とが接触することを確実に防止できる。また、第１の絶縁性接着剤３３がダイパッド２１上に均一の厚みに制御されて形成されており、受動部品１５を加圧しながら搭載するため、受動部品１５はダイパッド１５に水平に、即ちダイパッドの表面にほぼ平行に搭載される。
次いで、第２の絶縁性接着剤３４を、恒温槽、ホットプレート等を用いて加熱し、硬化せしめる。この場合の加熱温度および加熱時間は、第２の絶縁性接着剤３４の特性に応じた所定の温度および時間となるが、例えば加熱温度は１５０℃〜２００℃程度、加熱時間は１５分〜６０分程度としてよい。また、このときに、接着剤３２が熱硬化性接着剤であって、前記図１（Ｅ）における処理でなお未硬化である場合には、同時に接着剤３２を硬化させてもよい（図２（Ｈ）参照。）。
次いで、半導体チップ１１の電極パッド１２と受動部品１５の電極端子１６とを、金、アルミニウム等からなるボンディングワイヤ１８により電気的に接続し、また同様に半導体チップ１１の電極パッド１２とインナーリード２２とをボンディングワイヤ１８により電気的に接続する。必要に応じて受動部品１５の一方の電極端子とインナーリードとをワイヤにより接続してもよい（図２（Ｉ）および図３参照。）。
受動部品１５はダイパッド２１上に傾くことなく水平に搭載されていることから、受動部品１５の両端に在る電極端子は等しい高さを有している。従って、受動部品１５の電極端子１６にワイヤボンディングを行う際、ボンディングワイヤ１８の先端は電極端子に確実に接続され、高い信頼性をもってワイヤボンディングを行うことができる。
次いで、半導体チップ１１、受動部品１５、ボンディングワイヤ１８、ダイパッド２１、インナーリード２２を、エポキシ等の封止樹脂３０を用いてトランスファー成型法等の方法により一体的に封止する。尚、封止樹脂により封止する際には、封止樹脂３０を熱硬化させるが、このときに、接着剤３２が熱硬化性接着剤であって、図２（Ｈ）における処理でなお未硬化である場合には、同時に接着剤３２を硬化させてもよい。（図２（Ｊ）参照）
その後、封止樹脂３０から図示しない突出したリードフレーム２０のアウターリード部２３の切断および曲げ金型等により成型加工して外部接続端子を形成する。
このようにして、図１３に示す半導体装置１０が完成する。尚、図１３に示す本実施例１では、半導体装置１０はガルウィング型の形状をした外部端子を２方向に配置したＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型の半導体装置であるが、Ｊリード型の形状をした外部端子のＳＯＪ（Ｓｍａｌｌ Ｏｕｔ−ｌｉｎｅ Ｊ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）や、外部端子を４方向に配置したＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の半導体装置であってもよい。
また、リードフレーム型の半導体装置に限らず、半導体チップおよび受動部品を搭載するダイパッド部が導体からなる半導体装置であれば本発明を適用することができる。
尚、上述した説明では、半導体チップをダイパッド上に搭載した後で、第１の絶縁性接着剤を塗布しているが、第１の絶縁性接着剤をダイパッド上に塗布して流動した後に半導体チップを接着剤を介してダイパッド上に搭載してもよい。また、接着剤３２としてペースト状のものを用いたが、フィルム状の接着剤３２を用いて、ダイパッド２１に貼り付けるようにしてもよく、更に予めフィルム状の接着剤３２を半導体チップ１１の下面に貼り付けるようにしてもよい。
図４は、本発明の第２の実施例における半導体装置の内部を表す平面図、図５は本発明の第２の実施例における半導体装置を表す断面図である。
本実施例にあっては、半導体装置１０は、導体からなるダイパッド２１上に導電性接着剤３２を介して搭載された半導体チップ１１と、前記第パッド上に第１の絶縁性接着剤３３および第２の絶縁性接着剤３４を介して搭載された受動部品１５とを具備している。
半導体チップ１１は、複数の電極パッド１２を有しており、受動部品１５は対抗する端部に一対の電極端子１６を有する。半導体チップ１１の電極パッド１２と、受動部品１５の電極端子１６とは、ボンディングワイヤ１８により電気的に接続されている。
第１の絶縁性接着剤３３は、ダイパッド２１上に均一な厚さで形成されており、受動部品１５とダイパッド２１とはかかる第１の絶縁性接着剤３３により離間している。一方、前記第２の絶縁性接着剤３４は、半導体チップ１１を固着する導電性接着剤３２の露出部を被覆して、半導体チップ１１の外周部をダイパッド２１上に固着している。
かかる構造を得るための製造方法は、前記図１乃至図２に記した製造方法に若干の変更を加える。図８乃至図９に、かかる構造を得る製造工程を示す。
即ち、本実施例にあっては、図９（Ｆ）に示される様に、前記第１の絶縁性接着剤３３上に、ペースト状の第２の絶縁性接着剤３４を塗布するに先駆けて、導電性接着剤３２の露出部を覆ってかかる第２の絶縁性接着剤３４を被覆する。
次いで、第１の絶縁性接着剤３３上に、第２の絶縁性接着剤３４を塗布する。しかる後、受動部品１５を、矢印で示した方向に圧力を加えながら、第２の絶縁性接着剤３４および第１の絶縁性接着剤３３を介してダイパッド２１上に搭載する（図９（Ｇ）参照。）。
尚、図８（Ａ）乃至図８（Ｅ）に示す工程は、前記図１（Ａ）乃至図１（Ｅ）に対応している。また図９（Ｆ） 乃至図９（Ｅ）に示す工程は、前記第２の絶縁性接着剤３４の形成形態を除いて、前記第２図（Ｆ）乃至図２（Ｅ）に対応している。
図６は、本発明の第３の実施例における半導体装置の内部を表す平面図、図７は本発明の第２の実施例における半導体装置を表す断面図である。
本実施例にあっては、半導体装置１０は、導体からなるダイパッド２１上に導電性接着剤３２を介して搭載された半導体チップ１１と、前記第パッド上に第１の絶縁性接着剤３３および第２の絶縁性接着剤３４を介して搭載された受動部品１５とを具備している。
半導体チップ１１は、複数の電極パッド１２を有しており、受動部品１５は対抗する端部に一対の電極端子１６を有する。半導体チップ１１の電極パッド１２と、受動部品１５の電極端子１６とは、ボンディングワイヤ１８により電気的に接続されている。第１の絶縁性接着剤３３は、ダイパッド２１上に均一な厚さで形成されており、受動部品１５とダイパッド２１とはかかる第１の絶縁性接着剤３３により離間している。
一方、前記第２の絶縁性接着剤３４は、前記第１の絶縁性接着剤３３上から半導体チップ１１を固着する導電性接着剤３２の露出部を被覆して、受動部品１５を第１の絶縁性接着剤３３上に固着すると共に、半導体チップ１１の外周部をダイパッド２１上に固着している。
は、本発明による半導体装置の製造工方法を示す断面図。
は、本発明による半導体装置の製造工方法を示す断面図。
は本発明による半導体装置の構成を示す平面図。
は本発明による半導体装置の第２の実施例を示す平面図。
は、図４に示す本発明による半導体装置の構造を示す断面図。
は、発明による半導体装置の第３の実施例を示す平面図。
は、図５に示す本発明による半導体装置の構造を示す断面図。
は、本発明による半導体装置の製造工方法の第２の実施例を示す断面図。
は、本発明による半導体装置の製造工方法の第２の実施例を示す断面図。
は、チップ状の受動部品の例を表す外観斜視図。
は、リードフレームの一例を示す平面図。
は、リードフレームの分拡大図。
は、ＳＯＰ型半導体装置を示す外観斜視図。
符号の説明
１０：半導体装置
１１：半導体チップ
１２：電極パッド
１５：受動部品
１６：電極端子
１８：ボンディングワイヤ
２０：リードフレーム
２１：ダイパッド
２２：インナーリード
２３：アウターリード
２４：支持部
２５：周辺フレーム部分
３０：封止樹脂
３２：接着剤
３３：第１の絶縁性接着剤
３４：第２の絶縁性接着剤
２００：ノズル

Claims (4)

  1. 導体からなるダイパッドに半導体素子と受動部品とを搭載し、ボンディングワイヤにて前記受動部品と前記半導体素子とを接続してなる半導体装置の製造方法において、
    前記ダイパッド上に接着剤を介して前記半導体素子を搭載する工程と、
    前記ダイパッド上に第１のペースト状絶縁性接着剤を供給する工程と、
    前記第１のペースト状絶縁性接着剤を前記ダイパッド上において略均一の厚さとする工程と、
    前記第１のペースト状絶縁性接着剤を硬化する工程と、
    前記第１のペースト状絶縁性接着剤上に第２のペースト状絶縁性接着剤を供給する工程と、
    前記第２のペースト状絶縁性接着剤および前記第１のペースト状絶縁性接着剤を介して前記受動部品を加圧しながら前記ダイパッドに搭載する工程と、
    前記第２のペースト状絶縁性接着剤を硬化させる工程と、
    前記半導体素子と前記受動部品をボンディングワイヤにより接続する工程と、
    前記半導体素子と前記受動部品と前記ボンディングワイヤを樹脂により一体的に封止する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記接着剤が導電性接着剤であり、
    前記ダイパッド上に第１のペースト状絶縁性接着剤を供給する工程が、該導電性接着剤を介して前記半導体素子を前記ダイパッドに接続搭載した後に行われることを特徴とする半導体装置の製造方法。
  3. 請求項１乃至２いずれかに記載の半導体装置の製造方法において、
    前記第１のペースト状絶縁性接着剤と前記第２のペースト状絶縁性接着剤とが同一の材料からなることを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３いずれかに記載の半導体装置の製造方法において、
    前記接着剤が導電性接着剤であって、
    前記第２のペースト状絶縁性接着剤を前記接着剤を被覆するように供給し、前記第２のペースト状絶縁性接着剤によって、前記半導体素子の外周部を前記ダイパッドに固着させる工程を含むことを特徴とする半導体装置の製造方法。
JP2005232040A 2005-08-10 2005-08-10 半導体装置の製造方法 Expired - Fee Related JP4852276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005232040A JP4852276B2 (ja) 2005-08-10 2005-08-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005232040A JP4852276B2 (ja) 2005-08-10 2005-08-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007048962A JP2007048962A (ja) 2007-02-22
JP4852276B2 true JP4852276B2 (ja) 2012-01-11

Family

ID=37851542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005232040A Expired - Fee Related JP4852276B2 (ja) 2005-08-10 2005-08-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4852276B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101469975B1 (ko) * 2008-01-22 2014-12-11 엘지이노텍 주식회사 멀티 칩 모듈 및 그 제조방법
CN207217523U (zh) * 2014-11-12 2018-04-10 株式会社村田制作所 复合电子部件、电路模块以及dcdc转换器模块
WO2021038631A1 (ja) * 2019-08-23 2021-03-04 株式会社Ｆｕｊｉ 電子回路装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2636776A1 (fr) * 1988-09-16 1990-03-23 Trt Telecom Radio Electr Dispositif comportant un circuit electronique monte sur un support souple, protege contre les decharges d'electricite statique, et carte souple le comprenant
JPH02111060A (ja) * 1988-10-20 1990-04-24 Toshiba Corp 樹脂封止型半導体装置
JPH02158147A (ja) * 1988-12-09 1990-06-18 Fujitsu Ltd 半導体装置
JP2004047811A (ja) * 2002-07-12 2004-02-12 Fujitsu Ltd 受動素子内蔵半導体装置
JP4135101B2 (ja) * 2004-06-18 2008-08-20 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP2007048962A (ja) 2007-02-22

Similar Documents

Publication Publication Date Title
US7528460B2 (en) Semiconductor device sealed with electrical insulation sealing member
JP3176542B2 (ja) 半導体装置及びその製造方法
US7061097B2 (en) Semiconductor device and manufacturing method for the same
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
JP2986095B2 (ja) 表面実装型半導体パッケージ
US20060091523A1 (en) Semiconductor device and a method for manufacturing of the same
JP5417572B2 (ja) チップ抵抗器とその製造方法
US5661337A (en) Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
JP2010238691A (ja) 中継部材およびプリント基板ユニット
JPH08186151A (ja) 半導体装置及びその製造方法
JP5375891B2 (ja) 半導体装置
JPH10294418A (ja) 半導体装置
JP4852276B2 (ja) 半導体装置の製造方法
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JP3297959B2 (ja) 半導体装置
KR100281133B1 (ko) 칩 스케일 패키지 모듈 및 그 제조방법
US20080006937A1 (en) Solderability Improvement Method for Leaded Semiconductor Package
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
JP4175339B2 (ja) 半導体装置の製造方法
JP2004165314A (ja) 半導体装置およびその製造方法
JPH11176878A (ja) 半導体装置、その製造方法および実装方法
JP2975783B2 (ja) リードフレームおよび半導体装置
TWI246373B (en) Leadframe for enhancing solder bonding reliability of leads and method of solder bonding

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111024

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4852276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees