JPH02111060A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH02111060A
JPH02111060A JP26515888A JP26515888A JPH02111060A JP H02111060 A JPH02111060 A JP H02111060A JP 26515888 A JP26515888 A JP 26515888A JP 26515888 A JP26515888 A JP 26515888A JP H02111060 A JPH02111060 A JP H02111060A
Authority
JP
Japan
Prior art keywords
island
layer
resin
metal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26515888A
Other languages
English (en)
Inventor
Shigeki Sako
酒匂 重樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26515888A priority Critical patent/JPH02111060A/ja
Publication of JPH02111060A publication Critical patent/JPH02111060A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、樹脂封止型半導体装置に関し、特に、複数の
半導体素子をアイランド上に搭載し、しかもこの素子間
を絶縁する外囲器構造に使用されるものである。
(従来の技術) 半導体素子は、D−RAMに代表されるように益々集積
度が増大する傾向にあり、これにつれて外囲器として利
用されている封止樹脂層にも多くの改良が加えられてい
る。
また、集積度が増大した半導体素子を利用する電子回路
分野でも、いわゆる表面実装型素子の採用が進められて
おり、これに伴って樹脂封止型半導体装置に対する要求
も多種にわたっている。
即ち、樹脂封止後の樹脂層の厚さを最低1.0mm程度
として、コンパクト(Camρact)な高密度実装が
進められており、封止樹脂層により形成する外囲器でも
、外部リードピッチの精度向上や薄型指向に拍車がかか
り、ペアチップ(Bare Chip)に限りなく近い
ものが要求されている。
ところで、樹脂封止型半導体装置に利用する外囲器には
、いわゆるリードフレーム型とビー1−シンク型を取捨
選択して利用しており、特に放熱を必要とする半導体素
子や、他の電気部品と半導体素子で回路部品を混在させ
るモジュールタイプでは、主にヒートシンク型が利用さ
れている。
これに対して実用化されている表面実装型半導体装置で
は、リードフレームを利用する方式が一般的であり、公
知のトランスファーモールド法による樹脂封止工程が最
終的に施される。
集積度の大きい半導体素子には、DIP用もしくはSI
P用との混合型用が多用されており、この型では、周り
を構成する金属製枠体を多数個連続して形成する。しか
も、この枠体には、中心に向かって延長され、先端を遊
端とした偏平なリードが設置される。
この枠体の中心付近には、半導体素子を搭載する金属製
アイランドを配置するが、枠体に設置した偏平なリード
の一部に取付ることにより固定させる。
しかも、偏平な各リードの上面は、−平面として、熱圧
着法や超音波熱圧着法で固着する金属細線長のバラツキ
を押えて歩留りを上げているが、なかには、このリード
面より金属製アイランド面をずらしたいわゆるデプレッ
ション(Depresion)型構造も利用されている
。これに対して、ヒートシンク型の外囲器は、中空の一
対の金属製割型部材で構成されており、この割型部材内
に設置するアイランドにマウントした半導体素子から導
出するリードは、その接触部分から外側に取出す方式が
採用されている。
ところで、第3図には、リードフレーム型外囲器に半導
体素子をマウントした状態を上面図により示した。この
図は、金属製枠体を公知の方法で切断除去し、モールド
樹脂層により外囲器が構成されている状態を明らかにし
ている。
即ち、別個に形成されたアイランド50.50には、電
位の異なる半導体素子51.51が導電性接着剤により
固着され、しかも、接続されたリード52・・・がモー
ルド樹脂層53外に導出されて外部リードとしての機能
を果たすのは、上記の通りであるが、このアイランドs
o、 soは、リードで接続されていない。
半導体素子51.51に設置するパッド(特に図示せず
、場所だけを表示しである)と、これに対応するリード
52・・・間には、金属細線54を熱圧着法または超音
波熱圧着法により固着している。
(発明が解決しようとする課題) 上記のように電位の異なる半導体素子をマウントするア
イランドは、リードフレーム型の外囲器用として分割す
る方法を採って・面積の増大を防止しているのに対して
、放熱フィンを備えた外囲器は、この方法が不可能であ
った。
しかし、上記のように表面実装型半導体装置の実用化及
び集積度の増大した半導体素子の実現により、よりコン
パクトな外囲器が要求されているのに対して、アイラン
ドの分割方式では、その分割数に比例してリード数が増
加する。従って、外囲器のリード数も当然大きくなって
外囲器も大型化することになる。
この結果、消費電力の大きい半導体素子と、アイランド
電位の違う半導体素子を1つの外囲器内に収容する時に
は、樹脂封止型でないハイブリッド(Hybrid)型
外囲器を使用せざるを得なかった。
このため、外囲器寸法の増大をもたらして、小型化及び
コストダウン(Cost Down)にとって太きな障
害になっている。
〔発明の構成〕
(課題を解決するための手段) 金属製のアイランドと、この一部に重ねて形成する@繊
物層と、この絶縁物層に積層して配置する他の金属層と
、他の金属層に重ねて固着する半導体素子と、この半導
体素子と他の金属層間を結ぶ金属層と同種の細線と、ア
イランドの他部に固着する電位の異なる他の半導体素子
と、これらを被覆する封止樹脂層に本発明の特徴がある
(作  用) このように本発明では、アイランドの一部に金属製を接
着剤層により固着し、ここに絶縁物層を設けることによ
り、電位の異なる半導体素子を同一のアイランドにも配
置可能としている。
この金属層は、アイランドに配置した半導体素子の接地
に利用するもので、半導体素子に形成する導電性部分と
金属層間に、この金属と同種の金@製の細線を熱圧着法
か超音波熱圧着法により接続して接地する。具体的には
、金属製に銅に銅細線を、アルミニュウムにアルミニュ
ム細線を、金に金細線を利用する。
また、絶縁物層としては、ガラスエポキシ樹脂、絶縁性
接着剤及びポリイミド樹脂が適用でき、更に、半導体素
子を金属層に固着するのに半田層を利用する時必要な耐
温度特性を満たすためにポリイミド樹脂を使用する。
このようなアイランドでは、上記のように分割使用がで
きるので、従来よりコンパクトな小型な外囲器構造とな
って、コスト削減が達成できる他に、小型化に伴って表
面実装型半導体素子にとって貢献するところが大きい。
(実 施 例) 第1図及び第2図を参照して本発明の一実施例を説明す
る。
第1図は、一対の中空動形部材により形成するヒートシ
ンク型外囲器の断面図を示しており、その一方に半導体
素子をマウントする例が明らかにされている。この外囲
器には、図示していないが、放熱フィンを備えており、
また1割形部材の外囲部に両者の接触部が形成されてい
る。
この外囲器では、下型の動形部材1に半導体素子2,3
が固着されているが、一方の半導体素子2は、接着剤層
4により固着されているのに対して、他方の半導体素子
3の取付は方法は違っている。即ち、金属製5が絶縁性
接着剤層6により取付けられ、ここにガラエボ樹脂から
なる絶縁シート即ち絶縁物層7が絶縁性接着剤層8を介
して設置され、絶縁物層7に他方の半導体素子2が同じ
く絶縁性接着剤層8により固着されている。
この両生導体素子2,3は1割形部材1の接触部分に配
置したリード9の間に金属細線10を熱圧着法もしくは
超音波熱圧着法により結んで外部に電気信号を伝える。
これに対して第2の上面図は、リードフレームを利用し
て作成した外囲器を示しており、これはDIP型用と、
SIP型の混合型用のものが利用されている。即ち、周
囲を構成する金属製の枠体を複数個連続して形成し、そ
の中心に向けて延長しかつ、先端を遊端とした偏平なリ
ードを金属製の枠体を起点として形成する。また、金属
製の枠体の中央部分には、金属製のアイランド11を形
成し、その一端に取付けたリードにより金属製の枠体と
一体とした構造であり、更に、偏平なリードの各面は。
金属製枠体面に揃えて、熱圧着法及び超音波熱圧着法に
必要な金屈細線長のバラツキを抑制している。
このリードの面を金属製枠体面より下げたデプレッショ
ン(Depresion )型のリードフレームも利用
できる。
第2図には、上記の偏平なリード面を金属枠体とほぼ同
一に形成したリードフレームを利用した例が示されてお
り、アイランド11.11に半導体素子12.13を固
着した状態が示されている。このアイランド11.11
は、図に明らかなようにリード14により連結されてお
り、その周囲に他のリード15の遊端が配置されている
。また、外囲器を構成する封止樹脂層16により各部品
を被覆して樹脂封止型半導体装置が得られる。
アイランド11.11の一方に設置される半導体素子1
2は、絶縁性接着剤層、金属層及び絶縁物N17を介し
て固着するのは、前記実施例と同様であるが、横断面図
には示されていない、絶縁性接着剤層によりアイランド
11に重ねる金属層19は、以下の例が利用できる。
(イ)厚さ50μmの銅、厚さ10μsのNi、厚さ1
μmのAuからなる積層体、(ロ)厚さ50tmのCu
層、(ハ)厚さ50t1mのAQ層である。AfiはC
uより多少伝導率が劣るが、使用できる。これに積層す
る絶縁物kiJ17としては、厚さ50IJrnのポリ
イミド層及び厚さ100IEnのガラスエポキシ樹脂層
を適用する。
更に、この絶縁物層17と半導体素子12を固着するの
に利用する絶縁性接着剤層の塗布厚さは1〇−程度であ
り、この他には、半田を利用することもできる。この半
田層を利用する場合には、耐熱性に富んだポリイミド層
を絶縁物17として採用する。
更にまた、金属製に利用する材料により、金属細線18
の材質も合せ、銅では銅細線、AQではAIl細線、金
ではAu細線を利用する。
第2図に明らかなように、一方のアイランド11には、
消費電力2Wの半導体素子12を上記のように接着し、
他方のアイランド11には、消vk電力2W以上の半導
体素子13を接着すると共にこの両生導体素子12.1
3に形成した導電性部(パッド)と金属層19間を熱圧
着法か超音波熱圧着法により金属細線18で結ぶのは、
上記の通りである。
金属層は、搭載する半導体素子により発生する発熱を効
率的に除去するものであり、更に、絶縁物層に軟らかい
ポリイミドを適用した場合における熱圧着法による全屈
細線設置に備えている。
これらの工程を終えてから公知のトランスファモールド
法により樹脂を封止して外囲器として機能する封止樹脂
層16を形成して樹脂封止型半導体装置を完成する。
この例では、別個のアイランドに夫々半導体素子を設置
しているが、同一のアイランドの一部に絶縁物層等から
なる上記の構造を形成して、消費電力の違う半導体素子
を配置することもできる。
リードフレームを利用する場合には、同一のアイランド
を分割して半導体装・子が搭載できるので、従来に比べ
て大幅なコストダウンが図られる。
〔発明の効果〕
このように、本発明に係わる樹脂封止型半導体装置では
、外囲器の小形化が可能になる他に、対の中空動形部材
からなり、その外周部分が接触部である放熱フィンを備
えたパワー素子用の外囲器にも適用できる。その結果、
アイランド電位の違う半導体素子が搭載可能となり、コ
ストダウンも達成できる。
更に、リードフレームを利用する型では、分割したアイ
ランドに半導体素子が搭載できるので、複数のアイラン
ドを利用する型に比べてよりコンパクトな外囲器が形成
できるし、外部リード間の距離及びピッチをより高精度
に形成可能になり、表面実装型半導体装置としての価値
が大きくなる等の利点がある。
また、小形化が達成されたので表面実装機器への適用に
とって好都合となり、同じくコストダウンとなるので、
経済的に厳しい環境におかれている半導体素子にとって
益するところが大きい。
【図面の簡単な説明】
第1歯は本発明に係わる樹脂封止型半導体装置の縦断面
図、第2図も本発明の樹脂封止型半導体装置の横断面図
、第3図は従来の樹脂封止型半導体装置の横断面図であ
る。 INアイランド 2、3.12.13:半導体素子 5:金属層      10,18:金属細線7.17
:絶縁物層   16:封止樹脂層代理人 弁理士 大
 胡 典 夫 I 〆2 1/ 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 金属製のアイランドと、この一部に重ねて形成する絶縁
    物層と、この絶縁物層に積層して配置する他の金属層と
    、他の金属層に重ねて固着する半導体素子と、この半導
    体素子と他の金属層間を結ぶ他の金属と同種の細線と、
    アイランドの他部に設置する電位の異なる他の半導体素
    子と、これらを被覆する封止樹脂層とを具備することを
    特徴とする樹脂封止型半導体装置。
JP26515888A 1988-10-20 1988-10-20 樹脂封止型半導体装置 Pending JPH02111060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26515888A JPH02111060A (ja) 1988-10-20 1988-10-20 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26515888A JPH02111060A (ja) 1988-10-20 1988-10-20 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH02111060A true JPH02111060A (ja) 1990-04-24

Family

ID=17413428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26515888A Pending JPH02111060A (ja) 1988-10-20 1988-10-20 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH02111060A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048962A (ja) * 2005-08-10 2007-02-22 Fujitsu Ltd 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048962A (ja) * 2005-08-10 2007-02-22 Fujitsu Ltd 半導体装置の製造方法および半導体装置

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US6566164B1 (en) Exposed copper strap in a semiconductor package
US8451621B2 (en) Semiconductor component and method of manufacture
KR100902766B1 (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
KR100606295B1 (ko) 회로 모듈
US11791247B2 (en) Concealed gate terminal semiconductor packages and related methods
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP2905609B2 (ja) 樹脂封止型半導体装置
JPH0645504A (ja) 半導体装置
JPH02111060A (ja) 樹脂封止型半導体装置
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
US7038305B1 (en) Package for integrated circuit die
JP2736161B2 (ja) 半導体装置
JP2904154B2 (ja) 半導体素子を含む電子回路装置
US11462504B2 (en) Semiconductor apparatus
JP3048707B2 (ja) 混成集積回路
JPS6329413B2 (ja)
JP2518145B2 (ja) 放熱板付き多層リ―ドフレ―ム
KR20040075683A (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH08255868A (ja) 半導体装置およびその製造方法
JP3177934B2 (ja) マルチチップ半導体装置
JP2002064174A (ja) 半導体装置及びその製造方法
JPS61272956A (ja) ハイブリツド型半導体装置
JP2755032B2 (ja) 半導体装置