JP2518145B2 - 放熱板付き多層リ―ドフレ―ム - Google Patents

放熱板付き多層リ―ドフレ―ム

Info

Publication number
JP2518145B2
JP2518145B2 JP17660091A JP17660091A JP2518145B2 JP 2518145 B2 JP2518145 B2 JP 2518145B2 JP 17660091 A JP17660091 A JP 17660091A JP 17660091 A JP17660091 A JP 17660091A JP 2518145 B2 JP2518145 B2 JP 2518145B2
Authority
JP
Japan
Prior art keywords
lead
power supply
conductor layer
lead frame
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17660091A
Other languages
English (en)
Other versions
JPH0521690A (ja
Inventor
田 護 御
城 正 治 高
口 健 司 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP17660091A priority Critical patent/JP2518145B2/ja
Publication of JPH0521690A publication Critical patent/JPH0521690A/ja
Application granted granted Critical
Publication of JP2518145B2 publication Critical patent/JP2518145B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止型の半導体装
置用の放熱板付き多層リードフレームに関するものであ
る。
【0002】
【従来の技術】従来、半導体装置用のリードフレーム
は、半導体パッケージを小型化するため、平板上の金属
製の一層のリードフレームから構成されている。このよ
うな一層のリードフレームは、形状が簡単であるが、リ
ードフレームおよび半導体素子の電源用の端子と信号用
の端子が同一平面上に互いに近接して配置されているた
め、相互の端子間で電磁的な干渉が発生する。すなわ
ち、高い周波数の信号を伝送する場合にクロストークが
発生し、良好な伝送特性が得られないという欠点があっ
た。また、誘導電流を適当に除去できる接地層等もない
ため、静電容量が大きくなり、これも伝送特性の低下の
原因となっている。
【0003】この欠点を解消するため、近年では、例え
ばリードフレームに絶縁層を介し接地板および電源供給
板をサンドウィッチ状に設けて、半導体素子の接地端子
および電源端子を接地板および電源供給板にそれぞれボ
ンディング接続した多層構造のリードフレームも発表さ
れている。
【0004】また、近年ゲートアレイの高速化および演
算容量の向上のため、パッケージの消費電力はますます
増加する方向にあり、パッケージの放熱が大きな問題と
なっている。このためリードフレームに銅板等の放熱板
を張り付けた構造のものが発表されている。
【0005】
【発明が解決しようとする課題】本発明の目的は、リー
ドフレームを多層構造として、伝送特性の向上を図ると
ともに、消費電力の増加に対応できるパッケージ用の放
熱板付き多層リードフレームを提供するものである。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、接地または電源供給用導体層と、
前記導体層上に設けられ半導体素子を搭載する絶縁層
と、前記絶縁層上にエッチングまたは蒸着により微細に
形成されるインナーリードと、金属フレームにより形成
され接地または電源供給用リードおよび信号用リードと
なるアウターリードとを備え、前記インナーリードとア
ウターリードの信号用リードとが接合により電気的に接
続され、前記アウターリードの接地または電源供給用リ
ードが前記導体層に接続され、前記絶縁層には前記半導
体素子の電極と前記導体層とをワイヤボンディングする
ための複数の開口部が設けられ、前記導体層に放熱板を
取付けてなる放熱板付き多層リードフレームが提供され
る。
【0007】前記インナーリードの先端部および前記絶
縁層の開口部を経て露出する前記導体層に金または銀め
っきを施すのが好ましい。
【0008】本発明は以下の技術の確立に基づいてい
る。 (イ)インナーリードとアウターリードのピッチ0.3
7mmのマイクロ半田接合技術を開発してリードフレー
ムの多層構造を可能にした。 (ロ)フレキシブルプリント基板の裏面に接地または電
源供給用の導体層を形成して、誘導電流の除電を行っ
た。 (ハ)絶縁層をポリイミドとしたため、従来のパッケー
ジ封止レジンと比べて誘電率が3.9から2.0に低下
し、このため容量が低下した。 (ニ)電源供給または接地用の開口部の低部からワイヤ
ボンディングする技術を確立した。
【0009】本発明の多層リードフレームでは、エッチ
ングまたは蒸着によりインナーリードを微細に形成する
ため、リードのピッチを大幅に小さくすることができ
る。さらに、インナーリードと、テープ状に形成された
アウターリードの信号用リードとが適宜に位置合わせさ
れた後に、例えばマイクロ接合により接合されるため、
フレーム上のアウターリードと絶縁層上のインナーリー
ドとが正確、かつ電気的に接続される。
【0010】その他に、アウターリードの接地または電
源供給用リードが接地または電源供給用導体層に接続さ
れるため、接地または電源供給用リードからの電源供給
が接地または電源供給用導体層で均等化されるため、電
圧を安定供給することができ、また、半導体素子搭載後
の電源供給時にICチップの特定位置に電流が集中した
としても、上記導体層に速やかに短絡され、このため特
定のリードに電流が集中することはない。
【0011】また、絶縁層上に開口部を複数個設けて、
この開口部から上記導体層が露出するため、前記導体層
と半導体素子の電源端子とを開口部を経て直接ワイヤボ
ンディングすることができ、また他のリードとの絶縁も
確実となる。
【0012】導体層に接地されると、誘導電流を取り除
くことができ、インダクタンスを小さくすることができ
る。さらに、導体層と半導体素子の電源端子とのボンデ
ィング接続は、半導体素子の周囲の接続しやすい箇所へ
形成した場合には、ワイヤボンディングされたワイヤの
長さが、一層リードフレームに比べて小さくなり、これ
も遅延時間の減少に役立つ。このワイヤ長の減少は、こ
のほかに、ワイヤの自己インダクタンスの減少をもたら
し、このためスイッチングの際の電位変動を小さくする
作用がある。
【0013】好ましくは、インナーリードの先端部と絶
縁層の開口部を経て露出する導体層に金または銀めっき
を施すのが良い。この理由は、ボンディングワイヤの付
きを良くするとともに接続不良に起因する浮遊容量をな
くすためである。
【0014】次に、パッケージの放熱性の要求について
述べる。現在のゲートアレイパッケージのピン数は20
8ピンが最大で、この時の消費電力は1.0W程度が標
準となっている。しかし、高速化と演算容量向上の目的
のために、次第に多ピン化と動作電圧の増加が要求され
ており、このため必然的に消費電力が増すことになる。
また、多ピン化につれて、ICを動作させる電源ピンの
数を増やして、高速化に対応しようとする傾向がますま
す消費電力の増加を助長している。
【0015】従って、伝送特性の改良と放熱特性の改良
は、パッケージに等しく求められている最大の要求特性
となってきた。
【0016】本発明者等は先きに伝送特性にすぐれた多
層構造のリードフレームを提供したが、この構造は、電
源または放熱として用いることができる導体層を持って
おり、これ自身金属板でできているために、これ自身が
放熱板の役目を持ち一層形式のリードフレームと比較す
ると40%熱抵抗を低減できる構造となっているが、本
発明者等はこれをさらに改善した放熱板付きの多層リー
ドフレームを提供するものである。
【0017】以下に本発明をさらに詳細に説明する。
【0018】図1は、本発明の一実施例を示す一部断面
説明図である。ところで、図面は、説明のために一部を
省略したり、簡略化してあり、実際のものとは異なるこ
とに注意されたい。リードフレーム11は外枠13を備
え、この外枠13からアウターリード15(15a,1
5b)が外枠13の中心近傍に向かって延設されてい
る。
【0019】リードフレーム11の外枠13の中心部に
はフレキシブル多層配線基板17(以下、多層配線基板
という)が配置される。この多層配線基板17は、上側
に、例えばポリイミドよりなる絶縁フィルム層19と、
下側に、例えば銅よりなる接地または電源供給用導体層
21との2層からなっている。実施例においては、前記
絶縁フィルム層19は片面(すなわち上面)銅箔付ポリ
イミドフィルムとしている。
【0020】この銅箔は後にエッチングされてインナー
リードとなる。絶縁フィルム層19は、接地または電源
供給用ホール23とロックホール25とがプレスパンチ
ング等により開口されており、さらに多層配線基板17
の四隅に切り欠き29を設けている。この絶縁フィルム
層19に導体層21が接着剤等により貼着されている。
この多層配線基板17の絶縁フィルム層19の上側表面
に貼付された銅箔を、例えばエッチングまたは蒸着し
て、インナーリード27が形成されている。このインナ
ーリード27の内側先端には、ワイヤボンディング接続
が良好になされるように、例えばSn−Niの下地の上
に金のような良導体がめっきされている。前記多層配線
基板17のホール23にも、例えばSn−Niの下地の
上に金のような良導体がめっきされている。
【0021】前記リードフレーム11のアウターリード
15と、多層配線基板17のインナーリード27との電
気的接続は、アウターリード15の先端に半田めっきを
施した後、アウターリード15とインナーリード27と
を適切に重複配置させ、それらを赤外線ビーム加熱法に
より加熱圧着して達成されている。
【0022】ところで、この図において、リードフレー
ム11のアウターリード15は、外枠13の、例えば四
隅近傍からそれぞれ延在するリードを接地または電源供
給用リード15aとし、その他を信号用リード15bと
している。信号用リード15bは、上述したようにイン
ナーリード27との接続がなされているが、接地または
電源供給用リード15aは、導体層21に直接接地され
る。この接地のため、まず、前記絶縁フィルム層19の
切り欠き29から露出する導体層21の隅部に半田めっ
きによりバンプ31を形成し、このバンプ31に接地ま
たは電源供給用リード15aの先端をあて、加熱圧着し
て、導体層21と接地または電源供給用リード15aと
を導通接続している。
【0023】さらに、接地または電源供給用導体層21
には放熱板36が半田付け、あるいは熱伝導性エポキシ
系接着剤または両面接着テープ等で張付けられている
(図2参照)。
【0024】この構造のリードフレームを用いて素子3
3を搭載し、さらにモールドレジン39によりモールド
すると図2の断面構造になる。放熱板36はモールドレ
ジン39から露出しており熱が外部に効果的に放出され
る。
【0025】放熱板には通常アルミナ(Al23 )、
Cu板等がすぐれているがこれに限るものではない。
【0026】
【実施例】以下に本発明を実施例に基づき具体的に説明
する。
【0027】(実施例1)まず、厚さ0.15mmの4
2%Fe−Ni合金を用いて、図2および図3に示すよ
うな、外枠13およびアウターリード15を作製した。
ここで、アウターリード15の先端におけるピッチは
0.37mmとした。次に厚さ0.07mmの、ポリイ
ミド絶縁フィルム層に接地または電源供給用ホール23
を穿設し、このポリイミド絶縁フィルム層の片面に厚さ
0.005〜0.01mmの銅箔を接着した二層の多層
配線基板17を作製した。この多層配線基板17に厚さ
0.02mmの銅箔を貼付し、エッチングして0.12
mmピッチのインナーリード27を形成し、インナーリ
ード27の内側端部にAu/Niめっきを施し、インナ
ーリード27の外側端部に半田めっきが施されたアウタ
ーリード15の信号用リード15bを一部重複させて赤
外線ビーム加熱法により加熱圧着した。なお、符号37
は半田接合層である。この一方で、多層配線基板17の
絶縁フィルム19から導体層(金属板)21が露出した
切り欠き29に、半田または異方性導電膜によりバンプ
31を形成し、このバンプ31に接地または電源供用リ
ード15aを熱圧着して接続し、多層リードフレームを
作製した。
【0028】最後に、アルミナ製放熱板(2mm厚さ)
を接地または電源用の導体層21の裏側に取付けた。取
付けは半導体素子の取付け用に用いた熱伝導性にすぐれ
た導電性エポキシ樹脂を用いた。
【0029】このようにして作製した多層リードフレー
ム11に、一辺が13.5mmの304ピンのQFP用
の半導体素子33を接着等により搭載し、この半導体素
子33の信号端子をインナーリード27のめっき端部に
直径25μm の金製のボンディングワイヤ35でボンデ
ィングし、同じく半導体素子33の電源供給および接地
用端子を多層配線基板17の接地または電源供給用ホー
ル23に同様にボンディングし、モールドレジン39を
トランスファーモールドにより注入して304ピンの半
導体装置を作製した。
【0030】比較のため、従来の一層のフレキシブル配
線基板を用いて、同様にして半導体装置を作製した(比
較例)。
【0031】これら半導体装置において、電源および接
地リードおよび信号リードの各々について、電気特性を
測定した。各測定において、各リードフレームにつき1
0個の接地または電源供給用リードならびに信号用リー
ドを10フレームについて測定し、合計10フレーム×
10リード=100リード測定して、これらの最低値、
最高値および平均値を求めた。この結果を表1に示す。
【0032】また、放熱特性については、薄型のペーパ
ーセラミックヒーターを半導体素子のかわりに埋めこん
で、内部加熱して熱抵抗を求めた。測定値を表2に示
す。
【0033】
【表1】
【0034】この表から分かるように、本発明例による
多層リードフレームを用いた半導体装置の信号用リード
間容量およびインピーダンスは、従来の一層のリードフ
レームを用いた半導体装置の信号用リード(比較例)と
比べて、格段に低減されている。また、接地または電源
供給用のリードの抵抗およびインダクタンスが比較例に
比べて、小さくなり、逆に容量が格段に高くなってい
る。これらは電源供給時の電圧変動を低減し、したがっ
てノイズを小さくする。
【0035】
【0036】熱抵抗は、パッケージの内部と外部の温度
差を消費電力Wで割った値である。従って、この値が大
きいほどパッケージ内部の温度が上昇することになる。
【0037】表2から、本発明により熱抵抗は従来の一
層フレームパッケージの1/5となり放熱性が著しく改
善されたことが判る。また、放熱板なしでも放熱は約4
0%改善されている(参考例)。これは接地または電源
用導体層が放熱の役目をはたしており、特に面方向に急
速に熱を逃がしてヒートスプレッダーの作用を発揮して
いるためと考えられる。
【0038】
【発明の効果】本発明は以上説明したように構成されて
いるので、本発明の多層リードフレームは、インナーリ
ードが微細に形成されて、リードのピッチが大幅に小さ
くなる。接地または電源供給用導体層に接地されると、
誘導電流を取り除くことができ、インダクタンスを小さ
くすることができる。上記導体層、例えば金属板が露出
する開口部を適切な箇所に設けることにより、ワイヤボ
ンドされるワイヤの長さを短くすることができる。ま
た、ワイヤボンディングを行う箇所に金または銀めっき
を施すことにより、浮遊容量が減少する。これらリード
間容量の低減、ワイヤの長さの低減および浮遊容量の低
減は遅延時間を低減し、したがって伝送特性を向上する
という効果がある。
【0039】また、各リードが接地または電源供給用導
体層に均一に短絡するため、半導体搭載後の電源供給時
にICチップの特定位置に電流が集中したとしても、特
定のリードに電流が集中することはない。また前記ワイ
ヤ長の低減は、ワイヤの自己インダクタンスの減少をも
たらし、このためスイッチングの際の電位変動を小さく
する。これらにより電源供給時のノイズの低減をもたら
し、ひいては伝送品質の向上をもたらすという効果があ
る。
【0040】また、本発明によれば、接地または電源供
給用導体層に放熱板が取付けられ、この放熱板はモール
ドレジンから露出しているので、熱が外部に効果的に放
出でき、演算容量向上による消費電力の増加に対処する
ことができる。
【図面の簡単な説明】
【図1】本発明の多層リードフレームの一実施例を示す
一部切り欠き斜視図である。
【図2】図1に示すリードフレームの部分断面図であ
る。
【図3】図2に示すリードフレームの平面図である。
【符号の説明】
11 リードフレーム 13 外枠 15 アウターリード 17 フレキシブル多層配線基板 19 絶縁層 21 接地または電源供給用導体層 23 接地または電源供給用ホール 25 ロックホール 27 インナーリード 29 切り欠き 31 バンプ 33 半導体素子 35 ボンデイングワイヤ 36 放熱板 37 はんだ接合層 39 モールドレジン 15a 接地または電源供給用リード 15b 信号用リード
フロントページの続き (56)参考文献 特開 昭63−152159(JP,A) 特開 平2−310956(JP,A) 特開 平3−116765(JP,A) 特開 平3−139871(JP,A) 特開 平3−145750(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 接地または電源供給用導体層と、前記導
    体層上に設けられ半導体素子を搭載する絶縁層と、前記
    絶縁層上にエッチングまたは蒸着により微細に形成され
    るインナーリードと、金属フレームにより形成され接地
    または電源供給用リードおよび信号用リードとなるアウ
    ターリードとを備え、前記インナーリードとアウターリ
    ードの信号用リードとが接合により電気的に接続され、
    前記アウターリードの接地または電源供給用リードが前
    記導体層に接続され、前記絶縁層には前記半導体素子の
    電極と前記導体層とをワイヤボンディングするための複
    数の開口部が設けられ、前記導体層に放熱板を取付けて
    なる放熱板付き多層リードフレーム。
  2. 【請求項2】 前記インナーリードの先端部および前記
    絶縁層の開口部を経て露出する前記導体層に金または銀
    めっきを施す請求項1記載の放熱板付き多層リードフレ
    ーム。
JP17660091A 1991-07-17 1991-07-17 放熱板付き多層リ―ドフレ―ム Expired - Fee Related JP2518145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17660091A JP2518145B2 (ja) 1991-07-17 1991-07-17 放熱板付き多層リ―ドフレ―ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17660091A JP2518145B2 (ja) 1991-07-17 1991-07-17 放熱板付き多層リ―ドフレ―ム

Publications (2)

Publication Number Publication Date
JPH0521690A JPH0521690A (ja) 1993-01-29
JP2518145B2 true JP2518145B2 (ja) 1996-07-24

Family

ID=16016407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17660091A Expired - Fee Related JP2518145B2 (ja) 1991-07-17 1991-07-17 放熱板付き多層リ―ドフレ―ム

Country Status (1)

Country Link
JP (1) JP2518145B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4797817B2 (ja) * 2006-06-12 2011-10-19 株式会社デンソー 半導体装置およびその製造方法
JP6140228B2 (ja) 2015-08-27 2017-05-31 ファナック株式会社 加工条件を調整しながら加工を行うワイヤ放電加工機

Also Published As

Publication number Publication date
JPH0521690A (ja) 1993-01-29

Similar Documents

Publication Publication Date Title
US5376588A (en) Method for making high pin count package for semiconductor device
JP2917868B2 (ja) 半導体装置およびその製造方法
US20060180916A1 (en) Ground arch for wirebond ball grid arrays
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
JPH06302653A (ja) 半導体装置
JPS61274333A (ja) 半導体装置
JP2518145B2 (ja) 放熱板付き多層リ―ドフレ―ム
JP3912445B2 (ja) 半導体装置
JP2620611B2 (ja) 電子部品搭載用基板
JP2803656B2 (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
JP2524482B2 (ja) Qfp構造半導体装置
JPH10112472A (ja) 半導体装置及びその製造方法
JPH11163217A (ja) 半導体装置
JP3576228B2 (ja) 表面実装型半導体装置
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH05211274A (ja) リードフレーム及び半導体装置
JPH07112039B2 (ja) 多ピン多層配線リードフレーム
JPH08255868A (ja) 半導体装置およびその製造方法
JP2784209B2 (ja) 半導体装置
JP2649251B2 (ja) 電子部品搭載用基板
JP2555993B2 (ja) 半導体装置
JP3177934B2 (ja) マルチチップ半導体装置
JPH0828456B2 (ja) 多層リードフレーム
JP3568534B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960319

LAPS Cancellation because of no payment of annual fees