JPH0828456B2 - 多層リードフレーム - Google Patents
多層リードフレームInfo
- Publication number
- JPH0828456B2 JPH0828456B2 JP15215690A JP15215690A JPH0828456B2 JP H0828456 B2 JPH0828456 B2 JP H0828456B2 JP 15215690 A JP15215690 A JP 15215690A JP 15215690 A JP15215690 A JP 15215690A JP H0828456 B2 JPH0828456 B2 JP H0828456B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- power supply
- leads
- layer
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、樹脂封止型の半導体装置用の多層リードフ
レームに関するものである。
レームに関するものである。
〈従来の技術〉 従来、半導体装置用のリードフレームは、半導体パッ
ケージを小型化するため、平板上の金属製の一層のリー
ドフレームから構成されている。このような一層のリー
ドフレームは、形状が簡単であるが、リードフレームお
よび半導体素子の電源用の端子と信号用の端子が同一平
面上に互いに近接して配置されているため、相互の端子
間で電磁的な干渉が発生する。すなわち、高い周波数の
信号を伝送する場合にクロストークが発生し、良好な伝
送特性が得られないという欠点があった。また、誘導電
流を適当に除去できる接地層等もないため、静電容量が
大きくなり、これも伝送特性の低下の原因となってい
る。
ケージを小型化するため、平板上の金属製の一層のリー
ドフレームから構成されている。このような一層のリー
ドフレームは、形状が簡単であるが、リードフレームお
よび半導体素子の電源用の端子と信号用の端子が同一平
面上に互いに近接して配置されているため、相互の端子
間で電磁的な干渉が発生する。すなわち、高い周波数の
信号を伝送する場合にクロストークが発生し、良好な伝
送特性が得られないという欠点があった。また、誘導電
流を適当に除去できる接地層等もないため、静電容量が
大きくなり、これも伝送特性の低下の原因となってい
る。
この欠点を解消するため、近年では、例えばリードフ
レームに絶縁層を介し接地板および電源供給板をサンド
ウィッチ状に設けて、半導体素子の接地端子および電源
端子を接地板および電源供給板にそれぞれボンディング
接続した多層構造のリードフレームも発表されている。
レームに絶縁層を介し接地板および電源供給板をサンド
ウィッチ状に設けて、半導体素子の接地端子および電源
端子を接地板および電源供給板にそれぞれボンディング
接続した多層構造のリードフレームも発表されている。
〈発明が解決しようとする課題〉 リードフレームは、それ自体の強度等からある厚さ以
下にすることができなく、また打ち抜き加工上からもイ
ンナーリードの先端付近の微細加工が難しく、そのため
リードフレームのインナーリードのピッチを一定以上小
さくすることができなかった。例えば0.10mmの板厚のリ
ードフレームで0.18mmピッチが限界であった。
下にすることができなく、また打ち抜き加工上からもイ
ンナーリードの先端付近の微細加工が難しく、そのため
リードフレームのインナーリードのピッチを一定以上小
さくすることができなかった。例えば0.10mmの板厚のリ
ードフレームで0.18mmピッチが限界であった。
また、リード数を増加した例としては、米国NSC社製
のTape Pac QFP（Quad Flat Package）等もある。この
パッケージの構造はTABテープキャリア型であり、LSI素
子とギャング・ボンディング法にて接続している。しか
し、この構造では前述したように一層の配線であるの
で、伝送特性の高速化が図れない。
のTape Pac QFP（Quad Flat Package）等もある。この
パッケージの構造はTABテープキャリア型であり、LSI素
子とギャング・ボンディング法にて接続している。しか
し、この構造では前述したように一層の配線であるの
で、伝送特性の高速化が図れない。
またリードフレームのリードの端子数が多くなると、
リードフレームの伝送特性がさらに重要な問題となって
くる。
リードフレームの伝送特性がさらに重要な問題となって
くる。
かかるリードフレームにおいて、リードの微細配線化
の他に、高周波信号が印加された場合の伝送特性を向上
するために種々の工夫がされている。
の他に、高周波信号が印加された場合の伝送特性を向上
するために種々の工夫がされている。
一般に、高周波信号の遅延時間は次式で表される。
l0：配線長さ、C0：容量、Z0：インピーダンス、L0：イ
ンダクタンス εｒ：誘電率、w:配線幅、d:絶縁層厚さ 上式から高周波信号の印加時の遅延時間は、容量およ
びインピーダンスに主に関係することが分かる。
ンダクタンス εｒ：誘電率、w:配線幅、d:絶縁層厚さ 上式から高周波信号の印加時の遅延時間は、容量およ
びインピーダンスに主に関係することが分かる。
しかし、従来の金属製の一層リードフレームでは遅延
時間に関係する容量およびインダクタンスが充分に低く
できなかった。
時間に関係する容量およびインダクタンスが充分に低く
できなかった。
本発明の目的は、上記問題点を解消し、リードの微細
配線化を図るとともに高周波信号の伝送特性を向上した
多層リードフレームを提供するにある。
配線化を図るとともに高周波信号の伝送特性を向上した
多層リードフレームを提供するにある。
〈課題を解決するための手段〉 上記目的を達成するため、本発明によれば、接地および
電源供給用導体層と、該導体層上に設けられる絶縁層
と、該絶縁層上にエッチング若しくは蒸着により微細に
形成されるインナーリードと、金属フレームにより形成
されるアウターリードとを備え、前記インナーリードと
アウターリードの信号用リードとが接合により電気的に
接続され、前記アウターリードの接地および電源供給用
リードが前記導体層に接続され、前記絶縁層には半導体
素子の電極と前記導体層とをワイヤボンディングするた
めの複数の開口部が設けられていることを特徴とする多
層リードフレームを提供する。
電源供給用導体層と、該導体層上に設けられる絶縁層
と、該絶縁層上にエッチング若しくは蒸着により微細に
形成されるインナーリードと、金属フレームにより形成
されるアウターリードとを備え、前記インナーリードと
アウターリードの信号用リードとが接合により電気的に
接続され、前記アウターリードの接地および電源供給用
リードが前記導体層に接続され、前記絶縁層には半導体
素子の電極と前記導体層とをワイヤボンディングするた
めの複数の開口部が設けられていることを特徴とする多
層リードフレームを提供する。
前記インナーリードの先端部と絶縁層の開口部を経て
露出する前記導体層に金または銀めっきを施した多層リ
ードフレームであるのが好ましい。
露出する前記導体層に金または銀めっきを施した多層リ
ードフレームであるのが好ましい。
本発明は以下の技術の確立に基づいている。
（イ）インナーリードとアウターリードのピッチ0.37mm
のマイクロ半田接合技術を開発してリードフレームの多
層構造を可能にした。
のマイクロ半田接合技術を開発してリードフレームの多
層構造を可能にした。
（ロ）フレキシブルプリント基板の裏面に接地および電
源供給用の導体層を形成して、誘導電流の除電を行っ
た。
源供給用の導体層を形成して、誘導電流の除電を行っ
た。
（ハ）絶縁層をポリイミドとしたため、従来のパッケー
ジ封止レジンと比べて誘電率が3.9から2.0に低下し、こ
のため容量が低下した。
ジ封止レジンと比べて誘電率が3.9から2.0に低下し、こ
のため容量が低下した。
（ニ）電源供給および接地用の開口部の低部からワイヤ
ボンディングする技術を確立した。
ボンディングする技術を確立した。
本発明の多層リードフレームでは、エッチング若しく
は蒸着によりインナーリードを微細に形成するため、リ
ードのピッチを大幅に小さくすることができる。さら
に、インナーリードと、テープ状に形成されたアウター
リードの信号用リードとが適宜に位置合わせされた後
に、例えばマイクロ接合により、接合されるため、フレ
ーム上のアウターリードと絶縁層上のインナーリードと
が正確にかつ電気的に接続される。
は蒸着によりインナーリードを微細に形成するため、リ
ードのピッチを大幅に小さくすることができる。さら
に、インナーリードと、テープ状に形成されたアウター
リードの信号用リードとが適宜に位置合わせされた後
に、例えばマイクロ接合により、接合されるため、フレ
ーム上のアウターリードと絶縁層上のインナーリードと
が正確にかつ電気的に接続される。
その他に、アウターリードの接地および電源供給用リ
ードが接地および電源供給用導体層に接続されるため、
接地および電源供給用リードからの電源供給が接地およ
び電源供給用導体層で均等化されるため、電圧を安定に
供給することができ、また、半導体素子搭載後の電源供
給時にICチップの特定位置に電流が集中したとしても、
上記導体層に速やかに短絡されてこのため特定のリード
に電流が集中することはない。
ードが接地および電源供給用導体層に接続されるため、
接地および電源供給用リードからの電源供給が接地およ
び電源供給用導体層で均等化されるため、電圧を安定に
供給することができ、また、半導体素子搭載後の電源供
給時にICチップの特定位置に電流が集中したとしても、
上記導体層に速やかに短絡されてこのため特定のリード
に電流が集中することはない。
この他に、絶縁層上に開口部を複数個設けて、、この
開口部から上記導体層が露出するため、上記導体層と半
導体素子の電源端子とを開口部を経て直接ワイヤボンデ
ィングすることができ、また他のリードとの絶縁も確実
となる。
開口部から上記導体層が露出するため、上記導体層と半
導体素子の電源端子とを開口部を経て直接ワイヤボンデ
ィングすることができ、また他のリードとの絶縁も確実
となる。
導体層に接地されると、誘導電流を取り除くことがで
き、インダクタンスを小さくすることができる。さら
に、導体層と半導体素子の電源端子とのボンディング接
続は、半導体素子の周囲の接続しやすい箇所へ形成した
場合には、ワイヤボンドされたワイヤの長さが、一層リ
ードフレームに比べて小さくなり、これも遅延時間の減
少に役立つ。このワイヤ長の減少は、このほかに、ワイ
ヤの自己インダクタンスの減少をもたらし、このためス
イッチングの際の電位変動を小さくする作用がある。
き、インダクタンスを小さくすることができる。さら
に、導体層と半導体素子の電源端子とのボンディング接
続は、半導体素子の周囲の接続しやすい箇所へ形成した
場合には、ワイヤボンドされたワイヤの長さが、一層リ
ードフレームに比べて小さくなり、これも遅延時間の減
少に役立つ。このワイヤ長の減少は、このほかに、ワイ
ヤの自己インダクタンスの減少をもたらし、このためス
イッチングの際の電位変動を小さくする作用がある。
好ましくは、インナーリードの先端部と絶縁層の開口
部を経て露出する導体層に金または銀めっきを施すのが
良い。この理由は、ボンディングワイヤの付きを良くす
るとともに接続不良に起因する浮遊容量をなくすためで
ある。
部を経て露出する導体層に金または銀めっきを施すのが
良い。この理由は、ボンディングワイヤの付きを良くす
るとともに接続不良に起因する浮遊容量をなくすためで
ある。
以下に本発明をさらに詳細に説明する。
第１図は、本発明の１実施例を示す一部断面説明図で
ある。ところで、図面は、説明のために一部を省略した
り、簡略化してあり、実際のものとは異なることに注意
されたい。
ある。ところで、図面は、説明のために一部を省略した
り、簡略化してあり、実際のものとは異なることに注意
されたい。
リードフレーム11は外枠13を備え、この外枠13からア
ウターリード15（15a,15b）が外枠13の中心近傍に向か
って延設されている。
ウターリード15（15a,15b）が外枠13の中心近傍に向か
って延設されている。
リードフレーム11の外枠13の中心部にはフレキシブル
多層配線基板17（以下に「多層配線基板」と称する）が
配置される。この多層配線基板17は、上側に、例えばポ
リイミドよりなる絶縁フィルム層19と、下側に、例えば
銅よりなる接地および電源供給用導体層21との２層から
なっている。実施例においては、上記絶縁フィルム層19
は片面（すなわち上面）銅箔付ポリイミドフィルムとし
ている。
多層配線基板17（以下に「多層配線基板」と称する）が
配置される。この多層配線基板17は、上側に、例えばポ
リイミドよりなる絶縁フィルム層19と、下側に、例えば
銅よりなる接地および電源供給用導体層21との２層から
なっている。実施例においては、上記絶縁フィルム層19
は片面（すなわち上面）銅箔付ポリイミドフィルムとし
ている。
この銅箔は後にエッチングされてインナーリードとな
る。絶縁フィルム19は、接地および電源供給用ホール23
とロックホール25とがプレスパンチング等により開口さ
れており、さらに多層配線基板17の四隅に切り欠き29を
設けている。この絶縁フィルム層19に導体層21が接着剤
等により貼着されている。この多層配線基板17の絶縁フ
ィルム層19の上側表面に貼付された銅箔を、例えばエッ
チングもしくは蒸着して、インナーリード27が形成され
ている。このインナーリード27の内側先端には、ワイヤ
ボンディング接続が良好になされるように、例えばSn-N
iの下地の上に金のような良導体がめっきされている。
上記多層配線基板17のホール23にも、例えばSn-Niの下
地の上に金のような良導体がめっきされている。
る。絶縁フィルム19は、接地および電源供給用ホール23
とロックホール25とがプレスパンチング等により開口さ
れており、さらに多層配線基板17の四隅に切り欠き29を
設けている。この絶縁フィルム層19に導体層21が接着剤
等により貼着されている。この多層配線基板17の絶縁フ
ィルム層19の上側表面に貼付された銅箔を、例えばエッ
チングもしくは蒸着して、インナーリード27が形成され
ている。このインナーリード27の内側先端には、ワイヤ
ボンディング接続が良好になされるように、例えばSn-N
iの下地の上に金のような良導体がめっきされている。
上記多層配線基板17のホール23にも、例えばSn-Niの下
地の上に金のような良導体がめっきされている。
上記リードフレーム11のアウターリード15と、多層配
線基板17のインナーリード27との電気的接続は、アウタ
ーリード15の先端に半田めっきを施した後、アウターリ
ード15とインナーリード27とを適切に重複配置させ、そ
れらを赤外線ビーム加熱法により加熱圧着して達成され
ている。
線基板17のインナーリード27との電気的接続は、アウタ
ーリード15の先端に半田めっきを施した後、アウターリ
ード15とインナーリード27とを適切に重複配置させ、そ
れらを赤外線ビーム加熱法により加熱圧着して達成され
ている。
ところで、この図において、リードフレーム11のアウ
ターリード15は、外枠13の例えば四隅近傍からそれぞれ
延在するリードを接地および電源供給用リード15aと
し、その他を信号用リード15bとしている。信号用リー
ド15bは、上述したようにインナーリード27との接続が
なされているが、接地および電源供給用リード15aは、
導体層21に直接接続される。この接地のため、まず、上
記絶縁フィルム層19の切り欠き29から露出する導体層21
の偶部に半田めっきによりバンプ31を形成し、このバン
プ31に接地および電源供用リード15aの先端をあて、加
熱圧着して、導体層21と接地および電源供給用リード15
aとを導通接続している。
ターリード15は、外枠13の例えば四隅近傍からそれぞれ
延在するリードを接地および電源供給用リード15aと
し、その他を信号用リード15bとしている。信号用リー
ド15bは、上述したようにインナーリード27との接続が
なされているが、接地および電源供給用リード15aは、
導体層21に直接接続される。この接地のため、まず、上
記絶縁フィルム層19の切り欠き29から露出する導体層21
の偶部に半田めっきによりバンプ31を形成し、このバン
プ31に接地および電源供用リード15aの先端をあて、加
熱圧着して、導体層21と接地および電源供給用リード15
aとを導通接続している。
かかる多層リードフレーム11に、半導体素子33を搭載
し、半導体素子33の信号端子とインナーリード27のめっ
き端子との間をボンディングワイヤ35でボンディング接
続するとともに、さらに半導体素子33の接地端子と導体
層21の絶縁フィルム17の接地および電源供給用ホール23
から露出する部分との間をボンディングワイヤ35でボン
ディングして接続する。最後にインナーリード27を包む
ように樹脂封止して半導体装置を作製することができ
る。
し、半導体素子33の信号端子とインナーリード27のめっ
き端子との間をボンディングワイヤ35でボンディング接
続するとともに、さらに半導体素子33の接地端子と導体
層21の絶縁フィルム17の接地および電源供給用ホール23
から露出する部分との間をボンディングワイヤ35でボン
ディングして接続する。最後にインナーリード27を包む
ように樹脂封止して半導体装置を作製することができ
る。
〈実施例〉 以下に本発明を実施例に基づき具体的に説明する。
（実施例１） まず、厚さ0.15mmの42％Fe-Ni合金を用いて、第２図
および第３図に示すような、外枠13およびアウターリー
ド15を作製する。ここで、アウターリード15の先端にお
けるピッチ0.37mmである。次に厚さ0.07mmの、ポリイミ
ド絶縁フィルム層に接地および電源供給用ホール23を穿
設し、このポリイミド絶縁フィルム層の片面に厚さ0.00
5〜0.01mmの銅箔を接着した２層の多層配線基板17を作
製する。この多層配線基板17に厚さ0.02mmの銅箔を貼付
し、エッチングして0.12mmピッチのインナーリード27を
形成し、インナーリード27の内側端部にAu/Niめっきを
施し、インナーリード27の外側端部に半田めっきが施さ
れたアウターリード15の信号用リード15bを一部重複さ
せて赤外線ビーム加熱法により加熱圧着する。なお、符
号37は半田接合層である。この一方で、多層配線基板17
の絶縁フィルム19から金属板21が露出した接地および電
源供給用ホール23に、半田または異方性導電膜によりバ
ンプ31を形成し、このバンプ31に接地および電源供用リ
ード15aを熱圧着して接続し、多層リードフレームを作
製した。かようにして作製した多層リードフレーム11
に、一辺が13.5mmの304ピンのDIP用の半導体素子33を接
着等により搭載し、この半導体素子33の信号端子をイン
ナーリード27のめっき端部に直径25マイクロメートルの
金製のボンディングワイヤ35でボンディングし、同じく
半導体素子33の電源供給および接地用端子を多層配線基
板17の接地および電源供給用ホール23に同様にボンディ
ングし、樹脂封止して304ピンの半導体装置を作製し
た。なお、第２図中符号37は、はんだ接合層を示す。
および第３図に示すような、外枠13およびアウターリー
ド15を作製する。ここで、アウターリード15の先端にお
けるピッチ0.37mmである。次に厚さ0.07mmの、ポリイミ
ド絶縁フィルム層に接地および電源供給用ホール23を穿
設し、このポリイミド絶縁フィルム層の片面に厚さ0.00
5〜0.01mmの銅箔を接着した２層の多層配線基板17を作
製する。この多層配線基板17に厚さ0.02mmの銅箔を貼付
し、エッチングして0.12mmピッチのインナーリード27を
形成し、インナーリード27の内側端部にAu/Niめっきを
施し、インナーリード27の外側端部に半田めっきが施さ
れたアウターリード15の信号用リード15bを一部重複さ
せて赤外線ビーム加熱法により加熱圧着する。なお、符
号37は半田接合層である。この一方で、多層配線基板17
の絶縁フィルム19から金属板21が露出した接地および電
源供給用ホール23に、半田または異方性導電膜によりバ
ンプ31を形成し、このバンプ31に接地および電源供用リ
ード15aを熱圧着して接続し、多層リードフレームを作
製した。かようにして作製した多層リードフレーム11
に、一辺が13.5mmの304ピンのDIP用の半導体素子33を接
着等により搭載し、この半導体素子33の信号端子をイン
ナーリード27のめっき端部に直径25マイクロメートルの
金製のボンディングワイヤ35でボンディングし、同じく
半導体素子33の電源供給および接地用端子を多層配線基
板17の接地および電源供給用ホール23に同様にボンディ
ングし、樹脂封止して304ピンの半導体装置を作製し
た。なお、第２図中符号37は、はんだ接合層を示す。
比較のため、従来の１層のフレキシブル配線基板を用
いて、同様にして半導体装置を作製した。これら半導体
装置について、電源および接地リードおよび信号リード
の各々について、電気特性を測定した。各測定におい
て、各リードフレームにつき10個の接地および電源供給
用リードならびに信号用リードを、10フレームについて
測定し、合計10フレーム×10リード＝100リード測定し
て、これらの最低値、最高値および平均値を求めた。こ
の結果を表１に示す。
いて、同様にして半導体装置を作製した。これら半導体
装置について、電源および接地リードおよび信号リード
の各々について、電気特性を測定した。各測定におい
て、各リードフレームにつき10個の接地および電源供給
用リードならびに信号用リードを、10フレームについて
測定し、合計10フレーム×10リード＝100リード測定し
て、これらの最低値、最高値および平均値を求めた。こ
の結果を表１に示す。
この表から分かるように、本発明例による多層リード
フレームを用いた半導体装置の信号用リード間容量およ
びインピーダンスは、従来の一層のリードフレームを用
いた半導体装置の信号リードと比べて、格段に低減され
ている。また、接地および電源供給用のリードの抵抗お
よびインダクタンスが従来例に比べて、小さくなり、逆
に容量が格段に高くなっている。これらは電源供給時の
電圧変動を低減し、したがってノイズを小さくする。
フレームを用いた半導体装置の信号用リード間容量およ
びインピーダンスは、従来の一層のリードフレームを用
いた半導体装置の信号リードと比べて、格段に低減され
ている。また、接地および電源供給用のリードの抵抗お
よびインダクタンスが従来例に比べて、小さくなり、逆
に容量が格段に高くなっている。これらは電源供給時の
電圧変動を低減し、したがってノイズを小さくする。
〈発明の効果〉 以上の詳細な説明から理解されるように、本発明の多
層リードフレームは、インナーリードが微細に形成され
て、リードのピッチが大幅に小さくなる。接地および電
源供給用導体層に接地されると、誘導電流を取り除くこ
とができ、インダクタンスを小さくすることができる。
上記導体層、例えば金属板が露出する開口部を適切な箇
所に設けることにより、ワイヤボンドされるワイヤの長
さを短くすることができる。また、ワイヤボンディング
を行う箇所に金または銀めっきを施すことにより、浮遊
容量が減少する。これらリード間容量の低減およびワイ
ヤの長さの低減および浮遊容量の低減は遅延時間を低減
し、したがって伝送特性を向上するという効果がある。
層リードフレームは、インナーリードが微細に形成され
て、リードのピッチが大幅に小さくなる。接地および電
源供給用導体層に接地されると、誘導電流を取り除くこ
とができ、インダクタンスを小さくすることができる。
上記導体層、例えば金属板が露出する開口部を適切な箇
所に設けることにより、ワイヤボンドされるワイヤの長
さを短くすることができる。また、ワイヤボンディング
を行う箇所に金または銀めっきを施すことにより、浮遊
容量が減少する。これらリード間容量の低減およびワイ
ヤの長さの低減および浮遊容量の低減は遅延時間を低減
し、したがって伝送特性を向上するという効果がある。
その他に、各リードが接地および電源供給用導体層に
均一に短絡するため、半導体搭載後の電源供給時にICチ
ップの特定位置に電流が集中したとしても、特定のリー
ドに電流が集中することはない。また上記ワイヤ長の低
減は、ワイヤの自己インダクタンスの減少をもたらし、
このためスイッチングの際の電位変動を小さくする。こ
れらにより電源供給時のノイズの低減をもたらし、ひい
ては伝送品質の向上をもたらすという効果がある。
均一に短絡するため、半導体搭載後の電源供給時にICチ
ップの特定位置に電流が集中したとしても、特定のリー
ドに電流が集中することはない。また上記ワイヤ長の低
減は、ワイヤの自己インダクタンスの減少をもたらし、
このためスイッチングの際の電位変動を小さくする。こ
れらにより電源供給時のノイズの低減をもたらし、ひい
ては伝送品質の向上をもたらすという効果がある。
第１図は、本発明の多層リードフレームの一実施例を説
明するための一部断面説明図である。 第２図および第３図は、本発明の他の実施例を説明する
側面図および平面図である。 符号の説明 11……リードフレーム、13……外枠、15……アウターリ
ード、17……フレキシブル多層配線基板、19……絶縁フ
ィルム、21……接地および電源供給用導体層、23……接
地および電源供給用ホール、25……ロックホ−ル、27…
…インナーリード、29……切り欠き、31……バンプ、33
……半導体素子、35……ボンデイングワイヤ、37……は
んだ接合層、15a……接地および電源供給用リード、15b
……信号用リード
明するための一部断面説明図である。 第２図および第３図は、本発明の他の実施例を説明する
側面図および平面図である。 符号の説明 11……リードフレーム、13……外枠、15……アウターリ
ード、17……フレキシブル多層配線基板、19……絶縁フ
ィルム、21……接地および電源供給用導体層、23……接
地および電源供給用ホール、25……ロックホ−ル、27…
…インナーリード、29……切り欠き、31……バンプ、33
……半導体素子、35……ボンデイングワイヤ、37……は
んだ接合層、15a……接地および電源供給用リード、15b
……信号用リード
Claims (2)
- 【請求項１】接地および電源供給用導体層と、該導体層
上に設けられる絶縁層と、該絶縁層上にエッチング若し
くは蒸着により微細に形成されるインナーリードと、金
属フレームにより形成されるアウターリードとを備え、
前記インナーリードとアウターリードの信号用リードと
が接合により電気的に接続され、前記アウターリードの
接地および電源供給用リードが前記導体層に接続され、
前記絶縁層には半導体素子の電極と前記導体層とをワイ
ヤボンディングするための複数の開口部が設けられてい
ることを特徴とする多層リードフレーム。 - 【請求項２】前記インナーリードの先端部と絶縁層の開
口部を経て露出する前記導体層に金または銀めっきを施
したことを特徴とする請求項１記載の多層リードフレー
ム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15215690A JPH0828456B2 (ja) | 1990-06-11 | 1990-06-11 | 多層リードフレーム |
| US07/711,214 US5196725A (en) | 1990-06-11 | 1991-06-06 | High pin count and multi-layer wiring lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15215690A JPH0828456B2 (ja) | 1990-06-11 | 1990-06-11 | 多層リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0443668A JPH0443668A (ja) | 1992-02-13 |
| JPH0828456B2 true JPH0828456B2 (ja) | 1996-03-21 |
Family
ID=15534249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15215690A Expired - Fee Related JPH0828456B2 (ja) | 1990-06-11 | 1990-06-11 | 多層リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828456B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755032B2 (ja) * | 1992-03-23 | 1998-05-20 | 日本電気株式会社 | 半導体装置 |
-
1990
- 1990-06-11 JP JP15215690A patent/JPH0828456B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0443668A (ja) | 1992-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196725A (en) | High pin count and multi-layer wiring lead frame | |
| JPH077121A (ja) | 多層リードフレームアセンブリを有する半導体デバイスおよびそのパッケージ方法 | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| JPH06302653A (ja) | 半導体装置 | |
| US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
| JP3031323B2 (ja) | 半導体装置とその製造方法 | |
| JPS61274333A (ja) | 半導体装置 | |
| JPS61137335A (ja) | 半導体装置 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JPH0828456B2 (ja) | 多層リードフレーム | |
| JP2518145B2 (ja) | 放熱板付き多層リ―ドフレ―ム | |
| JPH07112039B2 (ja) | 多ピン多層配線リードフレーム | |
| JPH06104369A (ja) | 多層リードフレーム | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| JP2009141229A (ja) | 半導体装置およびその製造方法 | |
| JP3251810B2 (ja) | 集積回路装置の実装方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP3057194B2 (ja) | 半導体パッケージの製造方法 | |
| JPH04119653A (ja) | 集積回路素子 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| JP2531126B2 (ja) | 半導体装置 | |
| JPH05206364A (ja) | 複合リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |