JPH0443668A - 多層リードフレーム - Google Patents

多層リードフレーム

Info

Publication number
JPH0443668A
JPH0443668A JP15215690A JP15215690A JPH0443668A JP H0443668 A JPH0443668 A JP H0443668A JP 15215690 A JP15215690 A JP 15215690A JP 15215690 A JP15215690 A JP 15215690A JP H0443668 A JPH0443668 A JP H0443668A
Authority
JP
Japan
Prior art keywords
leads
lead
layer
conductor layer
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15215690A
Other languages
English (en)
Other versions
JPH0828456B2 (ja
Inventor
Mamoru Onda
護 御田
Masaharu Takagi
高城 正治
Masayoshi Aoyama
正義 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP15215690A priority Critical patent/JPH0828456B2/ja
Priority to US07/711,214 priority patent/US5196725A/en
Publication of JPH0443668A publication Critical patent/JPH0443668A/ja
Publication of JPH0828456B2 publication Critical patent/JPH0828456B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、樹脂封止型の半導体装置用の多層ノードフレ
ームに関するものである。
〈従来の技術〉 従来、半導体装置用のリードフレームは、半導体パッケ
ージを小型化するため、平板上の金属製の一層のリード
フレームから構成されている。 このような−層のリー
ドフレームは、形状が簡単であるが、リードフレームお
よび半導体素子の電源用の端子と信号用の端子が同一平
面上に互いに近接して配置されているため、相互の端子
間で電磁的な干渉が発生する。 すなわち、高い周波数
の信号を伝送する場合にクロストークが発生し、良好な
伝送特性が得られないという欠点があった。 また、誘
導電流を適当に除去できる接地層等もないため、静電容
量が大きくなり、これも伝送特性の低下の原因となって
いる。
この欠点を解消するため、近年では、例えばリードフレ
ームに絶縁層を介し接地板および電源供給板をザンドウ
ィッチ状に設けて、半導体素子の接地端子および電源端
子を接地板および電源供給板にそれぞれボンディング接
続した多層構造のリードフレームも発表されている。
〈発明が解決しようとする課題〉 リードフレームは、それ自体の強度等からある厚さ以下
にすることができな(、また打ち抜き加工上からもイン
ナーリードの先端付近の微細加工が離しく、そのためリ
ードフレームのインナーリードのピッチを一定以上小さ
くすることができなかった。 例えば0.10mmの板
厚のリードフレームで0.18mmピッチが限界であっ
た。
また、リード数を増加した例と[2ては、米国NSC社
製のTape Pac GFP(Quad FlatP
ackage)等もある。 このパッケージの構造はT
ABテープキャリア型であり、LSI素子とギヤング・
ボンディング法にて接続している。 しかし、この構造
では前述したように一層の配線であるので、伝送特性の
高速化が図れない。
またリードフレームのリードの端子数が多くなると、リ
ードフレームの伝送特性がさらに重要な問題となってく
る。
かかるリードフレームにおいて、リードの微細配線化の
他に、高周波信号が印加された場合の伝送特性を向上す
るために種々の工夫がされている。
一般に、高周波信号の遅延時間は次式で表される。
r”=g −co  −20=g−FT了−7江Co 
:配線長さ、co:容量、Zo =インピーダンス、L
o :インダクタンス z、=r丁ゴー−7−−F (K/−r〒−−)d/w
ε、・誘電率、W・配線幅、d:絶縁層厚さ上式から高
周波信号の印加時の遅延時間は、容量およびインピーダ
ンスに主に関係することが分かる。
しかし、従来の金属製の一層リードフレームでは遅延時
間に関係する容量およびインダクタンスが充分に低くで
きなかった。
本発明の目的は、上記問題点を解消し、リードの微細1
線化を図るとともに高周波信号の伝送特性を向上した多
層リードフレームを提供するにある。
〈課題を解決するための手段〉 上記目的を達成するため、本発明によれば、接地および
電源供給用導体層と、該導体層上に設けられる絶縁層と
、該絶縁層上にエツチング石しくは蒸着により微細に形
成されるインナーノードと、金属フレームにより形成さ
れるアウターリードとを備え、前記インナーリードとア
ウターリードの信号用リードとが接合lJより電気的に
接続され、前記アウターリードの接地および電源供給用
リードが前記導体層に接続され、前記絶縁層には半導体
素子の電極と前記導体層とをワイヤボンディングするた
めの複数の開口部が設けられていることを特徴どする多
層リードフレームを提供する。
前記インナーリードの先端部と絶縁層の開口部を経て露
出する前記導体層に金または銀めっきを施した多層リー
ドフレームであるのが好ましい。
本発明は以下の技術の確立に基づいている。
(イ)インナーリードとアウターリードのピッチ0.3
7mmのマイクロ半田接合技術を開発してリードフレー
ムの多層構造を可能にした。
(ロ)フレキシブルプリント基板の裏面に接地および電
源供給用の導体層を形成して、誘導電流の除電を行った
(ハ)絶縁層をポリイミドとしt:ため、従来のパッケ
ージ封止レジンと比べて誘電率が3.9から2.0に低
下し、このため容量が低下した。
(ニ)電源供給および接地用の開口部の低部からワイヤ
ボンディングする技術を確立した。
本発明の多層リードフレームでは、工・ンチング若しく
は蒸着によりインナーリードな微細に形成するため、リ
ードのピッチを大幅に小さくすることができる。 さら
に、インナーリードと、テープ状に形成されたアウター
リードの信号用リードとが適宜に位置合わせされた後に
、例えばマイクロ接合により、接合されるため、フレー
ム上のアウターリードと絶縁層上のインナーリードとが
正確にかつ電気的に接続される。
その他に、アウターリードの接地および電源供給用リー
ドが接地および電源供給用導体層に接続さオ]るため、
接地および電源供給用リードからの電源供給が接地およ
び電源供給用導体層で均等化されるため、電圧を安定に
供給することができ、また、半導体素子搭載後の電源供
給時にICチップの特定位置に電流が集中したとしても
、上記導体層に速やかに短絡されてこのため特定のリー
ドに電流が集中することはない。
この他に、絶縁層上に開口部を複数個設けて、この開口
部から上記導体層が露出するため、上記導体層と半導体
素子の電源端子とを開口部を経て直接ワイヤボンディン
グすることができ、また他のリードとの絶縁も確実とな
る。
導体層に接地されると、誘導電流を取り除(ことができ
、インダクタンスを小さ(することができる。 さらに
、導体層と半導体素子の電源端子どのボンディング接続
は、半導体素子の周囲の接続しやすい箇所へ形成した場
合には、ワイヤボンドされたワイヤの長さが、−層リド
フレームに比べて小さくなり、これも遅延時間の減少に
役立つ。 このワイヤ長の減少は、このほかに、ワイヤ
の自己インダクタンスの減少をもたらし、このためスイ
ッチングの際の電位変動を小さくする作用がある。
好ましくは、インナーリードの先端部と絶縁層の開口部
を経て露出する導体層に金または銀めっきを施すのが良
い。 この理由は、ボンディングワイヤの付きを良くす
るとともに接続不良に起因する浮遊容量をなく1−ため
である。
以下に本発明をさらに詳細に説明する。
第1図″は、本発明の1実施例を示す一部断面説明図で
ある。 ところで、図面は、説明のために一部を省略し
たり、簡略化してあり、実際のものとは異なることに注
意されたい。
ノードフレーム11は外枠13を備え、この外枠13か
らアウターリード15 (15a15b)が外枠13の
中心近傍に向かって延設されている。
ノードフレーム11の外枠13の中心部にはフレキシブ
ル多層配線基板17(以下に「多層配線基板」と称する
)が配置される。 この多層配線基板17は、−1−側
に、例えばポリイミドよりなる絶縁フィルム層19と、
下側に、例えば銅よりなる接地および電源供給用導体層
21との2層からなっている。 実施例においでは、丁
記絶糾フィルム層19は)−1面(t ftわち才+f
ii )η+il箔イ寸ポリイミドフィルムとしでいる
このaiil 7[’lは後にエツチングされてインづ
ノー1ことAJる。 te革ψフィルム19は、接地才
jよび1i河)供紹用ホール2′3どロックホール25
とがプレスパンチング等に、rり開ト]さ第1ており、
さらに多層配線基板17の四隅に切り欠き29を設(づ
ている。 この絶縁フィルム層19に導体層21が接着
剤等により]111着されている。 この多層配線基板
17の絶縁フィルj、層19の1−側表面に貼付された
銅箔な、例り、ばエツチングもしくは蒸着して、インナ
ーリード27が形成されている。 このインプーリー 
ド27の内側先端には、ワイヤボンディング接続が良好
になきねるように、例えば5n−N1の下地の上に金の
ような良導体がめっきさねている。 上記多層配線基板
17のホール23にも、例えば5n−Niの下地の上に
金のような良導体がめっきされている。
上記リードフレーム11のアウターリード15と、多層
配線基板17のインナーリード27との電気的接続は、
アウターリード15の先端に半田めっきを施した後、ア
ウターリード15どインナーリード27とを適切に重複
配置させ、それらを赤外線ビーム加熱法により加熱圧着
して達成されている。
ところで、この図において、リードフレーム11のアウ
ターリード15は、外枠13の例えば四隅近傍からそれ
ぞれ延在するリードを接地および電源供給用リード15
aとし、その他を信号用リード15bとしている。 信
号用リード15bは、上述したようにインナーリード2
7との接続がなされているが、接地および電源供給用リ
ード15aは、導体層21に直接接地される。 この接
地のため、まず、上記絶縁フィルム層19の切り欠き2
9から露出する導体層21の隅部に半田めっきによりバ
ンブ31を形成し、このバンブ31に接地および電源供
用リード15aの先端をあて、加熱圧着して、導体層2
1と接地および電源供給用リード15aとを導通接続し
ている。
かかる多層リードフレーム11に、半導体素子33を搭
載し、半導体素子33の信号端子とインナーリード27
のめっき端子との間をボンディングワイヤ35でボンデ
ィング接続するとともに、さらに半導体素子33の接地
端子と導体層21の絶縁フィルム17の接地および電源
供給用ボール23から露出する部分との間をボンディン
グワイヤ35でボンディングして接続する。 最後にイ
ンナーリード27を包むように樹脂封止して半導体装置
を作製することができる。
〈実施例〉 以下に本発明を実施例に基づき具体的に説明する。
(実施例1) まず、厚さ0.1.5mmの42%Fe−Ni合金を用
いて、第2図および第3図に示すような、外構13およ
びアウターリード15を作製する。 ここで、アウター
リード15の先端におけるビッヂ0.37mmである。
 次に厚さ0.07mmの、ポリイミド絶縁フィルム層
に接地43よび電諒供紹用ホール23を穿設し、このポ
リイミド絶縁フィルム層の片面に厚さ0.005〜0.
01mmの銅箔を接着した2層の多層配線基板17を作
製する。この多層配線基板17に厚さ0.02mmの銅
箔を貼付し、エツチングして0.12mmピッチのイン
ナーリード27を形成し、インナーリード27の内側端
部にΔu / N iめっきを施し、インナーリード2
7の外側端部に半田めっきが施されたアウターリード1
5の信号用リード15bを一部重複させて赤外線ビーム
加熱法により加熱圧着する。 なお、符号37は半田接
合層である。 この一方で、多層配線基板17の絶縁フ
ィルム19から金属板21が露出した接地および電源供
給用ホール23に、半田または異方性導?l[によりバ
ンブ31を形成し、このバンブ31に接地および電源供
用リード15aを熱圧着して接続し、多層リードフレー
ムを作製した。 かようにして作製した多層リードフレ
ーム11に、−辺が13.5mmの304ビンのD I
 P用の半導体素子33を接着等により搭載し、この半
導体素子33の信号端子をインナーリード27のめっき
端部に直径25マイクロメートルの金製のボンディング
ワイヤ35でボンディングし、同じく半導体素子33の
電源供給および接地用端子を多層配線基板17の接地お
よび電源供給用ボール23に同様にボンディングし、樹
脂封止して304ビンの半導体装置を作製した。 なお
、第2図中符号37は、はんだ接合層を示す。
比較のため、従来の1層のフレキシブル配線基板を用い
て、同様にして半導体装置を作製した。 これら半導体
装置について、電源および接地リードおよび信号リード
の各々について、電気特性を測定した。 各測定におい
て、各リードフレームにつき10個の接地および電源供
給用リードならびに信号用リードを、10フレームにつ
いて測定し、合計10フレーム×lOリード=100リ
ード測定して、これらの最低値、最高値および平均値を
求めた。 この結果を表1に示す。
表 この表から分かるように、本発明例による多層リードフ
レームを用いた半導体装Hの信号用リード間容量および
インピーダンスは、従来の一層のリードフレームを用い
た半導体装置の信号リードと比べて、格段に低減されて
いる。
また、接地および電源供給用のリードの抵抗およびイン
ダクタンスが従来例に比べて、小さくなり、逆に容量が
格段に高くなっている。 これらは電源供給時の電圧変
動を低減し、したがってノイズを小さ(する。
〈発明の効果〉 以上の詳細な説明から理解されるように、本発明の多層
リードフレームは、インナーリードが微細に形成されて
、リードのピッチが大幅に小さ(なる。 接地および電
源供給用導体層に接地されると、誘導電流を取り除くこ
とができ、インダクタンスを小さくすることができる。
 上記導体層、例えば金属板が露出する開口部を適切な
箇所に設けることにより、ワイヤボンドされるワイヤの
長さを短くすることができる。 また、ワイヤボンディ
ングを行う箇所に金または銀めっきを施すことにより、
浮遊容量が減少する。 これらリード間容量の低減およ
びワイヤの長さの低減および浮遊容量の低減は遅延時間
を低減し、したがって伝送特性を向上するという効果が
ある。
その他に、各リードが接地および電源供給用導体層に均
一に短絡するため、半導体搭載後の電源供給時にICチ
ップの特定位置に電流が集中したとしても、特定のリー
ドに電流が集中することはない。 また上記ワイヤ長の
低減は、ワイヤの自己インダクタンスの減少をもたらし
、このためスイッチングの際の電位変動を小さくする。
 これらにより電源供給時のノイズの低減をもたらし、
ひいては伝送品質の向上をもたらすという効果がある。
【図面の簡単な説明】
第1図は、本発明の多層リードフレームの実施例を説明
するだめの一部断面説明図である。 第2図および第3図は、本発明の他の実施例を説明する
側面図および平面図である。 符号の説明 11・・・リードフレーム、 13・・・外枠、 15・・・アウターリード、 17・・・フレキシブル多層配線基板、19・・・絶縁
フィルム、 21・・・接地および電源供給用導体層、23・・・接
地および電源供給用ボール、25・・・ロックポール、 27・・・インナーリード、 29・・・切り欠き、 31・・・バンブ、 33・・・半導体素子、 35・・・ボンディングワイヤ、 37・・・はんだ接合層、 15a・・・接地および電源供給用リード、15b・・
・信号用リード

Claims (2)

    【特許請求の範囲】
  1. (1)接地および電源供給用導体層と、該導体層上に設
    けられる絶縁層と、該絶縁層上にエッチング若しくは蒸
    着により微細に形成されるインナーリードと、金属フレ
    ームにより形成されるアウターリードとを備え、前記イ
    ンナーリードとアウターリードの信号用リードとが接合
    により電気的に接続され、前記アウターリードの接地お
    よび電源供給用リードが前記導体層に接続され、前記絶
    縁層には半導体素子の電極と前記導体層とをワイヤボン
    ディングするための複数の開口部が設けられていること
    を特徴とする多層リードフレーム。
  2. (2)前記インナーリードの先端部と絶縁層の開口部を
    経て露出する前記導体層に金または銀めっきを施したこ
    とを特徴とする請求項1記載の多層リードフレーム。
JP15215690A 1990-06-11 1990-06-11 多層リードフレーム Expired - Fee Related JPH0828456B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15215690A JPH0828456B2 (ja) 1990-06-11 1990-06-11 多層リードフレーム
US07/711,214 US5196725A (en) 1990-06-11 1991-06-06 High pin count and multi-layer wiring lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15215690A JPH0828456B2 (ja) 1990-06-11 1990-06-11 多層リードフレーム

Publications (2)

Publication Number Publication Date
JPH0443668A true JPH0443668A (ja) 1992-02-13
JPH0828456B2 JPH0828456B2 (ja) 1996-03-21

Family

ID=15534249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15215690A Expired - Fee Related JPH0828456B2 (ja) 1990-06-11 1990-06-11 多層リードフレーム

Country Status (1)

Country Link
JP (1) JPH0828456B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267404A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267404A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPH0828456B2 (ja) 1996-03-21

Similar Documents

Publication Publication Date Title
US8952551B2 (en) Semiconductor package and method for fabricating the same
US5196725A (en) High pin count and multi-layer wiring lead frame
US5293066A (en) Semiconductor device mounting structure including lead frame and lead plate
US20020135049A1 (en) Electronic package with surface-mountable device built therein
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
JPH06302653A (ja) 半導体装置
US9653421B2 (en) Semiconductor device
US5426319A (en) High-frequency semiconductor device including microstrip transmission line
GB2356737A (en) Ground Plane for a Semiconductor Chip
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
JPS5931042A (ja) 高周波高出力半導体装置
US6184567B1 (en) Film capacitor and semiconductor package or device carrying same
JPS61274333A (ja) 半導体装置
US5977617A (en) Semiconductor device having multilayer film carrier
JP2803656B2 (ja) 半導体装置
JP3912445B2 (ja) 半導体装置
JPH0443668A (ja) 多層リードフレーム
JP2518145B2 (ja) 放熱板付き多層リ―ドフレ―ム
JPH07112039B2 (ja) 多ピン多層配線リードフレーム
JPH0547836A (ja) 半導体装置の実装構造
JPH11163217A (ja) 半導体装置
JP4622181B2 (ja) 電子部品実装基板の製造方法
JP2001024140A (ja) リードフレーム及びその製造方法並びに半導体装置及びその製造方法
JPH08288340A (ja) 高密度半導体装置および該装置用集積回路チップ
JPH06338539A (ja) 半導体素子の接続方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees