JPH05267404A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05267404A
JPH05267404A JP4095795A JP9579592A JPH05267404A JP H05267404 A JPH05267404 A JP H05267404A JP 4095795 A JP4095795 A JP 4095795A JP 9579592 A JP9579592 A JP 9579592A JP H05267404 A JPH05267404 A JP H05267404A
Authority
JP
Japan
Prior art keywords
bonding
semiconductor chip
electrode pattern
electrically connected
bonding wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4095795A
Other languages
English (en)
Other versions
JP2755032B2 (ja
Inventor
Hiroki Fukui
広己 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4095795A priority Critical patent/JP2755032B2/ja
Publication of JPH05267404A publication Critical patent/JPH05267404A/ja
Application granted granted Critical
Publication of JP2755032B2 publication Critical patent/JP2755032B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ボンディングワイヤー同士のピッチを狭くし
ても、樹脂封止時に働く応力のために、ボンディングワ
イヤー同士が接触することを防止する。 【構成】 半導体チップ上のボンディングパッドと、外
部リードとを電気的に接続する半導体装置において、樹
脂テープ１０５上に形成した電極パターン１０２を用
い、電極パターン１０２の一方を外部リード１０１に電
気的に圧着し、他方を半導体チップ１０６上のボンディ
ングパッド１０４にボンディングワイヤー１０３により
電気的に接続する。これにより、ボンディングワイヤー
同士のピッチを狭くできると共に樹脂封止後のボンディ
ングワイヤー同士の接触を防ぐことができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップと外部リ
ードとを導電体にて電気的に接続する半導体装置に関す
る。
【０００２】
【従来の技術】従来、樹脂封止型半導体装置は図５に示
すように、半導体チップ５０６上の電極取出口としての
ボンディングパッド５０４と外部リード５０１とがＡｕ
細線のボンディングワイヤー５０３を介して電気的に接
続されていた。
【０００３】ボンディングワイヤー５０３と、Ａｕまた
はＡｌで形成されたボンディングパッド５０４とは、熱
及び超音波で圧着し電気的に接続しており、また同様
に、外部リード５０１とボンディングワイヤー５０３も
熱及び超音波にて圧着し電気的に接続した後、ボンディ
ングワイヤー５０３の残りの不要部を切断し、さらに別
の部位のボンディングパッド５０４と外部リード５０１
とをボンディングワイヤー５０３で電気的に接続し、こ
れを繰り返していた。
【０００４】必要とするすべてのボンディングパッド５
０４と外部リード５０１とをボンディングワイヤー５０
３で電気的に接続後、エポキシ等の樹脂で半導体チップ
５０６及びボンディングワイヤー５０４を覆い保護して
いた。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
において、外部リードは、外部リードとなる金属の不要
部をエッチング除去して作るため、外部リードのピッチ
を狭くできない。
【０００６】ボンディングパッド数の増加、またはボン
ディングパッドの大きさが小さくなる場合に、ボンディ
ングパッドと外部リードとの間隔を最小にするように外
部リードをレイアウトすることが不可能となっている。
そのためにボンディングパッドと外部リードとの間隔が
広くなり、ボンディングワイヤーも長くする必要があ
り、例えば、２ｍｍ以上の長さのボンディングワイヤー
も使われている。
【０００７】また、半導体チップ上のボンディングパッ
ド数の増加に伴ない、ボンディングパッドのピッチを狭
くする必要がでてきているが、ボンディングワイヤー同
士のピッチも狭くなり、樹脂封止時にはボンディングワ
イヤーに隣接するボンディングワイヤー方向に応力が働
くため、長いボンディングワイヤーの従来の半導体装置
では隣接するボンディングワイヤー同士が接触するとい
う問題点があった。
【０００８】本発明の目的は、樹脂封止時に働く応力に
よりボンディングワイヤー同士が接触することを防止し
た半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、半導体チップと外部リ
ードを導電体にて電気的に接続し、前記半導体チップと
外部リードを覆うように樹脂封止する半導体装置であっ
て、樹脂テープ上に形成した電極パターンを用い、該電
極パターンの一端を外部リードに電気的に圧着し、かつ
該電極パターンの他端と半導体チップの所定の領域とを
導電性のボンディングワイヤーにて電気的に接続したも
のである。
【００１０】
【作用】半導体チップの電極取出口としてのボンディン
グパッドと外部リードとの間に電気的に配線するボンデ
ィングワイヤーを電極パターンとして樹脂テープ上に形
成することにより、隣接するボンディングワイヤー同士
の接触を阻止する。
【００１１】
【実施例】次に、本発明を図面を参照して説明する。
【００１２】（実施例１）図１は、本発明の実施例１を
示す平面図である。図２は、本発明の実施例１を示す断
面図である。
【００１３】図において、外部リード１０１上に半導体
チップ１０６をＡｕ・ＳｉまたはＡｇペースト材を使用
してマウントする工程までは従来と同一である。
【００１４】本発明では、電極パターン１０２を形成し
てある樹脂テープ１０５を半導体チップ１０６と外部リ
ード１０１とを覆うように形成する。
【００１５】樹脂テープの平面図を図３、断面図を図４
に示す。樹脂テープ１０５は厚さ１０μｍで形成されて
おり、樹脂テープ１０５上に電極パターン１０２が厚さ
１．０μｍで形成されている。
【００１６】電極パターン１０２は樹脂テープ１０５の
スルーホール１０８を介して樹脂テープ１０５の裏面ま
で延長されている。また、電極パターン１０２のレイア
ウトは、外部リード１０１とボンディングパッド１０４
のレイアウトに適合するように配置されている。
【００１７】外部リード１０１と電極パターン１０２と
は、電気スパークによる溶着または半田等で電気的に接
着される。
【００１８】また、電極パターン１０２とボンディング
パッド１０４とは、ボンディング技術による熱圧着また
は超音波で電気的に接続される。
【００１９】この場合、樹脂テープ１０５と半導体チッ
プ１０６とは、特に接着する必要は無い。
【００２０】次に樹脂封止を行ない、外部リードについ
ては切断及び曲げを行なう。
【００２１】（実施例２）図６は、本発明の実施例２を
示す断面図である。
【００２２】本実施例は、緩衝用ボール１０７を用いる
点で実施例１と異なる。すなわち、樹脂テープ１０５上
の電極パターン１０２にボンディングワイヤー１０３を
ボンディングする際に、電極パターン１０２及び樹脂テ
ープ１０５を介して半導体チップ１０６へ働く応力を緩
衝用ボール１０７により緩和させ、これにより、半導体
チップ１０６のクラックを防止できるという利点があ
る。
【００２３】
【発明の効果】以上説明したように本発明は、樹脂テー
プ上に形成した電極パターンと外部リードとを電気的に
圧着し、かつ前記電極パターンと半導体チップの所定領
域とを導電性のボンディングワイヤーにて電気的に接続
する構造としたことにより、ボンディングワイヤーの長
さを短くすることが可能となり、ボンディングワイヤー
同士のピッチを狭くしても樹脂封止時に働く隣接ボンデ
ィングワイヤー方向への応力によるボンディングワイヤ
ー同士の接触を防止することができる。
【００２４】また、樹脂テープ上の電極パターンは、厚
さ１．０μｍのＡｕ箔またはＣｕ箔をエッチング除去し
てつくるため、電極パターンのピッチは３．０μｍまで
狭くすることが可能であり、半導体装置の半導体チップ
以外の平面的な面積を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の実施例１を示す平面図である。
【図２】図１のＩＩ−ＩＩ線断面図である。
【図３】図１の樹脂テープを示す詳細図である。
【図４】図３のＩＶ−ＩＶ線断面図である。
【図５】従来例を示す平面図である。
【図６】本発明の実施例２を示す断面図である。
【符号の説明】
１０１ 外部リード １０２ 電極パターン １０３ ボンディングワイヤー １０４ ボンディングパッド １０５ 樹脂テープ １０６ 半導体チップ １０７ 緩衝用ボール １０８ スルーホール

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと外部リードを導電体にて
    電気的に接続し、前記半導体チップと外部リードを覆う
    ように樹脂封止する半導体装置であって、 樹脂テープ上に形成した電極パターンを用い、該電極パ
    ターンの一端を外部リードに電気的に圧着し、かつ該電
    極パターンの他端と半導体チップの所定の領域とを導電
    性のボンディングワイヤーにて電気的に接続したことを
    特徴とする半導体装置。
JP4095795A 1992-03-23 1992-03-23 半導体装置 Expired - Fee Related JP2755032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4095795A JP2755032B2 (ja) 1992-03-23 1992-03-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4095795A JP2755032B2 (ja) 1992-03-23 1992-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JPH05267404A true JPH05267404A (ja) 1993-10-15
JP2755032B2 JP2755032B2 (ja) 1998-05-20

Family

ID=14147383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4095795A Expired - Fee Related JP2755032B2 (ja) 1992-03-23 1992-03-23 半導体装置

Country Status (1)

Country Link
JP (1) JP2755032B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03169032A (ja) * 1989-11-28 1991-07-22 Nec Kyushu Ltd 半導体装置
JPH0443668A (ja) * 1990-06-11 1992-02-13 Hitachi Cable Ltd 多層リードフレーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03169032A (ja) * 1989-11-28 1991-07-22 Nec Kyushu Ltd 半導体装置
JPH0443668A (ja) * 1990-06-11 1992-02-13 Hitachi Cable Ltd 多層リードフレーム

Also Published As

Publication number Publication date
JP2755032B2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
KR100209993B1 (ko) 필름 캐리어 반도체 장치
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US5708304A (en) Semiconductor device
JPH06302653A (ja) 半導体装置
JPH06105721B2 (ja) 半導体装置
WO1998018161A1 (en) Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JP2803656B2 (ja) 半導体装置
JPH10335366A (ja) 半導体装置
JP2755032B2 (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH11176849A (ja) 半導体装置の製造方法
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JP2990120B2 (ja) 半導体装置
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
KR950003904B1 (ko) 반도체 패키지
JP2785441B2 (ja) 半導体装置とその製造方法
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JPH06338539A (ja) 半導体素子の接続方法
JP3859045B2 (ja) 半導体チップの実装構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees