JPH05206364A - 複合リードフレーム - Google Patents
複合リードフレームInfo
- Publication number
- JPH05206364A JPH05206364A JP1188492A JP1188492A JPH05206364A JP H05206364 A JPH05206364 A JP H05206364A JP 1188492 A JP1188492 A JP 1188492A JP 1188492 A JP1188492 A JP 1188492A JP H05206364 A JPH05206364 A JP H05206364A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- signal
- power supply
- lead
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】リードの微細配線化を図るとともに、高速伝
送、及び高周波数信号の伝送特性が向上した、４００ピ
ン以上の多ピン多層リードフレームとして好適な複合リ
ードフレームを提供する。 【構成】接地導体層１と、該接地導体層上に積層された
接着層２および絶縁層３と、該絶縁層３上に形成された
信号層４と、該信号層４上に接着層５および絶縁層６を
介して積層された電源供給用導体層７と、電源供給用リ
ード部８１、信号用リード部８２および接地用リード部
８３を構成する複数のアウターリード８が内側に向かっ
て凸設された金属フレーム９とを備える３層構造の複合
リードフレーム。
送、及び高周波数信号の伝送特性が向上した、４００ピ
ン以上の多ピン多層リードフレームとして好適な複合リ
ードフレームを提供する。 【構成】接地導体層１と、該接地導体層上に積層された
接着層２および絶縁層３と、該絶縁層３上に形成された
信号層４と、該信号層４上に接着層５および絶縁層６を
介して積層された電源供給用導体層７と、電源供給用リ
ード部８１、信号用リード部８２および接地用リード部
８３を構成する複数のアウターリード８が内側に向かっ
て凸設された金属フレーム９とを備える３層構造の複合
リードフレーム。
Description
【０００１】
【産業上の利用分野】本発明は、複合リードフレームに
関し、特に、リードの微細配線化を図るとともに、高速
伝送、及び高周波数信号の伝送特性が向上した、４００
ピン以上の多ピン多層リードフレームとして好適な複合
リードフレームに関する。
関し、特に、リードの微細配線化を図るとともに、高速
伝送、及び高周波数信号の伝送特性が向上した、４００
ピン以上の多ピン多層リードフレームとして好適な複合
リードフレームに関する。
【０００２】
【従来の技術】従来、半導体装置用のリードフレーム
は、半導体パッケージを小型化するため、平板上の金属
製の一層のリードフレームから構成されている。このよ
うな一層のリードフレームは、形状が簡単であり、Ｉ／
Ｏの少ない２００ピン級のＬＳＩに対しては有効であ
る。
は、半導体パッケージを小型化するため、平板上の金属
製の一層のリードフレームから構成されている。このよ
うな一層のリードフレームは、形状が簡単であり、Ｉ／
Ｏの少ない２００ピン級のＬＳＩに対しては有効であ
る。
【０００３】近年、半導体素子（ＬＳＩ）の集積度の向
上により、Ｉ／Ｏの多い４００ピン級で、しかも小型化
と高速伝送化がリードフレームに対して要求されてい
る。しかし、前記の一層のリードフレームは、形状が簡
単であるが、リードフレームと半導体素子（ＬＳＩ）の
電源、並びに接地用の端子と信号用の端子とが、同一平
面上に互いに近接して配置されているため、高速伝送を
行うために高い周波数の信号を伝送する場合に、相互の
端子間で電磁的な干渉（クロストーク）が発生し、良好
な伝送特性が得られないという問題があった。また、誘
導電流を適当に除去できる接地層もないため、静電容量
が大きくなり、これも伝送特性を低下させる原因となっ
ていた。この問題を解消するため、近年では、例えば、
リードフレームに絶縁層を介して接地板および電源供給
板をサンドウィチ状に設けて、半導体素子（ＬＳＩ）の
接地端子および電源端子を接地板および電源供給板にそ
れぞれボンディング接続した２層配線構造のリードフレ
ームも提案されている。
上により、Ｉ／Ｏの多い４００ピン級で、しかも小型化
と高速伝送化がリードフレームに対して要求されてい
る。しかし、前記の一層のリードフレームは、形状が簡
単であるが、リードフレームと半導体素子（ＬＳＩ）の
電源、並びに接地用の端子と信号用の端子とが、同一平
面上に互いに近接して配置されているため、高速伝送を
行うために高い周波数の信号を伝送する場合に、相互の
端子間で電磁的な干渉（クロストーク）が発生し、良好
な伝送特性が得られないという問題があった。また、誘
導電流を適当に除去できる接地層もないため、静電容量
が大きくなり、これも伝送特性を低下させる原因となっ
ていた。この問題を解消するため、近年では、例えば、
リードフレームに絶縁層を介して接地板および電源供給
板をサンドウィチ状に設けて、半導体素子（ＬＳＩ）の
接地端子および電源端子を接地板および電源供給板にそ
れぞれボンディング接続した２層配線構造のリードフレ
ームも提案されている。
【０００４】
【発明が解決しようとする課題】しかし、Ｉ／Ｏの多い
６００ピン級のリードフレームでは、多ピン化によるパ
ッケージサイズの増大は、リードフレームの配線長さの
増大を招き、リードフレーム内の配線のインダクタンス
（Ｌ）、容量（Ｃ）および抵抗（Ｒ）が増加し、信号伝
送の遅れ、ノイズの誘発の原因となる。また、高集積化
された半導体素子（ＬＳＩ）では、高速伝送を行うと、
同時切替え本数が増加し、同時切替えノイズの増加を招
くことになる。さらに高い周波数の信号を伝送する場
合、インダクタンス（Ｌ）、容量（Ｃ）および抵抗
（Ｒ）による影響が大となる。そこで、多層リードフレ
ーム内の電気配線にも特別の工夫が必要となる。最も重
要な点は、ＣＭＯＳでは、スイッチング時にゲート容量
に充放電がなされ、立上りおよび立下がりの早い電流が
流れる。そのため、Ｉ／Ｏの多い６００ピン級のリード
フレーム内においては、同時切替え時の立上り、立下が
り電流の集合する電源部および接地部のインダクタンス
（Ｌ）によって電圧の揺らぎが生じ、この揺らぎは静止
回路の誤動作の原因となる。
６００ピン級のリードフレームでは、多ピン化によるパ
ッケージサイズの増大は、リードフレームの配線長さの
増大を招き、リードフレーム内の配線のインダクタンス
（Ｌ）、容量（Ｃ）および抵抗（Ｒ）が増加し、信号伝
送の遅れ、ノイズの誘発の原因となる。また、高集積化
された半導体素子（ＬＳＩ）では、高速伝送を行うと、
同時切替え本数が増加し、同時切替えノイズの増加を招
くことになる。さらに高い周波数の信号を伝送する場
合、インダクタンス（Ｌ）、容量（Ｃ）および抵抗
（Ｒ）による影響が大となる。そこで、多層リードフレ
ーム内の電気配線にも特別の工夫が必要となる。最も重
要な点は、ＣＭＯＳでは、スイッチング時にゲート容量
に充放電がなされ、立上りおよび立下がりの早い電流が
流れる。そのため、Ｉ／Ｏの多い６００ピン級のリード
フレーム内においては、同時切替え時の立上り、立下が
り電流の集合する電源部および接地部のインダクタンス
（Ｌ）によって電圧の揺らぎが生じ、この揺らぎは静止
回路の誤動作の原因となる。
【０００５】そこで、本発明の目的は、上記問題を解決
し、リードの微細配線化を図るとともに、高速伝送、及
び高周波数信号の伝送特性が向上した、４００ピン以上
の多ピン多層リードフレームとして好適な複合リードフ
レームを提供することにある。
し、リードの微細配線化を図るとともに、高速伝送、及
び高周波数信号の伝送特性が向上した、４００ピン以上
の多ピン多層リードフレームとして好適な複合リードフ
レームを提供することにある。
【０００６】
【課題を解決するための手段】前記課題を解決するた
め、本発明は、接地導体層と、該接地導体層上に積層さ
れた接着層および絶縁層と、該絶縁層上に形成された信
号層と、該信号層上に接着層および絶縁層を介して積層
された電源供給用導体層と、電源供給用リード部、信号
用リード部および接地用リード部を構成する複数のアウ
ターリードが内側に向かって凸設された金属フレームと
を備え、前記電源供給用導体層とアウターリードの電源
供給用リード部とが接合により電気的に接続され、前記
信号層がアウターリードの信号リード部と接続され、前
記接地導体層がアウターリードの接地用リードと接続さ
れ、接地導体層上に設けられる半導体素子の各電極と、
前記接地導体層、信号層および電源供給用導体層とがワ
イヤボンディングで接続される複合リードフレームを提
供するものである。
め、本発明は、接地導体層と、該接地導体層上に積層さ
れた接着層および絶縁層と、該絶縁層上に形成された信
号層と、該信号層上に接着層および絶縁層を介して積層
された電源供給用導体層と、電源供給用リード部、信号
用リード部および接地用リード部を構成する複数のアウ
ターリードが内側に向かって凸設された金属フレームと
を備え、前記電源供給用導体層とアウターリードの電源
供給用リード部とが接合により電気的に接続され、前記
信号層がアウターリードの信号リード部と接続され、前
記接地導体層がアウターリードの接地用リードと接続さ
れ、接地導体層上に設けられる半導体素子の各電極と、
前記接地導体層、信号層および電源供給用導体層とがワ
イヤボンディングで接続される複合リードフレームを提
供するものである。
【０００７】また、本発明は前記複合フレームの第１の
実施態様として、前記電源供給用導体層が、供給用導体
層の側端に凸設され、アウターリードの電源供給用リー
ド部の先端と接合により電気的に接続される電源アウタ
ーリード部を有し、前記電源供給用導体層の側端に穿設
された開口部に露出された信号層によって形成された信
号アウターリード部を有し、該信号アウターリード部に
おいて、アウターリードの信号用リード部と信号層とが
接続され、前記電源供給用導体層と信号層との重層側端
に穿設された開口部に露出された接地層によって形成さ
れた接地アウターリード部を有し、該接地アウターリー
ド部において、アウターリードの接地用リード部と接地
層とが接続される複合リードフレームを提供するもので
ある。
実施態様として、前記電源供給用導体層が、供給用導体
層の側端に凸設され、アウターリードの電源供給用リー
ド部の先端と接合により電気的に接続される電源アウタ
ーリード部を有し、前記電源供給用導体層の側端に穿設
された開口部に露出された信号層によって形成された信
号アウターリード部を有し、該信号アウターリード部に
おいて、アウターリードの信号用リード部と信号層とが
接続され、前記電源供給用導体層と信号層との重層側端
に穿設された開口部に露出された接地層によって形成さ
れた接地アウターリード部を有し、該接地アウターリー
ド部において、アウターリードの接地用リード部と接地
層とが接続される複合リードフレームを提供するもので
ある。
【０００８】さらに本発明は、前記複合フレームの第２
の実施態様として、前記金属フレームのアウターリード
において、電源供給用リード部が、信号リード部および
接地用リード部よりも長く形成され、該電源供給用リー
ド部の先端が電源供給用導体層と接合により電気的に接
続され、前記電源供給用導体層の側端に穿設された開口
部に露出された信号層によって形成された信号アウター
リード部を有し、該信号アウターリード部において、ア
ウターリードの信号用リード部と信号層とが接続され、
前記電源供給用導体層と信号層との重層側端に穿設され
た開口部に露出された接地層によって形成された接地ア
ウターリード部を有し、該接地アウターリード部におい
て、アウターリードの接地用リード部と接地層とが接続
される複合フレームを提供するものである。
の実施態様として、前記金属フレームのアウターリード
において、電源供給用リード部が、信号リード部および
接地用リード部よりも長く形成され、該電源供給用リー
ド部の先端が電源供給用導体層と接合により電気的に接
続され、前記電源供給用導体層の側端に穿設された開口
部に露出された信号層によって形成された信号アウター
リード部を有し、該信号アウターリード部において、ア
ウターリードの信号用リード部と信号層とが接続され、
前記電源供給用導体層と信号層との重層側端に穿設され
た開口部に露出された接地層によって形成された接地ア
ウターリード部を有し、該接地アウターリード部におい
て、アウターリードの接地用リード部と接地層とが接続
される複合フレームを提供するものである。
【０００９】また、前記電源供給用導体層と、金属フレ
ームのアウターリードと接続するために露出している信
号層の露出部分と、接地導体層および信号層の先端部
と、接地導体層のデバイスホールとに、金または銀めっ
きを施すと、好ましい。
ームのアウターリードと接続するために露出している信
号層の露出部分と、接地導体層および信号層の先端部
と、接地導体層のデバイスホールとに、金または銀めっ
きを施すと、好ましい。
【００１０】以下、本発明の複合リードフレームについ
て、図１に概略を示す第１の実施態様、および図４に概
略を示す第２の実施態様に基づいて詳細に説明する。な
お、図面は、説明のために一部を省略したり、簡略化し
てある。
て、図１に概略を示す第１の実施態様、および図４に概
略を示す第２の実施態様に基づいて詳細に説明する。な
お、図面は、説明のために一部を省略したり、簡略化し
てある。
【００１１】図１〜図３に示す本発明の第１の実施態様
において、複合リードフレームは、基本的に、接地導体
層１と、該接地導体層１上に積層された接着層２および
絶縁層３と、該絶縁層３上に形成された信号層４と、該
信号層４上に接着層５および絶縁層６を介して積層され
た電源供給用導体層７と、内側に向かって凸設されたア
ウターリード８を有する金属フレーム９とから構成され
る。
において、複合リードフレームは、基本的に、接地導体
層１と、該接地導体層１上に積層された接着層２および
絶縁層３と、該絶縁層３上に形成された信号層４と、該
信号層４上に接着層５および絶縁層６を介して積層され
た電源供給用導体層７と、内側に向かって凸設されたア
ウターリード８を有する金属フレーム９とから構成され
る。
【００１２】金属フレーム９の内側に複数設けられるア
ウターリード８は、電源供給用導体層７、信号層４およ
び接地導体層１と、それぞれ接続される電源供給用リー
ド部８1 、信号用リード部８2 および接地用リード部８
3 を構成する。
ウターリード８は、電源供給用導体層７、信号層４およ
び接地導体層１と、それぞれ接続される電源供給用リー
ド部８1 、信号用リード部８2 および接地用リード部８
3 を構成する。
【００１３】信号層４は、絶縁層３上に、例えば、エッ
チングもしくは蒸着によって形成される。また、この信
号層４の側端部には、電源供給用導体層７の側端に穿設
された開口部１０に露出された信号層によって形成され
る短冊状の信号アウターリード部１１が形設されてい
る。信号アウターリード部１１は、前記アウターリード
８の信号用リード８2 と直接接続される。この信号アウ
ターリード部１１と、アウターリード８の信号用リード
８2 との接続は、まず、信号アウターリード１１に半田
めっきによりバンプを形成し、このバンプに信号リード
部８2 の先端を当接し、加熱圧着して行うことができ
る。
チングもしくは蒸着によって形成される。また、この信
号層４の側端部には、電源供給用導体層７の側端に穿設
された開口部１０に露出された信号層によって形成され
る短冊状の信号アウターリード部１１が形設されてい
る。信号アウターリード部１１は、前記アウターリード
８の信号用リード８2 と直接接続される。この信号アウ
ターリード部１１と、アウターリード８の信号用リード
８2 との接続は、まず、信号アウターリード１１に半田
めっきによりバンプを形成し、このバンプに信号リード
部８2 の先端を当接し、加熱圧着して行うことができ
る。
【００１４】電源供給用導体層７は、その側端に凸設さ
れた電源アウターリード１２を有し、該電源アウターリ
ード１２は、前記アウターリード８の電源供給用リード
部８ 1 の先端と接合により電気的に接続される。このア
ウターリード８の電源供給用リード部８1 と、電源供給
用導体層７の電源アウターリード１２との電気的接続
は、電源供給用リード部８1 の先端に半田めっきを施し
た後、電源供給用リード部８1 の先端と電源アウターリ
ード１２とを適正な位置に重ね合わせ、圧着しながら、
赤外線ビーム加熱法により加熱して行うことができる。
れた電源アウターリード１２を有し、該電源アウターリ
ード１２は、前記アウターリード８の電源供給用リード
部８ 1 の先端と接合により電気的に接続される。このア
ウターリード８の電源供給用リード部８1 と、電源供給
用導体層７の電源アウターリード１２との電気的接続
は、電源供給用リード部８1 の先端に半田めっきを施し
た後、電源供給用リード部８1 の先端と電源アウターリ
ード１２とを適正な位置に重ね合わせ、圧着しながら、
赤外線ビーム加熱法により加熱して行うことができる。
【００１５】また、接地導体層１は、前記電源供給用導
体層７と信号層４とが重ね合わされた重層側端に穿設さ
れた開口部１３に露出された接地導体層１によって形成
される短冊状の接地アウターリード部１４を有し、この
接地アウターリード部１４は、前記アウターリード８の
接地用リード部８3 と接続される。この接地アウターリ
ード部１４と、アウターリード８の接地用リード部８3
との接続は、まず、接地アウターリード１４に半田めっ
きによりバンプを形成し、このバンプに接地用リード部
８3 の先端を当接し、加熱圧着して行うことができる。
体層７と信号層４とが重ね合わされた重層側端に穿設さ
れた開口部１３に露出された接地導体層１によって形成
される短冊状の接地アウターリード部１４を有し、この
接地アウターリード部１４は、前記アウターリード８の
接地用リード部８3 と接続される。この接地アウターリ
ード部１４と、アウターリード８の接地用リード部８3
との接続は、まず、接地アウターリード１４に半田めっ
きによりバンプを形成し、このバンプに接地用リード部
８3 の先端を当接し、加熱圧着して行うことができる。
【００１６】この複合リードフレームにおいて、絶縁層
３および絶縁層６は、例えば、ポリイミドからなる絶縁
フィルムで形成される。また、接着層２および接着層５
は、例えば、ポリイミドまたはポリイミド変性型の接着
剤からなるものである。さらに、接地導体層１、信号層
４および電源供給用導体層７は、例えば、銅からなるも
のであり、通常、銅箔で形成される。
３および絶縁層６は、例えば、ポリイミドからなる絶縁
フィルムで形成される。また、接着層２および接着層５
は、例えば、ポリイミドまたはポリイミド変性型の接着
剤からなるものである。さらに、接地導体層１、信号層
４および電源供給用導体層７は、例えば、銅からなるも
のであり、通常、銅箔で形成される。
【００１７】また、この複合リードフレームにおいて、
前記電源供給用導体層７の上面１５と、金属フレーム９
のアウターリード８と接続するために形成された、信号
層４の信号アウターリード１１と、電源供給用導体層７
の開口部を経て露出される接地導体層１および信号層４
の露出部１６、１７とに、金または銀めっきを施してお
くと、金属フレーム９の各アウターリード部８と、これ
らに対応する電源供給用導体層７、信号層４および接地
層１との接続が、前記金または銀メッキを利用して容易
に行える点で、好ましい。この金または銀めっきは、Ｎ
ｉ等の下地めっきの上に施すとよい。
前記電源供給用導体層７の上面１５と、金属フレーム９
のアウターリード８と接続するために形成された、信号
層４の信号アウターリード１１と、電源供給用導体層７
の開口部を経て露出される接地導体層１および信号層４
の露出部１６、１７とに、金または銀めっきを施してお
くと、金属フレーム９の各アウターリード部８と、これ
らに対応する電源供給用導体層７、信号層４および接地
層１との接続が、前記金または銀メッキを利用して容易
に行える点で、好ましい。この金または銀めっきは、Ｎ
ｉ等の下地めっきの上に施すとよい。
【００１８】以上の複合リードフレームは、接地導体層
１上に半導体素子１８を搭載し、半導体素子１８の有す
る各電極と、前記接地導体層１、信号層４および電源供
給用導体層７とを、それぞれボンディングワイヤ１
９1 、１９4 および１９7 でボンディング接続され、最
後にエポキシ樹脂等で樹脂封止して半導体装置を作成す
ることができる。
１上に半導体素子１８を搭載し、半導体素子１８の有す
る各電極と、前記接地導体層１、信号層４および電源供
給用導体層７とを、それぞれボンディングワイヤ１
９1 、１９4 および１９7 でボンディング接続され、最
後にエポキシ樹脂等で樹脂封止して半導体装置を作成す
ることができる。
【００１９】また、本発明の第２の実施態様を示す図４
〜６において、図１〜３と同じ符号を付した箇所は同一
の箇所を示す。この第２の実施態様の複合リードフレー
ムは、前記第１の実施態様と同様に、基本的に、接地導
体層１と、該接地導体層１上に積層された接着層２およ
び絶縁層３と、該絶縁層３上に形成された信号層４と、
該信号層４上に接着層５および絶縁層６を介して積層さ
れた電源供給用導体層７と、内側に向かって凸設された
アウターリード８を有する金属フレーム９とから構成さ
れる。そして、この第２の実施態様の複合リードフレー
ムは、アウターリード８の電源供給用リード部８1 ’
が、他の信号用リード部８2 および接地用リード部８3
よりも長く形成され、電源アウターリードを有しない電
源供給用導体層７に直接接続されている以外は、信号用
リード部８2 および接地用リード部８3 、信号アウター
リード部１１、接地アウターリード部１４等は、ほぼ前
記第１の実施態様の複合リードフレームと同様である。
〜６において、図１〜３と同じ符号を付した箇所は同一
の箇所を示す。この第２の実施態様の複合リードフレー
ムは、前記第１の実施態様と同様に、基本的に、接地導
体層１と、該接地導体層１上に積層された接着層２およ
び絶縁層３と、該絶縁層３上に形成された信号層４と、
該信号層４上に接着層５および絶縁層６を介して積層さ
れた電源供給用導体層７と、内側に向かって凸設された
アウターリード８を有する金属フレーム９とから構成さ
れる。そして、この第２の実施態様の複合リードフレー
ムは、アウターリード８の電源供給用リード部８1 ’
が、他の信号用リード部８2 および接地用リード部８3
よりも長く形成され、電源アウターリードを有しない電
源供給用導体層７に直接接続されている以外は、信号用
リード部８2 および接地用リード部８3 、信号アウター
リード部１１、接地アウターリード部１４等は、ほぼ前
記第１の実施態様の複合リードフレームと同様である。
【００２０】この複合リードフレームにおいて、前記の
とおり、アウターリード８の電源供給用リード部８1 ’
が、他の信号用リード部８2 および接地用リード部８3
よりも長く形成され、電源アウターリードを有しない電
源供給用導体層７に直接接続されている。
とおり、アウターリード８の電源供給用リード部８1 ’
が、他の信号用リード部８2 および接地用リード部８3
よりも長く形成され、電源アウターリードを有しない電
源供給用導体層７に直接接続されている。
【００２１】本発明の複合リードフレームにおいて、金
属フレーム９およびアウターリード８の材質は、この種
の部材に使用されるものであればいずれのものでもよ
く、特に制限されない。例えば、Ｆｅ−４２％Ｎｉ合
金、銅、あるいは銅合金でよい。
属フレーム９およびアウターリード８の材質は、この種
の部材に使用されるものであればいずれのものでもよ
く、特に制限されない。例えば、Ｆｅ−４２％Ｎｉ合
金、銅、あるいは銅合金でよい。
【００２２】また、電源供給用導体層および接地導体層
の材質も、特に制限されず、例えば、Ｆｅ−４２％Ｎｉ
合金、銅、あるいは銅合金でよい。
の材質も、特に制限されず、例えば、Ｆｅ−４２％Ｎｉ
合金、銅、あるいは銅合金でよい。
【００２３】さらに、前記第１の実施態様および第２の
実施態様においては、デバイスホールは、ポリイミド等
からなる絶縁層を有しない場合を示したが、本発明の複
合リードフレームにおいては、この実施態様に限定され
ず、デバイスホール直下および近傍にポリイミド等から
なる絶縁層を有していてもよい。
実施態様においては、デバイスホールは、ポリイミド等
からなる絶縁層を有しない場合を示したが、本発明の複
合リードフレームにおいては、この実施態様に限定され
ず、デバイスホール直下および近傍にポリイミド等から
なる絶縁層を有していてもよい。
【００２４】
【実施例】以下、本発明の実施例を挙げ、本発明をより
詳細に説明する。
詳細に説明する。
【００２５】（実施例）まず、厚さ０．０７ｍｍのＦｅ
−４２％Ｎｉ合金板を用いて、図１〜３に示すようなア
ウターリードを有する金属フレームを作製した。ここ
で、アウターリードの先端におけるピッチは、０．１４
ｍｍとした。また、厚さ０．１０ｍｍのＦｅ−４２％Ｎ
ｉ合金板に、ポリイミドを厚さ０．０５ｍｍにキャステ
ィングして絶縁層を形成し、さらに、その上にポリイミ
ド系接着剤を厚さ０．０２ｍｍに塗布して接着層を形成
した後、図１に示すように、側部に短冊状に突出した電
源アウターリードを有するように、金型で打抜き加工し
て電源供給用導体層用部材を作製した。次に、厚さ０．
０２ｍｍの銅箔にポリイミドを厚さ０．０５ｍｍにキャ
スティングして絶縁層を形成し、さらにその上に厚さ
０．０２ｍｍのポリイミド系接着剤を塗布して接着剤層
を形成した後、図１に示すように、側部に接地導体層が
短冊状に露出してアウターリードが接続される接地リー
ドが形成される開口部、ならびにデバイスボールを中央
に形成するように金型で打抜き加工して信号層用部材を
作製した。
−４２％Ｎｉ合金板を用いて、図１〜３に示すようなア
ウターリードを有する金属フレームを作製した。ここ
で、アウターリードの先端におけるピッチは、０．１４
ｍｍとした。また、厚さ０．１０ｍｍのＦｅ−４２％Ｎ
ｉ合金板に、ポリイミドを厚さ０．０５ｍｍにキャステ
ィングして絶縁層を形成し、さらに、その上にポリイミ
ド系接着剤を厚さ０．０２ｍｍに塗布して接着層を形成
した後、図１に示すように、側部に短冊状に突出した電
源アウターリードを有するように、金型で打抜き加工し
て電源供給用導体層用部材を作製した。次に、厚さ０．
０２ｍｍの銅箔にポリイミドを厚さ０．０５ｍｍにキャ
スティングして絶縁層を形成し、さらにその上に厚さ
０．０２ｍｍのポリイミド系接着剤を塗布して接着剤層
を形成した後、図１に示すように、側部に接地導体層が
短冊状に露出してアウターリードが接続される接地リー
ドが形成される開口部、ならびにデバイスボールを中央
に形成するように金型で打抜き加工して信号層用部材を
作製した。
【００２６】次に、得られた信号層用部材を、厚さ０．
１０ｍｍのＦｅ−４２％Ｎｉ合金板に、信号層用部材の
接着層を重ね合わせ、ロールラミネータを用いて、温度
１５０℃で貼り合わせた。その後、信号層用部材の銅箔
表面に、ホトレジスト、パターンニングおよびエッチン
グによって、微細配線信号層を形成した。ここで、得ら
れた微細配線信号層の先端のインナーリードピッチは
０．０１ｍｍであった。次いで、電源供給用導体層用部
材を、微細配線信号層の接着層を重ね合わせて、真空プ
レスによって温度１５０℃で貼り合わせた。さらに、電
源供給用導体層に短冊状に形成された電源リード部の表
面も含めて電源供給用導体層の上面、アウターリードと
電気的に接続するために露出している信号層の信号リー
ド部、ならびに接地導体層および微細配線信号層の先端
（インナーリード）と接地導体層のデバイスホールの表
面に、厚さ０．５μｍのＮｉめっきを施した後、そのＮ
ｉめっきの上に厚さ０．５μｍのＡｕめっきを施して３
層配線基盤を作製した。
１０ｍｍのＦｅ−４２％Ｎｉ合金板に、信号層用部材の
接着層を重ね合わせ、ロールラミネータを用いて、温度
１５０℃で貼り合わせた。その後、信号層用部材の銅箔
表面に、ホトレジスト、パターンニングおよびエッチン
グによって、微細配線信号層を形成した。ここで、得ら
れた微細配線信号層の先端のインナーリードピッチは
０．０１ｍｍであった。次いで、電源供給用導体層用部
材を、微細配線信号層の接着層を重ね合わせて、真空プ
レスによって温度１５０℃で貼り合わせた。さらに、電
源供給用導体層に短冊状に形成された電源リード部の表
面も含めて電源供給用導体層の上面、アウターリードと
電気的に接続するために露出している信号層の信号リー
ド部、ならびに接地導体層および微細配線信号層の先端
（インナーリード）と接地導体層のデバイスホールの表
面に、厚さ０．５μｍのＮｉめっきを施した後、そのＮ
ｉめっきの上に厚さ０．５μｍのＡｕめっきを施して３
層配線基盤を作製した。
【００２７】次に、金属フレームのアウターリードに、
厚さ７．０μｍの純Ｓｎめっきを施した。このアウター
リードの先端を、前記の３層配線基盤の電源供給用導体
層、微細配線信号層、および接地導体層の各層のリー
ド、すなわち、接地リード、信号リード、電源リード
に、位置合わせ後、ギャングボンディング装置を用い
て、加熱圧着して接続した。
厚さ７．０μｍの純Ｓｎめっきを施した。このアウター
リードの先端を、前記の３層配線基盤の電源供給用導体
層、微細配線信号層、および接地導体層の各層のリー
ド、すなわち、接地リード、信号リード、電源リード
に、位置合わせ後、ギャングボンディング装置を用い
て、加熱圧着して接続した。
【００２８】一方、一辺が１１．５ｍｍ角の６００ピン
用ＣＭＯＳ半導体を、接地導体層のデバイスホールの中
央に接着して搭載し、このＣＭＯＳ半導体の信号端子を
信号層の先端インナーリードに直径２５μｍのＡｕ製ボ
ンディングワイヤでボンディング接続し、同様に、ＣＭ
ＯＳ半導体の電源供給用端子と電源供給層とをボンディ
ング接続し、また、ＣＭＯＳ半導体の接地導体用端子と
接地導体層とをボンディング接続した。その後、樹脂封
止して６００ピンのＱＦＰタイプの半導体装置を作製し
た。
用ＣＭＯＳ半導体を、接地導体層のデバイスホールの中
央に接着して搭載し、このＣＭＯＳ半導体の信号端子を
信号層の先端インナーリードに直径２５μｍのＡｕ製ボ
ンディングワイヤでボンディング接続し、同様に、ＣＭ
ＯＳ半導体の電源供給用端子と電源供給層とをボンディ
ング接続し、また、ＣＭＯＳ半導体の接地導体用端子と
接地導体層とをボンディング接続した。その後、樹脂封
止して６００ピンのＱＦＰタイプの半導体装置を作製し
た。
【００２９】比較のため、従来の２層配線（信号層、電
源供給用導体層および接地導体層）の６００ピン多層フ
レームを用いて、上記と同様にして半導体装置を作製し
た。この２層配線の多層フレームは、本発明の複合リー
ドフレームにおける電源供給用導体層が独立して設けら
れていない構造であり、接地層が電源供給用導体層を兼
ねたものとなっている。
源供給用導体層および接地導体層）の６００ピン多層フ
レームを用いて、上記と同様にして半導体装置を作製し
た。この２層配線の多層フレームは、本発明の複合リー
ドフレームにおける電源供給用導体層が独立して設けら
れていない構造であり、接地層が電源供給用導体層を兼
ねたものとなっている。
【００３０】次に、以上のようにして得られた半導体装
置について、ボンディングワイヤの長さと配線リード長
さを含めて下記式（１）にしたがってインダクタンス
（Ｌｓ）を計算し、さらに下記の方法にしたがって、ノ
イズ量を測定した。結果を表１に示す。
置について、ボンディングワイヤの長さと配線リード長
さを含めて下記式（１）にしたがってインダクタンス
（Ｌｓ）を計算し、さらに下記の方法にしたがって、ノ
イズ量を測定した。結果を表１に示す。
【００３１】 Ｌ＝（μr ・εr ）1/2 Ｚ0 ／Ｃ0 ＝２．１ｎ｛６Ｈ／（０．８Ｗ＋Ｔ）｝ （ｎＨ／ｃｍ） （１） 但し、μr ，εr ：比透磁率（＝１），比誘電率 Ｃ0 ：光速（３×１０8 ｍ／ｓ） Ｚ0 ：配線路の特性インピーダンス Ｈ：絶縁層の長さ Ｗ：配線の幅 Ｔ：配線の長さ
【００３２】ノイズ量の測定 半導体装置のＩ／Ｏを同時に切替えた時の電源（Ｖdd）
に発生する同時切替えノイズ量（Ｖｎ）を下記式（２）
にしたがって求めた。 Ｖｎ＝Ｌｓ（ｄｉ／ｄｔ） （２） 但し、Ｌｓ：電源線の自己インダクタンス ｉ：電源線に流れた電流（ΣΔｉ） Δｉ：出力回路当りの流入電流 ｔ：信号切替時間
に発生する同時切替えノイズ量（Ｖｎ）を下記式（２）
にしたがって求めた。 Ｖｎ＝Ｌｓ（ｄｉ／ｄｔ） （２） 但し、Ｌｓ：電源線の自己インダクタンス ｉ：電源線に流れた電流（ΣΔｉ） Δｉ：出力回路当りの流入電流 ｔ：信号切替時間
【００３３】（実施例２）図４に示すとおり、電源供給
用導体層に接続される電源供給用リード部が、信号用リ
ード部および接地用リード部よりも長いアウターリード
を有するように、金属フレームを成形した以外は、実施
例１と同様にして半導体装置を作製し、そのインダクタ
ンスを計算で求め、さらにノイズ量を測定した。結果を
表１に示す。
用導体層に接続される電源供給用リード部が、信号用リ
ード部および接地用リード部よりも長いアウターリード
を有するように、金属フレームを成形した以外は、実施
例１と同様にして半導体装置を作製し、そのインダクタ
ンスを計算で求め、さらにノイズ量を測定した。結果を
表１に示す。
【００３４】 この表１に示す結果から分かるように、本発明例による
複合リードフレームを用いた半導体装置のインダクタン
スおよびノイズ量は、従来の２層のリードフレームを用
いた半導体装置と比べて、格段に低減されている。
複合リードフレームを用いた半導体装置のインダクタン
スおよびノイズ量は、従来の２層のリードフレームを用
いた半導体装置と比べて、格段に低減されている。
【００３５】
【発明の効果】本発明の複合リードフレームは、これを
用いて形成された半導体装置のノイズ量およびインダク
タンスを、従来の２層配線の多層リードフレームを用い
た半導体装置と比べて、格段に低減することができる。
また、本発明の複合リードフレームは、Ｉ／Ｏの多い６
００ピン級の半導体装置において高周波信号の高速伝送
を行う場合、同時切替え時の立上がり電流、および立下
がり電流が集合する電源層および接地層のインダクタン
ス（Ｌ）による電圧の揺らぎを低減でき、静止回路の誤
動作を防止することができる。さらに、電源供給用導体
層、信号層および接地導体層の各層間に絶縁層を有する
ため、アウターリードと各層との接続において、接続部
のインダクタンス（Ｌ）が減少し、しかも線間および対
地等の容量（Ｃ）が減少するため、高周波信号の高速伝
送特性が大幅に向上される。また、アウターリードの短
絡を抑制できるため、信頼性の向上に資することができ
る。さらに、強固なアウターリードが各層のリードと確
実にＡｕ／Ｓｎ接合されるため、アウターリードの実装
時の変形、あるいは強度不足による信頼性の低下の問題
を解消することができる。例えば、ＴＡＢフィルムキャ
リアのアウターリードの実装時の変形、あるいは強度不
足による信頼性の低下等の問題を解消することができ
る。さらに、本発明の複合リードフレームは、３層を有
するＦＰＣを作製した後、ギャングボンディング装置に
よってアウターリードを各層に形成されたリードと接合
することによって製造されるので、量産性に優れてい
る。
用いて形成された半導体装置のノイズ量およびインダク
タンスを、従来の２層配線の多層リードフレームを用い
た半導体装置と比べて、格段に低減することができる。
また、本発明の複合リードフレームは、Ｉ／Ｏの多い６
００ピン級の半導体装置において高周波信号の高速伝送
を行う場合、同時切替え時の立上がり電流、および立下
がり電流が集合する電源層および接地層のインダクタン
ス（Ｌ）による電圧の揺らぎを低減でき、静止回路の誤
動作を防止することができる。さらに、電源供給用導体
層、信号層および接地導体層の各層間に絶縁層を有する
ため、アウターリードと各層との接続において、接続部
のインダクタンス（Ｌ）が減少し、しかも線間および対
地等の容量（Ｃ）が減少するため、高周波信号の高速伝
送特性が大幅に向上される。また、アウターリードの短
絡を抑制できるため、信頼性の向上に資することができ
る。さらに、強固なアウターリードが各層のリードと確
実にＡｕ／Ｓｎ接合されるため、アウターリードの実装
時の変形、あるいは強度不足による信頼性の低下の問題
を解消することができる。例えば、ＴＡＢフィルムキャ
リアのアウターリードの実装時の変形、あるいは強度不
足による信頼性の低下等の問題を解消することができ
る。さらに、本発明の複合リードフレームは、３層を有
するＦＰＣを作製した後、ギャングボンディング装置に
よってアウターリードを各層に形成されたリードと接合
することによって製造されるので、量産性に優れてい
る。
【図１】 本発明の第１の実施態様の複合リードフレー
ムを説明する概略図。
ムを説明する概略図。
【図２】 第１の実施態様の複合リードフレームの一部
断面の概略を説明する図。
断面の概略を説明する図。
【図３】 第１の実施態様の複合リードフレームの実装
状態を説明する概念図。
状態を説明する概念図。
【図４】 本発明の第２の実施態様の複合リードフレー
ムを説明する概略図。
ムを説明する概略図。
【図５】 第２の実施態様の複合リードフレームの一部
断面の概略を説明する図。
断面の概略を説明する図。
【図６】 第２の実施態様の複合リードフレームの実装
状態を説明する概念図。
状態を説明する概念図。
１ 接地導体層 ２ 接着層 ３ 絶縁層 ４ 信号層 ５ 接着層 ６ 絶縁層 ７ 電源供給用導体層 ８ アウターリード ８1 電源供給用リード部 ８2 信号用リード部 ８3 接地用リード部 ９ 金属フレーム １０ 開口部 １１ 信号アウターリード部 １２ 電源アウターリード部 １３ 開口部 １４ 接地アウターリード部 １５ 電源供給用導体層７の上面 １６ 露出部 １７ 露出部 １８ 半導体素子 １９1 ，１９4 ，１９7 ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田 中 浩 樹 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内
Claims (4)
- 【請求項１】接地導体層と、該接地導体層上に積層され
た接着層および絶縁層と、該絶縁層上に形成された信号
層と、該信号層上に接着層および絶縁層を介して積層さ
れた電源供給用導体層と、電源供給用リード部、信号用
リード部および接地用リード部を構成する複数のアウタ
ーリードが内側に向かって凸設された金属フレームとを
備え、 前記電源供給用導体層とアウターリードの電源供給用リ
ード部とが接合により電気的に接続され、前記信号層が
アウターリードの信号リード部と接続され、前記接地導
体層がアウターリードの接地用リードと接続され、 接地導体層上に設けられる半導体素子の各電極と、前記
接地導体層、信号層および電源供給用導体層とがワイヤ
ボンディングで接続される複合リードフレーム。 - 【請求項２】前記電源供給用導体層が、供給用導体層の
側端に凸設され、アウターリードの電源供給用リード部
の先端と接合により電気的に接続される電源アウターリ
ード部を有し、 前記電源供給用導体層の側端に穿設された開口部に露出
された信号層によって形成された信号アウターリード部
を有し、該信号アウターリード部において、アウターリ
ードの信号用リード部と信号層とが接続され、 前記電源供給用導体層と信号層との重層側端に穿設され
た開口部に露出された接地層によって形成された接地ア
ウターリード部を有し、該接地アウターリード部におい
て、アウターリードの接地用リード部と接地層とが接続
される請求項１に記載の複合リードフレーム。 - 【請求項３】前記金属フレームのアウターリードにおい
て、電源供給用リード部が、信号リード部および接地用
リード部よりも長く形成され、該電源供給用リード部の
先端が電源供給用導体層と接合により電気的に接続さ
れ、 前記電源供給用導体層の側端に穿設された開口部に露出
された信号層によって形成された信号アウターリード部
を有し、該信号アウターリード部において、アウターリ
ードの信号用リード部と信号層とが接続され、 前記電源供給用導体層と信号層との重層側端に穿設され
た開口部に露出された接地層によって形成された接地ア
ウターリード部を有し、該接地アウターリード部におい
て、アウターリードの接地用リード部と接地層とが接続
される請求項１に記載の複合リードフレーム。 - 【請求項４】前記電源供給用導体層と、金属フレームの
アウターリードと接続するために露出している信号層の
露出部分と、接地導体層および信号層の先端部と、接地
導体層のデバイスホールとに、金または銀めっきを施し
てなる請求項１〜３のいずれかに記載の複合リードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188492A JPH05206364A (ja) | 1992-01-27 | 1992-01-27 | 複合リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188492A JPH05206364A (ja) | 1992-01-27 | 1992-01-27 | 複合リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206364A true JPH05206364A (ja) | 1993-08-13 |
Family
ID=11790157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1188492A Withdrawn JPH05206364A (ja) | 1992-01-27 | 1992-01-27 | 複合リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206364A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19755954B4 (de) * | 1997-04-18 | 2005-04-21 | LG Semicon Co., Ltd., Cheongju | Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür |
-
1992
- 1992-01-27 JP JP1188492A patent/JPH05206364A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19755954B4 (de) * | 1997-04-18 | 2005-04-21 | LG Semicon Co., Ltd., Cheongju | Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196725A (en) | High pin count and multi-layer wiring lead frame | |
| US7199459B2 (en) | Semiconductor package without bonding wires and fabrication method thereof | |
| JP2001060648A (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP2002016175A (ja) | スティフナ付きｔａｂテープ及びそれを用いた半導体装置 | |
| US5426319A (en) | High-frequency semiconductor device including microstrip transmission line | |
| US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
| JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
| JPH11191602A (ja) | 半導体装置とその製造方法 | |
| JPS61274333A (ja) | 半導体装置 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JPH05206364A (ja) | 複合リードフレーム | |
| JPH07297342A (ja) | 複合リードフレーム | |
| JP2518145B2 (ja) | 放熱板付き多層リ―ドフレ―ム | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| JPH07176572A (ja) | 多層配線ｔａｂ用テープキャリアおよびこれを用いた半導体装置 | |
| JPH05291477A (ja) | 複合リードフレーム | |
| JPH05211274A (ja) | リードフレーム及び半導体装置 | |
| JPH07112039B2 (ja) | 多ピン多層配線リードフレーム | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
| JPH0828456B2 (ja) | 多層リードフレーム | |
| JPH0621156A (ja) | 多層フィルムキャリヤ | |
| JPH06252218A (ja) | フィルムキャリアおよびフィルムキャリアデバイス | |
| JP2001102488A (ja) | 半導体装置 | |
| JPH1131696A (ja) | 半導体素子、半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |