JPH06252218A - フィルムキャリアおよびフィルムキャリアデバイス - Google Patents

フィルムキャリアおよびフィルムキャリアデバイス

Info

Publication number
JPH06252218A
JPH06252218A JP6144393A JP6144393A JPH06252218A JP H06252218 A JPH06252218 A JP H06252218A JP 6144393 A JP6144393 A JP 6144393A JP 6144393 A JP6144393 A JP 6144393A JP H06252218 A JPH06252218 A JP H06252218A
Authority
JP
Japan
Prior art keywords
film carrier
conductor pattern
ground
film
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6144393A
Other languages
English (en)
Inventor
Takeshi Osame
武士 納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP6144393A priority Critical patent/JPH06252218A/ja
Publication of JPH06252218A publication Critical patent/JPH06252218A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 高周波電流が流れてもノイズ(雑音)の発生
がなく、半導体素子やプリント基板との接続の歩留まり
や信頼性が高く、さらに設計の自由度の高いフィルムキ
ャリアおよび該フィルムキャリアを用いたフィルムキャ
リアデバイスを提供する。 【構成】 絶縁フィルムの両面に導体パターンを有し、
その表面に少なくとも電源用導体パターンおよび/また
はグランド用導体パターンを含む導体パターンを形成
し、さらにビアホールを通じて該表面の電源用導体パタ
ーン、グランド用導体パターン、導体パターンの少なく
とも一部を裏面に形成した導体パターンに接続したこと
を特徴とするフィルムキャリア。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、絶縁フィルムの両面に
導体パターンを有し、半導体素子を実装するフィルムキ
ャリアおよび該フィルムキャリアを用いて実装されたフ
ィルムキャリアデバイスに関する。
【0002】
【従来の技術】従来、半導体素子を実装したフィルムキ
ャリアデバイスの製造に用いられるフィルムキャリア
は、ポリイミド樹脂等の絶縁フィルムの片面に、エポキ
シ樹脂系やポリイミド樹脂系の接着剤を介して銅や銅合
金等の金属箔を接着させることにより得られた3層構造
となっており、フォトリソグラフィ法を用いて該金属箔
に導体パターンを形成した一般的に3層フィルムキャリ
アと呼ばれるものである。
【0003】近年、半導体素子製造技術の急速な発展に
より、高機能、多機能な素子が開発されて来ている。こ
れらの半導体素子の実装として、最近フィルムキャリア
にも高密度化、高速化が可能なもの、すなわち隣接導体
パターンの距離が小さく、かつ高周波電流が流れてもノ
イズ(雑音)の発生を低減できるものが求められるよう
になっている。
【0004】そこで、最近では、ポリイミド樹脂等の絶
縁フィルムの両面に金属箔等を有し、絶縁フィルム表面
(上面)に半導体素子と接続するインナーリード、プリ
ント基板と接続するアウターリード、インナーリードと
アウターリードをつなぐ導体パターン等を有し、グラン
ド用導体パターン(接地電極)には、ビアホール(コン
タクトホール)により絶縁フィルム裏面(下面)と接続
された全面金属箔であるグランド金属層(接地用導体
板)をもった一般的に2メタルフィルムキャリアと呼ば
れるものが検討され始めた(特開平4−196234号
公報)。
【0005】また、さらに効果的にノイズ(雑音)の発
生を低減できるものとしてグランド用導体パターン(接
地電極)の他に電源用導体パターン(電源電極)の裏に
もビアホール(コンタクトホール)により絶縁フィルム
裏面(下面)と接続された全面金属箔である電源用金属
層(電源用導体板)をもったフィルムキャリアも検討さ
れ始めた(特開平3−237736号公報)。
【0006】これらの2メタルフィルムキャリアの形成
方法として、次の方法が一般的である。その一つは、絶
縁フィルムの片面または両面にスパッタ法や無電解メッ
キ法、電気メッキ法、真空蒸着等により直接銅層等の金
属層を形成する方法である。他の方法は、1枚もしくは
2枚の銅箔等の金属箔にポリイミド等の絶縁樹脂を塗布
し、これらを張り合わせた後に加熱硬化する方法や半硬
化状態の絶縁樹脂をパンチング等によって所定の穴を形
成した後に銅箔等の金属箔に張り合わせる接着剤を介さ
ない方法である。また一方では絶縁フィルム片面または
両面にエポキシ樹脂系やポリイミド樹脂系の接着剤によ
り銅箔等の金属箔を張り合わせる方法である。さらには
これらの方法を組み合わせて2メタルフィルムキャリア
を形成してもよい。
【0007】このように、高機能、多機能な半導体素子
を接続するフィルムキャリアはグランド用導体パターン
(接地電極)や電源用導体パターン(電源電極)が多数
必要となり、非常に導体本数が多くなる。そのため、導
体パターンの間隔を狭くする必要があり、一般の3層フ
ィルムキャリアでは、電源用導体パターン等に高周波電
流が流れた場合には、一般的にグランド・バウンスと呼
ばれる電磁誘導的なノイズが発生し、半導体素子を誤動
作させる。これは、導体パターンが長くなった時や導体
パターンの配線ピッチが小さくなった時には著しい。ま
た、他の導体パターンでは配線ピッチが小さくなった時
にはクロストークの発生が著しくなる。そのため、3層
フィルムキャリアでは、高密度化や高速化した半導体素
子のデバイスとしては使用できない。
【0008】また、近年検討され始めている2メタルフ
ィルムキャリアでは、ビアホール(コンタクトホール)
を介して裏面(下面)の金属層(導体板)に接続してい
るため、高周波電流が流れてもノイズ(雑音)の発生が
抑制できるが、グランド・バウンスやクロストークの発
生の抑制に必ずしも十分ではない。さらにはグランド用
導体パターン(接地電極)を多数必要とするため、著し
くインナーリードやアウターリードが多くなり、そのた
めリード数が増えるばかりではなく、リード幅も狭くす
る必要がある。
【0009】そのため、リード数が増え、またリード幅
も狭いためインナーリードやアウターリードのリード強
度が弱くなり、半導体素子とインナーリードを接続する
場合の歩留まりが低下したり、プリント基板とアウター
リードとの接続での歩留まりの低下や信頼性の低下が発
生する。さらに、現在検討され始めている接地用導体板
と電源用導体板を裏面(下面)に設ける場合には、接地
用導体板が設けられた表面(上面)にだけしかグランド
用導体パターン(接地電極)を設けることができず、ま
た電源用導体板が設けられた表面(上面)にだけしか電
源用導体パターン(電源電極)を設けることができな
い。そのため、グランド用導体パターン(接地電極)や
電源用導体パターン(電源電極)の配置が著しく制限さ
れ、フィルムキャリアの設計の自由度や半導体素子の接
続電極さらには半導体素子の設計自体の自由度も低下す
る。最悪の場合は、フィルムキャリアの4方向に伸びた
各辺の端にしか、グランド用導体パターン(接地電極)
や電源用導体パターン(電源電極)を配置できないこと
もありえる。
【0010】これらのことより、高周波電流が流れても
ノイズ(雑音)の発生がなく、半導体素子やプリント基
板との接続の歩留まりや信頼性が高く、さらに設計の自
由度の高いフィルムキャリアおよびフィルムキャリアデ
バイスは得られていない。
【0011】
【発明が解決しょうとする課題】本発明は、上記のよう
な従来技術の課題を解消し、高周波電流が流れてもノイ
ズ(雑音)の発生がなく、半導体素子やプリント基板と
の接続の歩留まりや信頼性が高く、さらに設計の自由度
の高いフィルムキャリアおよび該フィルムキャリアを用
いたフィルムキャリアデバイスを提供することを目的と
する。
【0012】
【課題を解決するための手段】この目的を達成するため
に、本発明は、絶縁フィルムの両面に導体パターンを有
し、その表面に少なくとも電源用導体パターンおよび/
またはグランド用導体パターンを含む導体パターンを形
成し、さらにビアホールを通じて該表面の電源用導体パ
ターン、グランド用導体パターン、導体パターンの少な
くとも一部を裏面に形成した導体パターンに接続したこ
とを特徴とするフィルムキャリアおよび該フィルムキャ
リアを用いたフィルムキャリアデバイスを提供する。
【0013】以下、本発明を図面に基づいて具体的に説
明する。図1は、本発明のフィルムキャリアの表面の一
例を示した概略平面図である。同図において、1はデバ
イスホール、2はインナーリード、3はアウターリー
ド、4は表面に形成されたグランド用導体パターン、5
は表面に形成された電源用導体パターン、6はグランド
用ビアホール、7は電源用ビアホール、8は半導体素
子、9は絶縁フィルムをそれぞれ示す。また、以下の図
面において、同一の符号は同様のものを示す。
【0014】フィルムキャリアと半導体素子8の接続
は、一般的にはインナーリード2の表面に金や錫や半田
等のメッキを行ない、さらに半導体素子の電極上に形成
した金等の金属バンプとの熱圧着法等の方法で接続す
る。また、予めインナーリードにバンプを形成し、半導
体素子の電極に接続する方法もある。
【0015】プリント基板に接続されるアウターリード
3は、一般的にその表面に金や錫や半田等のメッキを行
ない、プリント基板との接続には半田付けや光硬化性絶
縁樹脂等にて接続する。この場合、アウターリードの幅
が接続歩留まりや信頼性に関して重要な要因となる。
【0016】絶縁フィルム9はポリイミド樹脂系、ポリ
エステル樹脂系、ポリアミド樹脂系、ポリアミドイミド
樹脂系等あるが、耐熱性や機械強度、誘電率等の電気特
性等を考慮すると、ポリイミド樹脂系が好ましい。グラ
ンド用導体パターン4や電源用導体パターン5は絶縁フ
ィルム表面に形成されている。ここで導体パターンを形
成する金属箔(金属層)は、銅、銅合金、42合金(F
e−42wt%Ni合金)等があるが、電気抵抗や熱伝
導率を考慮すると銅もしくは銅合金が好ましい。
【0017】銅等の金属箔(金属層)と絶縁フィルムの
接合は、上述のように絶縁フィルムの片面または両面に
スパッタ法や無電解メッキ法、電気メッキ法、真空蒸着
等により直接銅層等を形成する方法や、1枚もしくは2
枚の銅箔等の金属箔にポリイミド樹脂等の絶縁樹脂を塗
布し、これらを張り合わせた後に加熱硬化する方法や半
硬化状態の絶縁樹脂をパンチング等によって所定の穴を
形成した後に銅箔等の金属箔に張り合わせる接着剤を介
さない方法があり、また一方では絶縁フィルム片面また
は両面にエポキシ樹脂系やポリイミド樹脂系の接着剤に
より銅箔等の金属箔を張り合わせる方法があり、さらに
はこれらの方法を組み合わせてもよい。また、裏面の導
体パターンの形成において、金属箔を形成せずに、導電
ペーストを用いても何ら差し支えない。
【0018】グランド用ビアホール6は裏面と電気的に
接続するためのものであり、電源用ビアホール7は裏面
と電気的に接続するためのものである。ビアホールの形
成は、一般的には絶縁フィルムに所定の形状となるよう
に加工したフォトレジスト、ドライフィルム、金属レジ
ストを形成し、ヒドラジンまたはヒドラジン混合液にて
湿式エッチングする方法、金型を用いてパンチングする
方法、エキシマレーザーにより所定の形状になるようド
ライエッチングする方法、または絶縁フィルムに予め穴
加工を施したものを銅箔等の金属箔に張り合わせる方法
が一般的である。また、ビアホールの形状はいかなるも
のでも問題ない。
【0019】また、ビアホールにて表面と裏面の電気的
接続を行なう方法として、ビアホール内に無電解メッキ
法、電気メッキ法、スパッタ法、半田線埋め込み法、導
電ペースト法等のいずれでも何ら差し支えない。
【0020】図2は、図1のフィルムキャリアの裏面を
示した概略平面図であり、図3は、図1〜2のフィルム
キャリアの断面を示した概略断面図である。同図におい
て、11は絶縁フィルム裏面に形成されたグランド用導
体パターンであり、12は電源用導体パターンである。
【0021】反りの防止やフィルムキャリアの補強や実
装後の電気特性の評価の信頼性を向上するために、裏面
に形成した導体パターンの間や回り、あるいはスプロケ
ット周辺部に金属箔を残すことは有効なことである。ま
たビアホールを形成することも好ましいことである。
【0022】図4は、本発明のフィルムキャリアデバイ
スの断面の一例を示す概略断面図であり、同図におい
て、10は半導体素子を保護するために使用される一般
的な樹脂モールド剤である。樹脂モールドする手段とし
ては、エポキシ樹脂系等の樹脂を描画法やスタンプ法で
塗布する一般的なポッテイング法、モールドすべき形状
につくられた金型に樹脂を流し込むトランスファーモー
ルド法等があり、いずれでも問題ない。
【0023】このようなフィルムキャリア、フィルムキ
ャリアデバイスでは、高周波電流が流れてもノイズ(雑
音)の発生がなく、フィルムキャリアや半導体素子の設
計の自由度が高くなる。
【0024】次に、図5は、従来の3層フィルムキャリ
アの一例の裏面を示す概略平面図である。3層フィルム
キャリアでは、電源用導体パターン等に高周波電流が流
れた場合、一般的にグランド・バウンスと呼ばれる電磁
誘導的なノイズが発生し、半導体素子を誤動作させる。
これは、導体パターンが長くなった時や導体パターンの
配線ピッチが小さくなった時には著しい。また、他の導
体パターンでは配線ピッチが小さくなった時にはクロス
トークの発生が著しくなる。そのため、3層フィルムキ
ャリアでは、高密度化や高速化した半導体素子のデバイ
スとしては使用できない。
【0025】また、図6〜9は近年検討されて始めてい
る2メタルフィルムキャリアである。図6は2メタルフ
ィルムキャリアの一例の表面を示す概略平面図であり、
図7はその裏面の概略平面図である。また、図8は2メ
タルフィルムキャリアの他の一例の表面を示す概略平面
図であり、図9はその裏面の概略平面図である。これら
各図において、16はグランド用金属層(接地用導体
板)、17は電源用金属層(電源用導体板)をそれぞれ
示す。
【0026】図6〜7に示される2メタルフィルムキャ
リアでは、グランド用導体パターン(接地電極)4のみ
が絶縁フィルム裏面(下面)の全面金属箔であるグラン
ド用金属層(接地用導体板)16とビアホールを介して
接続されているだけであるため、グランド・バウンスや
クロストークの発生の抑制に必ずしも十分でない。
【0027】図8〜9に示される2メタルフィルムキャ
リアは、グランド用導体パターン(接地電極)4が絶縁
フィルム裏面(下面)の全面金属箔であるグランド金属
層(接地用導体板)16と接続されており、また電源用
導体パターン(電源電極)5も絶縁フィルム裏面(下
面)に接続された全面金属箔である電源用金属層(電源
用導体板)17と接続されている。そのためグランド・
バウンスやクロストークの発生の抑制には効果があるも
のの、裏面に金属層(導体板)が形成されており、接地
用導体板が設けられた表面(上面)にだけしかグランド
用導体パターン(接地電極)を設けることができず、ま
た電源用導体板が設けられた表面(上面)にだけしか電
源用導体パターン(電源電極)を設けることができな
い。そのため、グランド用導体パターン(接地電極)や
電源用導体パターン(電源電極)の配置が著しく制限さ
れ、フィルムキャリアの設計の自由度や半導体素子の接
続電極、さらには半導体素子の設計自体の自由度も低下
する。最悪の場合は、図8のようにフィルムキャリアの
4方向に伸びた各辺の端にしか、グランド用導体パター
ン(接地電極)4や電源用導体パターン(電源電極)5
を配置できないこともあり得る。
【0028】図10は、本発明のフィルムキャリアの第
2の例の表面を示す概略平面図であり、図11はその裏
面の概略平面図である。同図において、13はビアホー
ルを通じて裏面で接続されている表面導体パターンであ
り、14はビアホールを通じて表面の導体パターンに接
続している裏面導体パターンであり、15はそのための
ビアホールである。
【0029】このようなフィルムキャリア(フイルムキ
ャリアデバイス)では、高周波電流が流れてもノイズ
(雑音)の発生がなく、フィルムキャリアや半導体素子
の設計の自由度が高く、さらには信号用パターン等を裏
面にて接続することができるために、プリント基板の設
計の自由度も著しく向上する。
【0030】図12は、本発明のフィルムキャリアの第
3の例の表面を示す概略平面図であり、図13はその裏
面の概略平面図である。このフィルムキャリアは図10
〜11に示されるフィルムキャリアと形状を異にする。
【0031】このようなフィルムキャリア(フィルムキ
ャリアデバイス)では、フィルムキャリアや半導体素子
の設計の自由度が高く、さらには、信号用導体パターン
等を裏面にて接続することができるために、プリント基
板の設計の自由度も著しく向上する。
【0032】図14は、本発明のフィルムキャリアの第
4の例の表面を示す概略平面図であり、図15はその裏
面の概略平面図である。このフィルムキャリアは図1〜
2に示されるフィルムキャリアと形状を異にする。
【0033】このようなフィルムキャリアでは、高周波
電流が流れてもノイズ(雑音)の発生がなく、フィルム
キャリアや半導体素子の設計の自由度が高く、さらに
は、同一半導体素子を用いても裏面で電源用導体パター
ンやグランド用導体パターンをそれぞれ接続しているた
め、アウターリード数を減らすことができる。さらに
は、アウターリードの幅を広くすることにより、プリン
ト基板との接続の歩留まり、信頼性が高くなる。
【0034】
【実施例】次に、本発明の実施例を比較例と共に説明す
る。
【0035】実施例1 絶縁フィルムとしてポリイミドフィルムを用い、インナ
ーリード456ピンでピッチ0.1mm、アウターリー
ド456ピンでピッチ0.3mmで表面のグランド用導
体パターン数128ピン、電源用導体パターン16ピン
でそれぞれ4方向に配置し、ビアホールを介して裏面の
数種類のグランド用、電源用のそれぞれの導体パターン
で接続したフィルムキャリアを作成した。これに多機
能、高速動作を行なう半導体素子を接続して以下の評価
を行なった。
【0036】すなわち、このフィルムキャリアを評価用
プリント基板に接続したサンプルを10個作成し、各々
に高周波電流を流した時の半導体素子の動作を確認し
た。その結果、ノイズによる誤動作は10個中、全く起
こらなかった。
【0037】比較例1 絶縁フィルムとしてポリイミドフィルムを用い、インナ
ーリード456ピンでピッチ0.1mm、アウターリー
ド456ピンでピッチ0.3mmで表面のグランド用導
体パターン数128ピン、電源用導体パターン16ピン
でそれぞれを4方向に配置した3層フィルムキャリアを
作製した。
【0038】このフィルムキャリアに実施例1と同様に
多機能、高速動作を行なう半導体素子を接続して同様の
評価を行なった。その結果、ノイズによる誤動作は10
個中、全てに発生した。
【0039】比較例2 絶縁フィルムとしてポリイミドフィルムを用い、インナ
ーリード456ピンでピッチ0.1mm、アウターリー
ド456ピンでピッチ0.3mmで表面のグランド用導
体パターン数128ピン、電源用導体パターン16ピン
でそれぞれを4方向に配置し、グランド用導体パターン
をビアホールを介して裏面の金属板に接続したフィルム
キャリアを作成した。
【0040】このフィルムキャリアに実施例1と同様に
多機能、高速動作を行なう半導体素子を接続して同様の
評価を行なった。その結果、ノイズによる誤動作は10
個中、4個に発生した。
【0041】比較例3 絶縁フィルムとしてポリイミドフィルムを用い、インナ
ーリード456ピンでピッチ0.1mm、アウターリー
ド456ピンでピッチ0.3mmで表面のグランド用導
体パターン数128ピン、電源用導体パターン16ピン
でそれぞれを4方向に配置し、ビアホールを介して裏面
のグランド用、電源用のそれぞれの金属板で接続したフ
ィルムキャリアの作成を試みたが、設計の自由度が低
く、多機能、高速動作を行なう半導体素子を接続できる
フィルムキャリアはできなかった。
【0042】実施例2 絶縁フィルムとしてポリイミドフィルムを用い、インナ
ーリード456ピンでピッチ0.1mm、アウターリー
ド456ピンでピッチ0.3mmで表面のグランド用導
体パターン数128ピン、電源用導体パターン16ピン
でそれぞれを4方向に配置し、ビアホールを介して裏面
の数種類のグランド用、電源用、信号用導体パターンで
接続したフィルムキャリアを作成した。これに実施例1
と同様の多機能、高速動作を行なう半導体素子を接続し
て以下の評価を行なった。
【0043】すなわち、このフィルムキャリアを実施例
1で用いた評価用プリント基板より配線の引き回しが著
しく容易な基板に接続したサンプルを10個作成し、各
々に高周波電流を流した時の半導体素子の動作を確認し
た。その結果、評価用のプリント基板の配線が著しく容
易になり、かつノイズによる誤動作は10個中、全く起
こらなかった。
【0044】実施例3 絶縁フィルムとしてポリイミドフィルムを用い、インナ
ーリード504ピンでピッチ0.1mm、アウターリー
ド504ピンでピッチ0.3mmでビアホールを介して
裏面の数種類の導体パターンで接続したフィルムキャリ
アを作成した。これに多機能の半導体素子を接続して以
下の評価を行なった。
【0045】すなわち、このフィルムキャリアを配線の
引き回しが著しく容易な評価用プリント基板に接続した
サンプルを10個作成し、半導体素子の動作を確認し
た。その結果、プリント基板とフィルムキャリアの接続
は全て問題なく正常に作動した。
【0046】比較例4 絶縁フィルムとしてポリイミドフィルムを用い、インナ
ーリード504ピンでピッチ0.1mm、アウターリー
ド504ピンでピッチ0.3mmの3層フィルムキャリ
アを作成した。これに実施例3と同様の多機能の半導体
素子を接続して以下の評価を行った。
【0047】すなわち、このフィルムキャリアの接続を
行なうためのプリント基板を作成したが、配線の引き回
しが著しく複雑となった。また、このフィルムキャリア
にプリント基板に接続したサンプルを10個作成し、半
導体素子の動作を確認した。その結果、プリント基板と
フィルムキャリアの接続において10個中、2個不良が
発生した。
【0048】実施例4 絶縁フィルムとしてポリイミドフィルムを用い、インナ
ーリード544ピンでピッチ0.1mm、アウターリー
ド376ピンでピッチ0.4mmでアウターリードの幅
は220μmで、表面のグランド用導体パターン数17
6ピン、電源用導体パターン16ピンでそれぞれを4方
向に配置し、、ビアホールを介して裏面の数種類のグラ
ンド用、電源用のそれぞれの導体パターンで接続したフ
ィルムキャリアを作成した。ここで、インナーリード数
よりアウターリード数が少ないのは、裏面の導体パター
ンで接続した表面のアウターリードを共通のリードとし
たためである。これに多機能、高速動作を行なう半導体
素子を接続して以下の評価を行なった。
【0049】すなわち、このフィルムキャリアを評価用
プリント基板に接続したサンプルを100個作成し、各
々に高周波電流を流した時の半導体素子の動作を確認し
た。その結果、接続での不良も全くなく、かつノイズに
よる誤動作も100個中、全く起こらなかった。
【0050】
【発明の効果】以上説明したように、本発明のフィルム
キャリアおよびフィルムキャリアデバイスによれば、高
周波電流が流れてもノイズ(雑音)の発生がなく、半導
体素子やプリント基板との接続の歩留まりや信頼性が高
く、さらに設計の自由度が高いため、いかなる半導体パ
ッケージの作成が可能となる。
【図面の簡単な説明】
【図1】 本発明のフィルムキャリアの第1の例の表面
を示す概略平面図。
【図2】 本発明のフィルムキャリアの第1の例の裏面
を示す概略平面図。
【図3】 本発明のフィルムキャリアの第1の例の断面
を示す概略断面図。
【図4】 本発明のフィルムキャリアデバイスの一例の
断面を示す概略断面図。
【図5】 従来の3層フィルムキャリアの一例の裏面を
示す概略平面図。
【図6】 2メタルフィルムキャリアの一例の表面を示
す概略平面図。
【図7】 2メタルフィルムキャリアの一例の裏面を示
す概略平面図。
【図8】 2メタルフィルムキャリアの他の一例の表面
を示す概略平面図。
【図9】 2メタルフィルムキャリアの他の一例の裏面
を示す概略平面図。
【図10】 本発明のフィルムキャリアの第2の例の表
面を示す概略平面図。
【図11】 本発明のフィルムキャリアの第2の例の裏
面を示す概略平面図。
【図12】 本発明のフィルムキャリアの第3の例の表
面を示す概略平面図。
【図13】 本発明のフィルムキャリアの第3の例の裏
面を示す概略平面図。
【図14】 本発明のフィルムキャリアの第4の例の表
面を示す概略平面図。
【図15】 本発明のフィルムキャリアの第4の例の裏
面を示す概略平面図。
【符号の説明】
1:デバイスホール、2:インナーリード、3:アウタ
ーリード、4:表面に形成されたグランド用導体パター
ン、5:表面に形成された電源用導体パターン、6:グ
ランド用ビアホール、7:電源用ビアホール、8:半導
体素子、9:絶縁フィルム、10:樹脂モールド剤、1
1:裏面に形成されたグランド用導体パターン、12:
裏面に形成された電源用導体パターン、13:裏面と接
続される表面導体パターン、14:表面と接続される裏
面導体パターン、15:導体パターンを接続するビアホ
ール、16:グランド用金属層(接地電極)、17:電
源用金属層(電源電極)。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁フィルムの両面に導体パターンを有
    し、その表面に少なくとも電源用導体パターンおよび/
    またはグランド用導体パターンを含む導体パターンを形
    成し、さらにビアホールを通じて該表面の電源用導体パ
    ターン、グランド用導体パターン、導体パターンの少な
    くとも一部を裏面に形成した導体パターンに接続したこ
    とを特徴とするフィルムキャリア。
  2. 【請求項2】 絶縁フィルムの両面に導体パターンを有
    し、表面の導体パターンの一部をビアホールを通じて裏
    面に形成した導体パターンに接続したことを特徴とする
    フィルムキャリア。
  3. 【請求項3】 インナーリードよりアウターリードの本
    数が少ない請求項1または2に記載のフィルムキャリ
    ア。
  4. 【請求項4】 請求項1〜3のいずれかに記載のフィル
    ムキャリアを用いたフィルムキャリアデバイス。
JP6144393A 1993-02-26 1993-02-26 フィルムキャリアおよびフィルムキャリアデバイス Pending JPH06252218A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6144393A JPH06252218A (ja) 1993-02-26 1993-02-26 フィルムキャリアおよびフィルムキャリアデバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6144393A JPH06252218A (ja) 1993-02-26 1993-02-26 フィルムキャリアおよびフィルムキャリアデバイス

Publications (1)

Publication Number Publication Date
JPH06252218A true JPH06252218A (ja) 1994-09-09

Family

ID=13171221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6144393A Pending JPH06252218A (ja) 1993-02-26 1993-02-26 フィルムキャリアおよびフィルムキャリアデバイス

Country Status (1)

Country Link
JP (1) JPH06252218A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401141B1 (ko) * 1999-11-04 2003-10-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재
JP2008122382A (ja) * 2006-11-10 2008-05-29 Ajuhitek Inc 光学検査システム及び光学検査方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401141B1 (ko) * 1999-11-04 2003-10-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재
JP2008122382A (ja) * 2006-11-10 2008-05-29 Ajuhitek Inc 光学検査システム及び光学検査方法

Similar Documents

Publication Publication Date Title
JP4248761B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
JP3670917B2 (ja) 半導体装置及びその製造方法
US6888240B2 (en) High performance, low cost microelectronic circuit package with interposer
US20080188037A1 (en) Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
JP2003031719A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
KR20070065789A (ko) 회로판 및 그 제조방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2005294383A (ja) キャパシタ実装配線基板及びその製造方法
US8111954B2 (en) Module substrate including optical transmission mechanism and method of producing the same
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US6426468B1 (en) Circuit board
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
US6207354B1 (en) Method of making an organic chip carrier package
JPH06252218A (ja) フィルムキャリアおよびフィルムキャリアデバイス
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2006222257A (ja) 配線基板とその製造方法、およびそれを用いた半導体装置
JP3576228B2 (ja) 表面実装型半導体装置
CN114496808B (zh) 倒装式塑封的装配方法、屏蔽系统、散热系统及应用
JPH06112395A (ja) 混成集積回路装置
JP2000260893A (ja) 半導体パッケージおよびその製造方法
JP2004095864A (ja) 電子部品
JP3112885B2 (ja) 半導体部品実装モジュール
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7504282B2 (en) Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps