JPH0621156A - 多層フィルムキャリヤ - Google Patents
多層フィルムキャリヤInfo
- Publication number
- JPH0621156A JPH0621156A JP4200647A JP20064792A JPH0621156A JP H0621156 A JPH0621156 A JP H0621156A JP 4200647 A JP4200647 A JP 4200647A JP 20064792 A JP20064792 A JP 20064792A JP H0621156 A JPH0621156 A JP H0621156A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- lead
- layer
- leads
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 特殊な両面パターン構造のフィルムキャリヤ
を用いることなく、半導体装置の電気的信頼性を向上さ
せるための構成を有する多層フィルムキャリヤを簡単か
つ安価にすることができる。 【構成】 入出力信号用のリードの他に接地用のリード
１４や電源用のリード１５等をフィルム基材１２上に形
成してなるフィルムキャリヤ単体１１と、導体層２４を
フィルム基材２２上にほぼ全面的に形成してなるフィル
ムキャリヤ単体２１とからなり、フィルムキャリヤ単体
１１及び２１を相互に積層し、導体層２４の接続リード
２４ａ及び２４ｂをリード１４のインナーリード１４ａ
及びアウターリード１４ｂに接続する。接地用のリード
１４に対して導体層２４が接地層として電気的に並列に
挿入されることになり、微細かつ長いリード１４に生じ
るインダクタンスが低減される。
を用いることなく、半導体装置の電気的信頼性を向上さ
せるための構成を有する多層フィルムキャリヤを簡単か
つ安価にすることができる。 【構成】 入出力信号用のリードの他に接地用のリード
１４や電源用のリード１５等をフィルム基材１２上に形
成してなるフィルムキャリヤ単体１１と、導体層２４を
フィルム基材２２上にほぼ全面的に形成してなるフィル
ムキャリヤ単体２１とからなり、フィルムキャリヤ単体
１１及び２１を相互に積層し、導体層２４の接続リード
２４ａ及び２４ｂをリード１４のインナーリード１４ａ
及びアウターリード１４ｂに接続する。接地用のリード
１４に対して導体層２４が接地層として電気的に並列に
挿入されることになり、微細かつ長いリード１４に生じ
るインダクタンスが低減される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを搭載す
るための多層フィルムキャリヤに係り、特に高速信号を
扱う半導体装置を構成するのに最適な多層フィルムキャ
リヤに関する。
るための多層フィルムキャリヤに係り、特に高速信号を
扱う半導体装置を構成するのに最適な多層フィルムキャ
リヤに関する。
【０００２】
【従来の技術】半導体装置の実装化技術のなかで、特に
多リード化・小形高密度化の顕著なものとして、ＴＡＢ
（Tape Automated Bonding）方式が知られている。この
ＴＡＢ方式は、多数の導電性リードを絶縁性フィルム基
材上に形成してなるフィルムキャリヤを用い、それら各
インナーリードを半導体チップの多数の電極に接合し、
各アウターリードを外部回路基板等に接続するようにし
たものである。
多リード化・小形高密度化の顕著なものとして、ＴＡＢ
（Tape Automated Bonding）方式が知られている。この
ＴＡＢ方式は、多数の導電性リードを絶縁性フィルム基
材上に形成してなるフィルムキャリヤを用い、それら各
インナーリードを半導体チップの多数の電極に接合し、
各アウターリードを外部回路基板等に接続するようにし
たものである。
【０００３】ところで、ＴＡＢ方式に限らず、一般的に
半導体装置においては狭ピッチ・多ピン化が著しく、半
導体チップの電極に接続されるリードはますます微細化
されている。また、半導体チップは高集積化によりサイ
ズが縮小されるので、外部接続のためにリードが長くな
る。このようなリードの微細化及びリード長の増加はイ
ンダクタンスの増大を招き、半導体装置の電気的信頼性
を低下させることになる。そこで、通常のリードフレー
ムを用いた半導体装置において、金属板を絶縁材を介し
てリードと対向するように配置し、この金属板をリード
に電気的に接続したものが知られている。即ち、金属板
をリードに電気的に並列に挿入することによって、微細
かつ長いリードに生じるインダクタンスを低減し、半導
体装置の電気的信頼性を向上させるようにしたものであ
る。
半導体装置においては狭ピッチ・多ピン化が著しく、半
導体チップの電極に接続されるリードはますます微細化
されている。また、半導体チップは高集積化によりサイ
ズが縮小されるので、外部接続のためにリードが長くな
る。このようなリードの微細化及びリード長の増加はイ
ンダクタンスの増大を招き、半導体装置の電気的信頼性
を低下させることになる。そこで、通常のリードフレー
ムを用いた半導体装置において、金属板を絶縁材を介し
てリードと対向するように配置し、この金属板をリード
に電気的に接続したものが知られている。即ち、金属板
をリードに電気的に並列に挿入することによって、微細
かつ長いリードに生じるインダクタンスを低減し、半導
体装置の電気的信頼性を向上させるようにしたものであ
る。
【０００４】
【発明が解決しようとする課題】上述のような半導体装
置の電気的信頼性を向上させるための構成を前記ＴＡＢ
方式のフィルムキャリヤで実現する場合、両面パターン
構造のフィルムキャリヤを使用することが考えられる。
このようなフィルムキャリヤを製造する場合、いわゆる
２層式では、ポリイミド樹脂等からなるフィルム基材の
片面にＣｕ箔等の導体層を無電解メッキで成長させ、エ
ッチングにより所定パターンのリードを形成し、フィル
ム基材に上下導通用のスルーホール等を加工し、再びフ
ィルム基材の反対面に合金Ｃｕ箔等の導体層を無電解メ
ッキで形成した後、エッチングにより所望の配線パター
ンを形成し、さらにフィルム基材に必要部分例えばデバ
イス孔等の加工を行っていた。
置の電気的信頼性を向上させるための構成を前記ＴＡＢ
方式のフィルムキャリヤで実現する場合、両面パターン
構造のフィルムキャリヤを使用することが考えられる。
このようなフィルムキャリヤを製造する場合、いわゆる
２層式では、ポリイミド樹脂等からなるフィルム基材の
片面にＣｕ箔等の導体層を無電解メッキで成長させ、エ
ッチングにより所定パターンのリードを形成し、フィル
ム基材に上下導通用のスルーホール等を加工し、再びフ
ィルム基材の反対面に合金Ｃｕ箔等の導体層を無電解メ
ッキで形成した後、エッチングにより所望の配線パター
ンを形成し、さらにフィルム基材に必要部分例えばデバ
イス孔等の加工を行っていた。
【０００５】しかしながら、上述したような両面パター
ン構造のフィルムキャリヤは、その製造工程が著しく複
雑となる。そして、このフィルムキャリヤを製造する場
合の総合歩留りは、各工程の歩留りの積となるので、総
合歩留りが極めて悪く、コストが非常に高くなってしま
う。このため、上述したような半導体装置の電気的信頼
性を向上させるための構成をフィルムキャリヤで実現す
るには、技術的並びにコスト的な障害が極めて多いとい
う問題があった。
ン構造のフィルムキャリヤは、その製造工程が著しく複
雑となる。そして、このフィルムキャリヤを製造する場
合の総合歩留りは、各工程の歩留りの積となるので、総
合歩留りが極めて悪く、コストが非常に高くなってしま
う。このため、上述したような半導体装置の電気的信頼
性を向上させるための構成をフィルムキャリヤで実現す
るには、技術的並びにコスト的な障害が極めて多いとい
う問題があった。
【０００６】そこで本発明は、特殊な両面パターン構造
のフィルムキャリヤを用いることなく、半導体装置の電
気的信頼性を向上させるための構成を簡単かつ安価にす
ることができる多層フィルムキャリヤを提供することを
目的とする。
のフィルムキャリヤを用いることなく、半導体装置の電
気的信頼性を向上させるための構成を簡単かつ安価にす
ることができる多層フィルムキャリヤを提供することを
目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明による多層フィルムキャリヤは、半導体チッ
プ接続用のインナーリードと外部接続用のアウターリー
ドとを有する多数の導電性リードを絶縁性フィルム基材
上に形成してなる第１のフィルムキャリヤ単体と、導体
層を絶縁性フィルム基材上にほぼ全面的に形成してなる
第２のフィルムキャリヤ単体とを備え、前記第１のフィ
ルムキャリヤ単体と前記第２のフィルムキャリヤ単体と
を相互に積層すると共に、前記第２のフィルムキャリヤ
単体の導体層を前記第１のフィルムキャリヤ単体の多数
のリードのうち特定のリードに接続したものである。
に、本発明による多層フィルムキャリヤは、半導体チッ
プ接続用のインナーリードと外部接続用のアウターリー
ドとを有する多数の導電性リードを絶縁性フィルム基材
上に形成してなる第１のフィルムキャリヤ単体と、導体
層を絶縁性フィルム基材上にほぼ全面的に形成してなる
第２のフィルムキャリヤ単体とを備え、前記第１のフィ
ルムキャリヤ単体と前記第２のフィルムキャリヤ単体と
を相互に積層すると共に、前記第２のフィルムキャリヤ
単体の導体層を前記第１のフィルムキャリヤ単体の多数
のリードのうち特定のリードに接続したものである。
【０００８】この場合、前記特定のリードが接地用リー
ド及び電源用リードであり、前記第２のフィルムキャリ
ヤ単体が複数枚のフィルムキャリヤ単体によって構成さ
れ、これら複数枚のフィルムキャリヤ単体のうち少なく
とも２枚のフィルムキャリヤ単体の導体層がそれぞれ接
地層及び電源層であるとよい。
ド及び電源用リードであり、前記第２のフィルムキャリ
ヤ単体が複数枚のフィルムキャリヤ単体によって構成さ
れ、これら複数枚のフィルムキャリヤ単体のうち少なく
とも２枚のフィルムキャリヤ単体の導体層がそれぞれ接
地層及び電源層であるとよい。
【０００９】また、本発明による多層フィルムキャリヤ
は、半導体チップ接続用のインナーリードと外部接続用
のアウターリードとを有する多数の導電性リードを絶縁
性フィルム基材上に形成してなるフィルムキャリヤ単体
と、導体層のみで形成してなるシート単体とを備え、前
記フィルムキャリヤ単体と前記シート単体とを相互に積
層すると共に、前記シート単体の導体層を前記フィルム
キャリヤ単体の多数のリードのうち特定のリードに接続
したものである。
は、半導体チップ接続用のインナーリードと外部接続用
のアウターリードとを有する多数の導電性リードを絶縁
性フィルム基材上に形成してなるフィルムキャリヤ単体
と、導体層のみで形成してなるシート単体とを備え、前
記フィルムキャリヤ単体と前記シート単体とを相互に積
層すると共に、前記シート単体の導体層を前記フィルム
キャリヤ単体の多数のリードのうち特定のリードに接続
したものである。
【００１０】そして、上記各々の多層フィルムキャリヤ
において、前記特定のリードが接地用リードであり、前
記導体層が接地層であるとよい。また、前記特定のリー
ドが電源用リードであり、前記導体層が電源層であって
もよい。なお、前記導体層に接続リードを一体に設け、
この接続リードを介して前記特定のリードと前記導体層
とを接続するとよい。さらに、前記特定のリードと前記
導体層とをボンディングワイヤにより接続してもよい。
において、前記特定のリードが接地用リードであり、前
記導体層が接地層であるとよい。また、前記特定のリー
ドが電源用リードであり、前記導体層が電源層であって
もよい。なお、前記導体層に接続リードを一体に設け、
この接続リードを介して前記特定のリードと前記導体層
とを接続するとよい。さらに、前記特定のリードと前記
導体層とをボンディングワイヤにより接続してもよい。
【００１１】
【作用】上記のように構成された本発明によれば、リー
ドを有するフィルムキャリヤ単体と、導体層を有するフ
ィルムキャリヤ単体または導体層のみのシート単体とを
積層し、特定のリードと導体層を接続することによっ
て、複数層のパターン形成やスルーホール配線等が必要
な歩留りの悪い両面パターン構造のフィルムキャリヤを
用いることなく、例えば表層を信号ライン、第２層を接
地層、第３層を電源層といったような機能別に形成した
単層フィルムキャリヤを用いて、半導体装置の電気的信
頼性を向上させるための多層フィルムキャリヤが実現さ
れる。
ドを有するフィルムキャリヤ単体と、導体層を有するフ
ィルムキャリヤ単体または導体層のみのシート単体とを
積層し、特定のリードと導体層を接続することによっ
て、複数層のパターン形成やスルーホール配線等が必要
な歩留りの悪い両面パターン構造のフィルムキャリヤを
用いることなく、例えば表層を信号ライン、第２層を接
地層、第３層を電源層といったような機能別に形成した
単層フィルムキャリヤを用いて、半導体装置の電気的信
頼性を向上させるための多層フィルムキャリヤが実現さ
れる。
【００１２】
【実施例】以下、本発明による多層フィルムキャリヤの
実施例を図面を参照して説明する。
実施例を図面を参照して説明する。
【００１３】図１〜図３は第１実施例を示すものであ
る。まず、図２に示すように、フィルムキャリヤ単体１
１は、ポリイミド樹脂等からなる可撓性かつ絶縁性を有
するフィルム基材１２と、このフィルム基材１２上にＣ
ｕ箔等の導電性金属材料によりパターン形成された多数
のリード１３〜１５とによって構成されている。そし
て、例えば、リード１３は入出力信号用、リード１４は
接地用、リード１５は電源用となっている。フィルム基
材１２にはデバイス孔１６とアウターリード孔１７とが
形成され、デバイス孔１６とアウターリード孔１７との
間にはサポート部１２ａが残存されている。各リード１
３〜１５の一端はデバイス孔１６内に突出されたインナ
ーリード１３ａ〜１５ａとなっており、他端はアウター
リード孔１７に架橋されたアウターリード１３ｂ〜１５
ｂとなっている。なお、各アウターリード１３ｂ〜１５
ｂの先端にはテストパッド１３ｃ〜１５ｃが設けられて
いる。
る。まず、図２に示すように、フィルムキャリヤ単体１
１は、ポリイミド樹脂等からなる可撓性かつ絶縁性を有
するフィルム基材１２と、このフィルム基材１２上にＣ
ｕ箔等の導電性金属材料によりパターン形成された多数
のリード１３〜１５とによって構成されている。そし
て、例えば、リード１３は入出力信号用、リード１４は
接地用、リード１５は電源用となっている。フィルム基
材１２にはデバイス孔１６とアウターリード孔１７とが
形成され、デバイス孔１６とアウターリード孔１７との
間にはサポート部１２ａが残存されている。各リード１
３〜１５の一端はデバイス孔１６内に突出されたインナ
ーリード１３ａ〜１５ａとなっており、他端はアウター
リード孔１７に架橋されたアウターリード１３ｂ〜１５
ｂとなっている。なお、各アウターリード１３ｂ〜１５
ｂの先端にはテストパッド１３ｃ〜１５ｃが設けられて
いる。
【００１４】次に、図３に示すように、フィルムキャリ
ヤ単体２１は、上記フィルムキャリヤ単体１１と同様
に、フィルム基材２２にデバイス孔２６とアウターリー
ド孔２７とが形成されているが、そのサポート部２２ａ
上には、入出力信号のインピーダンス整合、及び接地配
線のインダクタンス低減等のために、Ｃｕ箔等からなる
導体層２４が全面的に（いわゆる、ベタ状態で）形成さ
れている。そして、導体層２４には接続リード２４ａ及
び２４ｂが一体に形成され、その接続リード２４ａはデ
バイス孔２６内に突出されると共に、接続リード２４ｂ
はアウターリード孔２７に架橋されている。
ヤ単体２１は、上記フィルムキャリヤ単体１１と同様
に、フィルム基材２２にデバイス孔２６とアウターリー
ド孔２７とが形成されているが、そのサポート部２２ａ
上には、入出力信号のインピーダンス整合、及び接地配
線のインダクタンス低減等のために、Ｃｕ箔等からなる
導体層２４が全面的に（いわゆる、ベタ状態で）形成さ
れている。そして、導体層２４には接続リード２４ａ及
び２４ｂが一体に形成され、その接続リード２４ａはデ
バイス孔２６内に突出されると共に、接続リード２４ｂ
はアウターリード孔２７に架橋されている。
【００１５】上記のように構成された２枚のフィルムキ
ャリヤ単体１１及び２１が、図１に示すように、重ね合
わされて一体化されている。即ち、まずフィルムキャリ
ヤ単体２１の接続リード２４ｂを所定長さに切断し、接
続リード２４ａ及び２４ｂを所定形状に成形しておく。
そして、フィルムキャリヤ単体１１とフィルムキャリヤ
単体２１とを接着剤にて貼り合わせる。そして、接続リ
ード２４ａ及び２４ｂをインナーリード１４ａ及びアウ
ターリード１４ｂに熱圧着等により接合する。各リード
に予めメッキ処理が施され、Ａｕ−ハンダ、Ｓｎ−ハン
ダ、或いはＡｕ−Ａｕ接合によって、熱圧着が可能であ
る。
ャリヤ単体１１及び２１が、図１に示すように、重ね合
わされて一体化されている。即ち、まずフィルムキャリ
ヤ単体２１の接続リード２４ｂを所定長さに切断し、接
続リード２４ａ及び２４ｂを所定形状に成形しておく。
そして、フィルムキャリヤ単体１１とフィルムキャリヤ
単体２１とを接着剤にて貼り合わせる。そして、接続リ
ード２４ａ及び２４ｂをインナーリード１４ａ及びアウ
ターリード１４ｂに熱圧着等により接合する。各リード
に予めメッキ処理が施され、Ａｕ−ハンダ、Ｓｎ−ハン
ダ、或いはＡｕ−Ａｕ接合によって、熱圧着が可能であ
る。
【００１６】そして、半導体チップ１の上面に形成され
た多数の電極にフィルムキャリヤ単体１１の各インナー
リード１３ａ〜１５ａが一括ボンディングされ、その半
導体チップ１が各インナーリード１３ａ〜１５ａに電気
的に接続されかつ機械的に保持される。なお、その接合
は、各電極に設けられたバンプ或いは各インナーリード
１３ａ〜１５ａに設けられた転写バンプを介して行われ
る。なお、半導体チップ１のボンディングは、フィルム
キャリヤ単体１１及び２１を積層する前または後のいず
れでもよい。
た多数の電極にフィルムキャリヤ単体１１の各インナー
リード１３ａ〜１５ａが一括ボンディングされ、その半
導体チップ１が各インナーリード１３ａ〜１５ａに電気
的に接続されかつ機械的に保持される。なお、その接合
は、各電極に設けられたバンプ或いは各インナーリード
１３ａ〜１５ａに設けられた転写バンプを介して行われ
る。なお、半導体チップ１のボンディングは、フィルム
キャリヤ単体１１及び２１を積層する前または後のいず
れでもよい。
【００１７】上述の多層フィルムキャリヤによれば、接
地用のリード１４に対して導体層２４が接地層として電
気的に並列に挿入されることになるので、微細かつ長い
リード１４に生じるインダクタンスが低減され、半導体
装置の電気的信頼性を向上させることができる。そし
て、各々のフィルムキャリヤ単体１１及び２１は、機能
別に形成された単層のフィルムキャリヤであるから、極
めて簡単かつ安価に製造することができ、高速信号を扱
うＬＳＩ等を実装するのに最適で電気的信頼性に優れた
多層フィルムキャリヤを得ることができる。
地用のリード１４に対して導体層２４が接地層として電
気的に並列に挿入されることになるので、微細かつ長い
リード１４に生じるインダクタンスが低減され、半導体
装置の電気的信頼性を向上させることができる。そし
て、各々のフィルムキャリヤ単体１１及び２１は、機能
別に形成された単層のフィルムキャリヤであるから、極
めて簡単かつ安価に製造することができ、高速信号を扱
うＬＳＩ等を実装するのに最適で電気的信頼性に優れた
多層フィルムキャリヤを得ることができる。
【００１８】なお、上記第１実施例の構成において、フ
ィルムキャリヤ単体２１の導体層２４を電源層とし、こ
れを電源用のリード１５に接続してもよい。また、導体
層２４を複数区域に分割して接地層及び電源層とし、こ
れらを接地用のリード１４及び電源用のリード１５にそ
れぞれ接続することも可能である。
ィルムキャリヤ単体２１の導体層２４を電源層とし、こ
れを電源用のリード１５に接続してもよい。また、導体
層２４を複数区域に分割して接地層及び電源層とし、こ
れらを接地用のリード１４及び電源用のリード１５にそ
れぞれ接続することも可能である。
【００１９】次に、図４は第２実施例を示すものであ
り、上記第１実施例のフィルムキャリヤ単体２１の下に
さらにフィルムキャリヤ単体３１を積層したものであ
る。フィルムキャリヤ単体３１のフィルム基材３２のサ
ポート部３２ａ上には導体層３５が形成され、この導体
層３５の接続リード３５ａ及び３５ｂが電源用リード１
５のインナーリード１５ａ及びアウターリード１５ｂに
接続されている。この例によれば、フィルムキャリヤ単
体２１の導体層２４を接地層とし、フィルムキャリヤ単
体３１の導体層３５を電源層とすることにより、完全に
機能別に形成された３枚の単層のフィルムキャリヤ単体
１１、２１及び３１によって、電気的信頼性の高い多層
フィルムキャリヤを構成することができる。
り、上記第１実施例のフィルムキャリヤ単体２１の下に
さらにフィルムキャリヤ単体３１を積層したものであ
る。フィルムキャリヤ単体３１のフィルム基材３２のサ
ポート部３２ａ上には導体層３５が形成され、この導体
層３５の接続リード３５ａ及び３５ｂが電源用リード１
５のインナーリード１５ａ及びアウターリード１５ｂに
接続されている。この例によれば、フィルムキャリヤ単
体２１の導体層２４を接地層とし、フィルムキャリヤ単
体３１の導体層３５を電源層とすることにより、完全に
機能別に形成された３枚の単層のフィルムキャリヤ単体
１１、２１及び３１によって、電気的信頼性の高い多層
フィルムキャリヤを構成することができる。
【００２０】次に、図５は第３実施例を示すものであ
り、フィルムキャリヤ単体１１のリード１４及び１５と
半導体チップ１との接続をＴＡＢではなく、ボンディン
グワイヤ４０によって行ったものである。フィルムキャ
リヤ単体１１の下に積層されたフィルムキャリヤ単体２
１にはデバイス孔がなく、フィルム基材２２上に導体層
２４が全面的に形成されている。そして、この導体層２
４上に半導体チップ１が搭載されている。この例におい
ては、フィルムキャリヤ単体１１及び２１を積層化し、
そのフィルムキャリヤ単体２１上に半導体チップ１を搭
載することによって、半導体チップ１の上面の電極面と
フィルムキャリヤ単体１１のリード面との段差が小さく
なる（完全に段差を無くすことも可能である）ので、ワ
イヤボンディング精度の向上を図ることができる。な
お、導体層２４の接続リード２４ｂがリード１４に接続
されることによる電気的信頼性の向上は前記第１実施例
と同様である。
り、フィルムキャリヤ単体１１のリード１４及び１５と
半導体チップ１との接続をＴＡＢではなく、ボンディン
グワイヤ４０によって行ったものである。フィルムキャ
リヤ単体１１の下に積層されたフィルムキャリヤ単体２
１にはデバイス孔がなく、フィルム基材２２上に導体層
２４が全面的に形成されている。そして、この導体層２
４上に半導体チップ１が搭載されている。この例におい
ては、フィルムキャリヤ単体１１及び２１を積層化し、
そのフィルムキャリヤ単体２１上に半導体チップ１を搭
載することによって、半導体チップ１の上面の電極面と
フィルムキャリヤ単体１１のリード面との段差が小さく
なる（完全に段差を無くすことも可能である）ので、ワ
イヤボンディング精度の向上を図ることができる。な
お、導体層２４の接続リード２４ｂがリード１４に接続
されることによる電気的信頼性の向上は前記第１実施例
と同様である。
【００２１】次に、図６は第４実施例を示すものであ
り、フィルムキャリヤ単体１１のリード１４とフィルム
キャリヤ単体２１の導体層２４とをボンディングワイヤ
５０によって接続したものである。この例によれば、上
記第３実施例と同様にボンディングワイヤ４０によって
半導体チップ１の接続を行う際に、ボンディングワイヤ
５０による導体層２４の接続も行うことができるので、
製造工程の削減を図ることができる。
り、フィルムキャリヤ単体１１のリード１４とフィルム
キャリヤ単体２１の導体層２４とをボンディングワイヤ
５０によって接続したものである。この例によれば、上
記第３実施例と同様にボンディングワイヤ４０によって
半導体チップ１の接続を行う際に、ボンディングワイヤ
５０による導体層２４の接続も行うことができるので、
製造工程の削減を図ることができる。
【００２２】次に、図７は第５実施例を示すものであ
り、上記第４実施例と機能的には同等であるが、フィル
ムキャリヤ単体２１の代わりにＣｕ箔等の導体層６４の
みで形成してなるシート単体６０を、フィルムキャリヤ
単体１１のフィルム基材１２の下に全面的に貼り合わせ
て一体化したものである。この例によれば、積層化され
るのが導体層６４だけであるから、電気的信頼性に優れ
た多層フィルムキャリヤがより簡単かつ容易に得られ
る。
り、上記第４実施例と機能的には同等であるが、フィル
ムキャリヤ単体２１の代わりにＣｕ箔等の導体層６４の
みで形成してなるシート単体６０を、フィルムキャリヤ
単体１１のフィルム基材１２の下に全面的に貼り合わせ
て一体化したものである。この例によれば、積層化され
るのが導体層６４だけであるから、電気的信頼性に優れ
た多層フィルムキャリヤがより簡単かつ容易に得られ
る。
【００２３】以上、本発明の実施例に付き説明したが、
本発明は上記実施例に限定されることなく、本発明の技
術的思想に基づいて各種の有効な変更並びに応用が可能
である。
本発明は上記実施例に限定されることなく、本発明の技
術的思想に基づいて各種の有効な変更並びに応用が可能
である。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
リードを有するフィルムキャリヤ単体と、導体層を有す
るフィルムキャリヤ単体または導体層のみのシート単体
とを積層し、特定のリードと導体層を接続することによ
って、技術的並びにコスト的な障害が極めて多い特殊な
両面パターン構造のフィルムキャリヤを用いることな
く、機能別に形成したフィルムキャリヤ単体またはシー
ト単体によって、半導体装置の電気的信頼性を向上させ
るための構成を簡単かつ安価にすることができる。特
に、多層フィルムキャリヤを製造する場合の総合歩留り
は、従来技術によれば各工程の歩留りの積となるが、本
発明の多層フィルムキャリヤによれば、個々の完成した
フィルムキャリヤ単体を積層するだけで済むので、同じ
機能を有する多層フィルムキャリヤを１００％に近い歩
留りで製造することができる。
リードを有するフィルムキャリヤ単体と、導体層を有す
るフィルムキャリヤ単体または導体層のみのシート単体
とを積層し、特定のリードと導体層を接続することによ
って、技術的並びにコスト的な障害が極めて多い特殊な
両面パターン構造のフィルムキャリヤを用いることな
く、機能別に形成したフィルムキャリヤ単体またはシー
ト単体によって、半導体装置の電気的信頼性を向上させ
るための構成を簡単かつ安価にすることができる。特
に、多層フィルムキャリヤを製造する場合の総合歩留り
は、従来技術によれば各工程の歩留りの積となるが、本
発明の多層フィルムキャリヤによれば、個々の完成した
フィルムキャリヤ単体を積層するだけで済むので、同じ
機能を有する多層フィルムキャリヤを１００％に近い歩
留りで製造することができる。
【図１】本発明の第１実施例による多層フィルムキャリ
ヤの断面図である。
ヤの断面図である。
【図２】第１実施例におけるリードを有するフィルムキ
ャリヤ単体を示し、（ａ）は平面図、（ｂ）は断面図で
ある。
ャリヤ単体を示し、（ａ）は平面図、（ｂ）は断面図で
ある。
【図３】第１実施例における導体層を有するフィルムキ
ャリヤ単体を示し、（ａ）は平面図、（ｂ）は断面図で
ある。
ャリヤ単体を示し、（ａ）は平面図、（ｂ）は断面図で
ある。
【図４】本発明の第２実施例による多層フィルムキャリ
ヤの断面図である。
ヤの断面図である。
【図５】本発明の第３実施例による多層フィルムキャリ
ヤの断面図である。
ヤの断面図である。
【図６】本発明の第４実施例による多層フィルムキャリ
ヤの断面図である。
ヤの断面図である。
【図７】本発明の第５実施例による多層フィルムキャリ
ヤの断面図である。
ヤの断面図である。
【符号の説明】 １ 半導体チップ １１、２１、３１ フィルムキャリヤ単体 １２、２２、３２ フィルム基材 １３〜１５ リード １３ａ〜１５ａ インナーリード １３ｂ〜１５ｂ アウターリード ２４、３５ 導体層 ２４ａ、２４ｂ、３５ａ、３５ｂ 接続リード ４０、５０ ボンディングワイヤ ６０ シート単体 ６４ 導体層
Claims (7)
- 【請求項１】 半導体チップ接続用のインナーリードと
外部接続用のアウターリードとを有する多数の導電性リ
ードを絶縁性フィルム基材上に形成してなる第１のフィ
ルムキャリヤ単体と、導体層を絶縁性フィルム基材上に
ほぼ全面的に形成してなる第２のフィルムキャリヤ単体
とを備え、 前記第１のフィルムキャリヤ単体と前記第２のフィルム
キャリヤ単体とを相互に積層すると共に、前記第２のフ
ィルムキャリヤ単体の導体層を前記第１のフィルムキャ
リヤ単体の多数のリードのうち特定のリードに接続した
ことを特徴とする多層フィルムキャリヤ。 - 【請求項２】 前記特定のリードが接地用リード及び電
源用リードであり、前記第２のフィルムキャリヤ単体が
複数枚のフィルムキャリヤ単体によって構成され、これ
ら複数枚のフィルムキャリヤ単体のうち少なくとも２枚
のフィルムキャリヤ単体の導体層がそれぞれ接地層及び
電源層であることを特徴とする請求項１記載の多層フィ
ルムキャリヤ。 - 【請求項３】 半導体チップ接続用のインナーリードと
外部接続用のアウターリードとを有する多数の導電性リ
ードを絶縁性フィルム基材上に形成してなるフィルムキ
ャリヤ単体と、導体層のみで形成してなるシート単体と
を備え、 前記フィルムキャリヤ単体と前記シート単体とを相互に
積層すると共に、前記シート単体の導体層を前記フィル
ムキャリヤ単体の多数のリードのうち特定のリードに接
続したことを特徴とする多層フィルムキャリヤ。 - 【請求項４】 前記特定のリードが接地用リードであ
り、前記導体層が接地層であることを特徴とする請求項
１または３記載の多層フィルムキャリヤ。 - 【請求項５】 前記特定のリードが電源用リードであ
り、前記導体層が電源層であることを特徴とする請求項
１または３記載の多層フィルムキャリヤ。 - 【請求項６】 前記導体層に接続リードを一体に設け、
この接続リードを介して前記特定のリードと前記導体層
とを接続したことを特徴とする請求項１または３記載の
多層フィルムキャリヤ。 - 【請求項７】 前記特定のリードと前記導体層とをボン
ディングワイヤにより接続したことを特徴とする請求項
１または３記載の多層フィルムキャリヤ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4200647A JPH0621156A (ja) | 1992-07-03 | 1992-07-03 | 多層フィルムキャリヤ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4200647A JPH0621156A (ja) | 1992-07-03 | 1992-07-03 | 多層フィルムキャリヤ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621156A true JPH0621156A (ja) | 1994-01-28 |
Family
ID=16427880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4200647A Withdrawn JPH0621156A (ja) | 1992-07-03 | 1992-07-03 | 多層フィルムキャリヤ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148367A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | 半導体集積回路装置 |
-
1992
- 1992-07-03 JP JP4200647A patent/JPH0621156A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148367A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6440770B1 (en) | Integrated circuit package | |
| KR100550480B1 (ko) | 다중 계층 어레이 커패시터 및 그 제작 방법 | |
| US6693346B2 (en) | Semiconductor memory module having double-sided stacked memory chip layout | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| US5841191A (en) | Ball grid array package employing raised metal contact rings | |
| US4195195A (en) | Tape automated bonding test board | |
| JPH0697225A (ja) | 半導体装置 | |
| KR0127678B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5221858A (en) | Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same | |
| US5787575A (en) | Method for plating a bond finger of an intergrated circuit package | |
| US5016082A (en) | Integrated circuit interconnect design | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
| WO1998010466A1 (en) | An integrated circuit package | |
| JPH06140738A (ja) | リードレスチップキャリア | |
| JPH0621156A (ja) | 多層フィルムキャリヤ | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| JP2541268B2 (ja) | 半導体装置のリ―ド構造 | |
| JPH0425144A (ja) | ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法 | |
| JPH07176572A (ja) | 多層配線ｔａｂ用テープキャリアおよびこれを用いた半導体装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| KR0155438B1 (ko) | 멀티칩 모듈 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |