JPH07176572A - 多層配線tab用テープキャリアおよびこれを用いた半導体装置 - Google Patents

多層配線tab用テープキャリアおよびこれを用いた半導体装置

Info

Publication number
JPH07176572A
JPH07176572A JP5320354A JP32035493A JPH07176572A JP H07176572 A JPH07176572 A JP H07176572A JP 5320354 A JP5320354 A JP 5320354A JP 32035493 A JP32035493 A JP 32035493A JP H07176572 A JPH07176572 A JP H07176572A
Authority
JP
Japan
Prior art keywords
layer
wiring
tape carrier
semiconductor device
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5320354A
Other languages
English (en)
Inventor
Kenji Yamaguchi
口 健 司 山
Masaharu Takagi
城 正 治 高
Takaharu Yonemoto
本 隆 治 米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP5320354A priority Critical patent/JPH07176572A/ja
Publication of JPH07176572A publication Critical patent/JPH07176572A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

(57)【要約】 【目的】フィンガリードの微細配線化を図ると共に、高
速伝送ならびに高い周波数の信号の伝送特性を向上し
た、例えば、200ピン以上の多層配線TABテープキ
ャリアと、この多層配線TAB用テープキャリアを用い
た半導体装置の提供。 【構成】半導体装置に用いられるTAB用テープキャリ
ア10であって、可撓性絶縁層の表面に信号配線層32
が形成された信号配線用一層配線テープキャリアと、可
撓性絶縁層の表面に接地あるいは電源供給用導体層42
が形成された導体用一層配線テープキャリアと、前記種
類の異なる複数の一層配線テープキャリアの間に介在す
る接着剤層14とを有することを特徴とする多層配線T
AB用テープキャリアにより、上記目的を達成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、TAB(Tape A
utomated Bonding)用テープキャリア
およびこれを用いた半導体装置に関し、特にフィンガ付
きベタ板状の接地用導体層あるいは電源供給用導体層
と、微細配線信号層とを設けた多層配線TAB用テープ
キャリアおよびこれを用いた半導体装置に関する。
【0002】
【従来の技術】従来、半導体素子(以下、LSIと記述
する。)の電極接続の技術としては、ワイヤボンディン
グ法が多く用いられている。最近、そのワイヤボンディ
ング法に代わってテープキャリアを用いたTAB法が多
用されるようになってきている。I/O(入出力端子)
の少ない200ピンクラスまでのLSIの電極接続には
非常に有効な方法である。
【0003】近年、LSIの集積度の向上により、I/
Oの多い400ピンクラスのリードフレームにおいても
小型化と高速伝送の要求がある。ここで、図14に従来
の一層配線TABテープキャリアの平面図を示す。一層
配線TABテープキャリア74は、絶縁層76にデバイ
スホール84、アウタリード形成穴86およびスプロケ
ットホール88を打ち抜き、この絶縁層76の片面に配
線層(信号配線、接地および電源配線)78を形成した
ものである。また、一層配線TABテープキャリア74
のフィンガ82の配列は、図15に示すように直線状に
なっている。図14に示すように、従来の一層配線TA
Bテープキャリア74は、その形状は簡単であるが、テ
ープキャリアと、LSI28の電源用、接地用および信
号用の端子とが同一平面上に互いに近接して配置されて
いるので、高速伝送を行うために高い周波数の信号を伝
送する場合、相互の端子間で電磁的な干渉(クロストー
ク)が発生するという欠点があった。
【0004】また、誘導電流を適切に除去できる接地層
等もないため、静電容量が大きくなり、これも伝送特性
低下の原因となっている。この欠点を解消するため、近
年では、例えば信号層と絶縁層のスルーホールを介し
て、接地層あるいは電源供給層をサンドイッチ状に設け
て、LSIの信号ならびに電源用あるいは接地用の突起
端子をそれぞれギャングボンディング接続した多層(特
に、2層配線)構造のTABテープキャリアの応用が提
案されている。
【0005】I/Oの多い200ピンクラス以上のLS
Iに用いられるTABテープキャリアは、多ピン化によ
るパッケージサイズの増大がTABテープキャリアの配
線長の増大を伴い、TABテープキャリア内の配線のイ
ンダクタンス(L)、容量(C)、抵抗(R)が増大
し、信号伝送の遅れ、ノイズの誘発等の原因となる。さ
らに、高速伝送を行うのに、LSIの高集積化は同時切
り換えI/O本数の増加となり、同時切り換えノイズが
増大する。その上高い周波数の信号を伝送する場合、イ
ンダクタンス(L)、容量(C)、抵抗(R)の影響が
増大し、多層のTABテープキャリア内の電気配線にも
特別の工夫が必要となる。
【0006】ここで、最も重要な配慮すべき点は、CM
OS・LSIでは、スイッチング毎にゲート容量が充放
電され、立ち上がり、立ち下がり時間の早い電流が流れ
ることである。I/Oの多い200ピンクラス以上のL
SIのI/O同時切り換え時の立ち上がり、立ち下がり
電流が集合する電源あるいはグランドのインダクタンス
(L)による電圧の揺らぎが静止回路の誤動作の原因と
なる。
【0007】一方、この欠点を解消するため、信号層と
絶縁層のスルーホールを介して、接地層あるいは電源供
給層をサンドイッチ状に設けて、LSIの信号ならびに
電源あるいは接地用の突起端子をそれぞれギャングボン
ディング接続した多層(2層配線)構造のTABテープ
キャリアが応用されている。しかし信号層と絶縁層のス
ルーホールを介して、接地層あるいは電源供給層をサン
ドイッチ状に設ける量産的で、安価な製法、あるいは信
頼性の高い方法は少ない。従って、2層配線TABテー
プキャリアを利用した量産的で、信頼性の高い半導体装
置は少ない。
【0008】
【発明が解決しようとする課題】本発明の目的は、前記
従来例に基づく種々の問題点をかえりみて、フィンガリ
ードの微細配線化を図ると共に、高速伝送ならびに高い
周波数の信号の伝送特性を向上した多ピン、特に、20
0ピン以上の多層配線TABテープキャリアと、この多
層配線TAB用テープキャリアを用いた半導体装置を提
供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体装置に用いられるTAB用テープ
キャリアであって、可撓性絶縁層の表面に信号配線層が
形成された信号配線用一層配線テープキャリアと、可撓
性絶縁層の表面に接地あるいは電源供給用導体層が形成
された導体用一層配線テープキャリアと、前記種類の異
なる複数の一層配線テープキャリアの間に介在する接着
剤層とを有することを特徴とする多層配線TAB用テー
プキャリアを提供するものである。
【0010】ここで、前記接着剤層は、前記信号配線用
一層配線テープキャリアの前記可撓性絶縁層と、前記導
体用一層配線テープキャリアの前記可撓性絶縁層との間
を接合しているのが好ましい。
【0011】また、前記接着剤層は、前記信号配線用一
層配線テープキャリアの前記信号配線層と、前記導体用
一層配線テープキャリアの前記接地あるいは電源供給用
導体層との間を接合している絶縁性接着剤層であるのが
好ましい。
【0012】また、前記接着剤層は、前記信号配線用一
層配線テープキャリアの前記可撓性絶縁層と、前記導体
用一層配線テープキャリアの前記接地あるいは電源供給
用導体層との間を接合しているのが好ましい。
【0013】また、上記各態様のいずれかの多層配線T
AB用テープキャリアであって、少なくともボンディン
グエリアに、Au,SnまたはAgめっきが施されてい
るのが好ましい。
【0014】また、本発明は、上記各態様のいずれかの
多層配線TAB用テープキャリアと、多数のバンプを具
備した半導体素子と、配線部が形成されたプリントボー
ドとを用いた半導体装置であって、前記信号配線用一層
配線テープキャリアの前記可撓性絶縁層および前記導体
用一層配線テープキャリアの前記可撓性絶縁層が、デバ
イスホールを有し、前記信号配線層および前記導体層
が、前記可撓性絶縁層から、デバイスホールに突出した
フィンガと、外側に突出したアウターリードとを有して
おり、前記フィンガと前記バンプとがギャングボンディ
ングされており、前記アウターリードと前記配線部とが
ギャングボンディングされていることを特徴とする半導
体装置を提供するものである。
【0015】
【発明の作用】本発明の多層配線TAB用テープキャリ
アは、可撓性絶縁層の表面に信号配線層が形成された信
号配線用一層配線テープキャリアと、可撓性絶縁層の表
面にフィンガ付きベタ板状の接地あるいは電源供給用導
体層が形成された導体用一層配線テープキャリアとを、
接着剤層を介して貼り合わせるものである。ここで、本
発明においては、信号配線用および導体用一層配線テー
プキャリアとは、両可撓性絶縁層どうし、あるいは信号
配線層と導体層、もしくは信号配線用一層配線テープキ
ャリアの可撓性絶縁層と導体層を接着剤層、好ましくは
絶縁性接着剤層によって貼り合わされる。
【0016】また、本発明の半導体装置は本発明の多層
配線TAB用テープキャリアを用いて製作するものであ
る。本発明の半導体装置は、即ち、信号配線層と、接地
あるいは電源供給用導体層との間に可撓性絶縁層および
絶縁性接着剤層の少なくとも一方を有しているので、従
来の1層配線TABテープキャリアを用いた半導体装置
と比べ、半導体装置のノイズ量およびインダクタンスを
格段に低減できる。また、本発明の半導体装置により、
I/Oの多い、特に、200ピンクラス以上の高周波信
号の高速伝送を行う場合、同時切り替え時の立ち上が
り、立ち下がり電流の集合する電源および接地層のイン
ダクタンスによる電圧の揺らぎを低減でき、静止回路の
誤動作を防止できる。また、本発明の半導体装置は、L
SIの接続において、ワイヤボンディングとは異なりフ
ィンガによるAu/Au等の接続であるため、クロック
周波数が50MHz以上であっても反射による損失を少
なくでき、高周波信号の高速伝送特性が大幅に向上でき
る。
【0017】また、本発明の多層配線TAB用テープキ
ャリアは、テスティングパッドを有しており、LSIの
信頼性のテストができるため、本発明の半導体装置は信
頼性を大幅に向上できる。また、本発明の多層配線TA
B用テープキャリアは、その製法が単純で、しかも接続
の信頼性が高いため、本発明の半導体装置は信頼性を大
幅に向上できる。さらに、本発明の多層配線TAB用テ
ープキャリアは、そのフィンガの狭ピッチ化に優れてお
り、小サイズのLSIの実装が可能であり、多ピン化、
特に、200ピン以上の多ピン化に有利であるため、本
発明の半導体装置は小型化に優れ、高集積化に優れてい
る。
【0018】
【実施例】本発明に係わる多層配線TAB用テープキャ
リアと、この多層配線TAB用テープキャリアを用いた
半導体装置とを、添付の図面に示す好適実施例に基づい
て以下に詳細に説明する。
【0019】図1および図2は、本発明の第1の態様の
多層配線TAB用テープキャリアの一実施例の斜視図お
よび断面図である。同図に示すように、本発明の第1の
態様の多層配線TAB用テープキャリア10は、信号配
線用TABテープキャリア30と、接地用あるいは電源
供給用TABテープキャリア40と、この信号配線用T
ABテープキャリア30および接地用あるいは電源用T
ABテープキャリア40を貼り合わせる接着剤層14と
を有する。
【0020】ここで、信号配線用TABテープキャリア
30は、図3に示すようにデバイスホール48、アウタ
リード形成穴50aとこれに連結されたテスティングパ
ッド穴54aおよびスプロケットホール52が打ち抜か
れた可撓性絶縁層12aと、信号配線層32とが接着剤
層14aを介して貼り合わされた構造になっている。同
様に、接地あるいは電源供給用TABテープキャリア4
0は、図4に示すようにデバイスホール48、アウタリ
ード形成穴50b、テスティングパッド穴54bおよび
スプロケットホール52が打ち抜かれた可撓性絶縁層1
2bと、接地層あるいは電源配線層42とが接着剤層1
4bを介して貼り合わされた構造になっている。
【0021】本発明の第1の態様の多層配線TAB用テ
ープキャリア10は、図3に示す信号配線用一層配線T
ABテープキャリア30の可撓性絶縁層面12aと、図
4に示す接地あるいは電源供給用一層配線TABテープ
キャリア40の可撓性絶縁層面12bとを、接着剤層1
4によって貼り合わせたことを特徴としている。
【0022】ここで、多層配線TAB用テープキャリア
10の信号配線層32側の片面から、全てのテスティン
グパッド56を介してLSI28の信頼性のテストがで
きるように、信号配線用一層配線TABテープキャリア
30の可撓性絶縁層12aおよび接地あるいは電源供給
用一層配線TABテープキャリア40の可撓性絶縁層1
2bの少なくともテスティングパッド56部分にこれを
露出させるためテスティングパッド穴54aおよび54
bが打ち抜かれている。ここで、図3に示すテープキャ
リア30の可撓性絶縁層12aに形成されたテスティン
グパッド穴54aはアウタリード形成穴50aとつなが
っているが、図4に示すテープキャリア40のように可
撓性絶縁層12bに形成されたテスティングパッド穴5
4bはアウタリード形成穴50bから独立していても良
い。なお、両テープキャリア30および40のアウタリ
ード形成穴50aおよび50bは、図1および図3に点
線で示す切り離し線24を含んでいれば、同一であって
も異なっていても良い。
【0023】また、本発明においては、アウタリード2
0、即ち、接地あるいは電源層のアウタリード46およ
び信号層のアウタリード36と、フィンガ18、即ち、
接地あるいは電源層のフィンガ44および信号層の先端
のフィンガ34を有した多層配線TABテープキャリア
にAu、SnまたはAgめっきを施すのが好ましい。そ
の理由は、LSI28の各電極とフィンガ18(34、
44)によりギャングボンディングで接続する際に、L
SI28の各突起電極がAuである場合には、Auめっ
きを施すとAu/Au接合ができ、また、Snめっきを
施すとAu/Sn接合ができ、さらに、Agめっきを施
すとAu/Ag接合ができるためである。また、アウタ
リード20(36、46)とプリントボードの配線とを
ギャングボンディングで接続する際、プリントボードの
配線上のめっきがAu、Sn、はんだ(Pb−Sn合
金)であっても、めっきの材質を前記と同様に変えるこ
とにより信頼性の高い接合が得られるためである。
【0024】なお、本発明においては、図1に示すよう
にフィンガ18(34、44)の配列は、図15に示す
従来のフィンガ82の配列のように直線でも良く、図1
3に示すように2列の千鳥あるいは3列の千鳥であって
も良い。また、信号配線層32および接地あるいは電源
配線層42の材質は、特に制限的ではなく純Cuでも良
く、Cu合金およびFe−42%合金でも応用すること
ができる。さらに、可撓性絶縁層12(12a、12
b)は、特に制限的ではなくポリイミドテープ材質、例
えばユーピレックスSでも良いし、カプトン等でも応用
することができる。
【0025】ここで、本発明の第1の態様において、本
発明の半導体装置を形成する際に、図2の断面図に示す
ように信号配線層32、接着剤層14aおよび絶縁層1
2aと、絶縁層12b、接着剤層14bおよび接地ある
いは電源配線層42とを接着剤層14で挟んだ2層のフ
ィンガ18(34、44)および2層のアウタリード2
0(36、46)で、LSI28ならびにプリントボー
ドと電気的に接続する理由は、即ち、層間に絶縁層12
a、12b(ポリイミド)を有しているので、接続部の
インダクタンス(L)を減少させ、線間および対地等の
容量(C)を減少させ特性インピーダンスを整合させる
ためである。また、LSI28の各電極とフィンガ18
によりギャングボンディングで接続されているのは、高
速電送のため動作クロック周波を50MHzより大きく
する必要があるが、大きくしてもワイヤボンディングと
異なり、反射によるノイズの発生を抑制できるためであ
る。
【0026】次に、本発明のテープキャリアが接地ある
いは電源配線層42および信号配線層32の多層配線構
造である理由は以下に示すとおりである。
【0027】高速で集積度が高いCMOS・LSIを例
にとると、本発明の多層配線TAB用テープキャリアを
用いた半導体装置の断面構造は、全面板状の接地あるい
は電源配線層42の可撓性絶縁層12bを介して、微細
信号配線層32を設けた多層配線TAB用テープキャリ
アのフィンガ18と、LSI28のバンプ26とをギャ
ングボンディングで接続したものである。
【0028】さて、CMOS・LSIでは、スイッチン
グ毎にゲート容量が充放電され、立ち上がり、立ち下が
り時間の早い電流が流れる。I/Oの多い200ピンク
ラス以上の同時切り換え時の立ち上がり、立ち下がり電
流の集合する電源およびグランド(接地)のインダクタ
ンス(L)による電圧の揺らぎが問題となる。この揺ら
ぎが静止回路の誤動作の原因となる。
【0029】ところで、本発明の接地あるいは電源配線
層42および信号配線層32の配置構造では、スイッチ
ング毎にゲート容量が充放電され、立ち上がり時に電源
層に立ち上がり時間の早い電流が流れるようにし、立ち
下がり時に接地層に立ち下がり時間の早い電流が流れる
ようにし、電源および接地のインダクタンス(L)によ
る電圧の揺らぎを減少した構造となっている。
【0030】また、本発明において、可撓性絶縁層12
aの片面に接着剤層14aを介して、信号配線層32を
有する1層配線TABテープキャリア30と、同様に、
可撓性絶縁層12bの片面に接着剤層14bを介して、
ベタ板状の接地あるいは電源配線層42を有する1層配
線TABテープキャリア40とを、接着剤層14を介し
て重ね貼り合わせ、2層配線TABテープキャリア10
とするのは、まず、一方の接着剤層付きの1層配線TA
Bテープキャリアを製作し、次に、他方の1層配線TA
Bテープキャリアを製作し、位置決め後、重ね貼り合わ
せした多層配線TABテープキャリア製作する方法が、
量産に最適であるからである。本発明の第1の態様の多
層配線TAB用テープキャリアは基本的に以上のように
構成される。
【0031】次に、本発明の第2の態様の多層配線TA
B用テープキャリアについて説明する。
【0032】図5および図6に、本発明の第2の態様の
多層配線TAB用テープキャリアの一実施例の斜視図お
よび断面図を示す。同図に示すように本発明の第2の態
様の多層配線TAB用テープキャリア58は、図7に示
す信号配線用一層配線TABテープキャリア62の信号
配線層面32と、図8に示す接地あるいは電源供給用一
層配線TABテープキャリア64の接地あるいは電源配
線層面42とを、接着剤層14を解して貼り合わせたも
のであり、図1〜4に示す本発明の第1の態様の多層配
線TAB用テープキャリア10と、両テープキャリアの
貼り合わせ方が異なり、従って、アウタリードを形成穴
60の形状と、これを形成するために両テープキャリア
62、64にそれぞれ空けられたアウタリード形成穴6
0a、60bの形状と、テープキャリア62に空けられ
たテスティングパッド穴54aの形状とが異なる、従っ
て、両テープキャリア62、64とが異なること以外は
同じであるので、同一の構成要素には同一の番号を付
し、その詳細な説明は省略する。
【0033】図5および図6に示す構造の本発明の多層
配線TAB用テープキャリア58は、図7に示す信号配
線用一層配線TABテープキャリア62と、図8に示す
接地あるいは電源供給用一層配線TABテープキャリア
64と、これらを貼り合わせる絶縁性接着剤層14とか
ら構成されている。また、信号配線用一層配線TABテ
ープキャリア62は、デバイスホール48、アウタリー
ド形成穴60aと連結したテスティングパッド穴54a
およびスプロケットホール52が打ち抜かれた可撓性絶
縁層12aと、信号配線層32とが、接着剤層14aを
介して貼り合わされた構造になっている。同様に、接地
あるいは電源供給用一層配線TABテープキャリア64
は、デバイスホール48、アウタリード形成穴60bお
よびスプロケットホール52が打ち抜かれた可撓性絶縁
層12bと、接地あるいは電源配線42とが、接着剤層
14bを介して貼り合わされた構造になっている。
【0034】ここで、本態様においては、上述したよう
に信号配線用一層配線TABテープキャリア62の信号
配線層32と接地あるいは電源供給用一層配線TABテ
ープキャリア64の接地あるいは電源配線層42とを直
接接着する接着剤層14は、両層32と42とが短絡し
ないように絶縁性接着剤層である必要がある。また、図
示例のテープキャリア62においては、アウタリード形
成穴60aとテスティングパッド穴54aとが連結した
形状となっているが、本発明はこれに限定されず、独立
していても良い。
【0035】また、本発明の第2の態様においても、本
発明の半導体装置を形成する際には、図6の断面図に示
すように絶縁層12a、接着剤層14aおよび信号配線
層32と、接地あるいは電源配線層42、接着剤層14
bおよび絶縁層12bとを絶縁性接着剤層14で挟んだ
2層のフィンガ18(34、44)および2層のアウタ
リード20(36、46)で、LSI28ならびにプリ
ントボードと電気的に接続する。その理由は、上述した
本発明の第1の態様と同様の理由であり、しかも、アウ
タリード20(36、46)の短絡を抑制するためであ
る。本発明の第2の態様の多層配線TBA用テープキャ
リアは、基本的に以上のように構成される。
【0036】次に、本発明の第3の態様の多層配線TA
B用テープキャリアについて説明する。
【0037】図9および図10は、本発明の第3の態様
の多層配線TAB用テープキャリアの一実施例の斜視図
および断面図である。同図に示すように、本発明の第3
の態様の多層配線TAB用テープキャリア66は、上述
の本発明の第1の態様の多層配線TAB用テープキャリ
ア10と貼り合わせ方が異なり、図11に示す信号配線
用一層配線TABテープキャリア70の可撓性絶縁層面
12aと、図12に示す接地あるいは電源供給用一層配
線TABテープキャリア72の接地あるいは電源配線層
面42とを、接着剤層14を介して貼り合わせたもので
ある。図9〜12に示す本発明の第3の態様の多層配線
TAB用テープキャリア66は、図1〜4に示す本発明
の第1の態様の多層配線TAB用テープキャリア10
と、接地あるいは電源供給用一層配線TABテープキャ
リア72の貼り合わせる向きが異なり、これにテスティ
ングパッド穴(54b、図4参照)が不要である点を除
いて同じであるので、同一の構成要素には同一の番号を
付し、その詳細な説明は省略する。
【0038】図9および図10に示す構造の本発明の多
層配線TABテープキャリア66は、図11に示す信号
配線用一層配線TABテープキャリア70と、図12に
示す接地あるいは電源供給用一層配線TABテープキャ
リア72と、両者を接続する接着剤層14とから構成さ
れている。また、信号配線用一層配線TABテープキャ
リア70は、図3に示すテープキャリア30と基本的に
同様の構成を有し、デバイスホール48、アウタリード
形成穴68a、テスティングパッド穴54aおよびスプ
ロケットホール52が打ち抜かれた可撓性絶縁層12a
と、信号配線層32とが、接着剤層14aを介して貼り
合わされた構造になっている。同様に、接地あるいは電
源供給用一層配線TABテープキャリア72は、デバイ
スホール48、アウタリード形成穴68bおよびスプロ
ケットホール52が打ち抜かれた可撓性絶縁層12b
と、接地あるいは電源配線層42とが、接着剤層14b
を介して貼り合わされた構造になっている。
【0039】さらに、本発明の第3の態様においても、
本発明の半導体装置を形成する際に、図10の断面図に
示すように信号配線層32、接着剤層14aおよび絶縁
層12aと、接地あるいは電源配線層42、接着剤層1
4bおよび絶縁層12bとを接着剤層14で挟んだ2層
のフィンガ18および2層のアウタリード20で、LS
I28ならびにプリントボードと電気的に接続する。そ
の理由は、上述した本発明の第1の態様と同じ理由であ
る。本発明の第3の態様の多層配線TAB用テープキャ
リアは、基本的に以上のように構成される。
【0040】なお、上述した本発明の各態様において
は、信号配線用一層配線TABテープキャリアおよび接
地あるいは電源供給用一層配線TABテープキャリアと
を種々所要の面を合わせて貼り合わせているが、本発明
はこれに限定されず、この他、信号配線用一層配線TA
Bテープキャリア(例えば、図7に示すテープキャリア
62)の信号配線層32と、接地または電源供給用一層
配線TABテープキャリア(例えば、図4に示すテープ
キャリア40)の可撓性絶縁層12bとを接着剤層14
で貼り合わせても良い。この他、上述した例では、2枚
の一層配線TABテープキャリアを貼り合わせている
が、本発明はこれに限定されず、例えば、信号配線用、
接地用および電源供給用一層配線TABテープキャリア
を任意に組み合わせて、任意の向きに貼り合わせても良
いなど、何枚の一層配線TABテープキャリアを組み合
わせて貼り合わせても良い。
【0041】次に、本発明の半導体装置について説明す
る。本発明の半導体装置は、図2、図6および図10に
示すように、本発明の第1、第2および第3の態様の多
層配線TAB用テープキャリア10、58、66のフィ
ンガ18(34、44)と、LSI28のバンプ26と
がそれぞれギャングボンディングされ、図1、図5およ
び図9に点線で示す切り離し線24より内側の部分が樹
脂封止されたもの(図示せず)である。ここで、テープ
キャリア10、58、66の信号配線層32のフィンガ
34および接地あるいは電源配線層42のフィンガ44
と、LSI28の信号端子および接地または電源供給用
端子のAuバンプ26とは、それぞれギャングボンディ
ングによってAu/Au接合されている。
【0042】このような半導体装置は、テスティングパ
ッド56を用いて電気試験後、図中点線で示す切り離し
線24に沿って切断され、そのアウタリード20をプリ
ントボードのはんだめっきを施された配線部(図示せ
ず)にギャングボンディングによって加熱圧接してAu
/はんだ接合を行ってプリントボードに実装されて用い
られる。
【0043】以下に、本発明の多層配線TAB用テープ
キャリアおよびこれを用いた半導体装置を具体的な実施
例に基づいて更に具体的に説明する。 (実施例1)図1および図2に示す構造の本発明の多層
配線TAB用テープキャリア10を作製した。まず、本
発明においては可撓性絶縁層12aである厚さ0.02
5mmのポリイミドテープ(ユーピレックスS)の両面
に厚さ0.010mmのポリイミド系接着剤14(14
a)を塗布し、デバイスホール48およびアウターリー
ド形成穴50aおよびテスティングパッド穴54aを打
ち抜き、接着剤14a側に厚さ0.035mmのCu箔
を貼り合わせ、パターンエッチングにより、図3に示す
ような信号配線層32を有する1層配線TABテープキ
ャリア30を作成した。
【0044】次に、本発明の可撓性絶縁層12bである
厚さ0.025mmのポリイミドテープの片面に厚さ
0.010mmのポリイミド系接着剤14bを塗布し、
デバイスホール48、アウターリード形成穴50bおよ
びテスティングパット穴54bを打ち抜き、厚さ0.0
35mmのCu箔を貼り合わせ、パターンエッチングに
より、図4に示すようなベタ板状の接地あるいは電源配
線層42を有する1層配線TABテープキャリア40を
作成した。
【0045】このベタ板状の接地あるいは電源配線層4
2を有する1層配線TABテープキャリア40のポリイ
ミドテープ面と、前記の信号配線層32を有する1層配
線TABテープキャリア30の接着剤層表面14とを重
ね合わせ、パーフォレーション(スプロットホール)5
2を用いて位置決めし、温度130°で貼り合わせキュ
ア処理して、図1に示すような多層配線TAB用テープ
キャリア10を作成した。
【0046】ここで、先端におけるフィンガ18のピッ
チは、0.012mmであった。また、アウタリード2
0部のピッチは0.30mmで、この2層配線TAB用
テープキャリア10の表面の全面にAuめっきを施し
た。Auめっき厚さは0.05mmであった。
【0047】次に、一辺が11.5mm角の304ピン
用CMOS・LSI28において、LSI28の表面の
Auの突起電極(バンプ)26と各層のフィンガ18
(34、44)とをギャングボンディング(このLSI
28の信号端子バンプ26を信号配線層32の先端(フ
ィンガ)34にギャングボンディングし、同じくLSI
28の接地あるいは電源供給用端子バンプ26とベタ板
状の接地あるいは電源配線層42の先端(フィンガ)4
4を同様にギャングボンディングした。)でAu/Au
接合後、テープキャリアのテスティングパット56を用
いて電気試験後、必要なアウタリード20部を残して切
り離し線24部分で、余分なテスティングパット56と
ポリイミドフィルム12を金型で切り落とし、プリント
ボードのはんだめっきを施された配線部と多層配線TA
B用テープキャリア10のアウタリード20部とをギャ
ングボンディングでAu/はんだの組み合わせの加熱圧
接を行い、図2の断面図に示すような本発明の半導体装
置を作製した。
【0048】また、ギャングボンディングした後、樹脂
封止し、304ピンのQFPタイプの半導体装置を作製
した。比較のため、図14に示す従来の1層配線(信号
層)のTABテープキャリア74を本実施例と同様に作
製した。即ち、ベタ板状の接地あるいは電源供給導体層
の無い構造となっている。
【0049】これらの半導体装置について計算したそれ
ぞれのインダクタンスの値と、I/O80本の切り換え
時のノイズ量測定結果を表1に示す。即ち、半導体チッ
プのI/Oを同時に切り換え時に、電源(Vdd)に発
生する同時切り換えノイズ量(Vn)は、電源線は自己
インダクタンス(Ls)を持つため、次式で示される。
【0050】Vn=Ls(di/dt) ここで、Ls:電源線の自己インダクタンス i:電源線に流れた電流(ΣΔi) Δi:出力回路当たりの流入電流 t:信号切り換え時間
【0051】なお、電源配線のインダクタンス(Ls)
は、次式で示される。 L=(μrεr)Zo /Co =2ln(6H/(0.8W+T)) (nH/cm) ここで、μr:比透磁率(=1) εr:比誘電率 CO :光速(3×108 m/s) ZO :配線路の特性インピーダンス H:絶縁層の厚さ W:配線の幅 T:配線の厚さ
【0052】また、1層配線のインダクタンス(Ls)
は、過去の実験より求めた次の算出式で示される。 L=0.22×I×(ln(1/(W+T))+0.5) (nH) ここで、 I:配線の厚さ(mm) W:配線の幅 (mm) T:配線の厚さ(mm)
【0053】
【0054】この表1から判るように、本実施例による
多層配線TABテープキャリア10を用いた半導体装置
のノイズ量およびインダクタンスは、従来の1層配線T
ABテープキャリア74を用いた半導体装置と比べ格段
に低減されている。
【0055】(実施例2)図5および図6に示す構造の
本発明の多層配線TAB用テープキャリア58を作製し
た。まず、本発明の可撓性絶縁層12aである厚さ0.
025mmのポリイミドテープ(ユーピレックスS)の
片面に厚さ0.010mmのポリイミド系接着剤14a
を塗布し、デバイスホール48およびアウターリード形
成穴60aと連結して別のテスティングパッド穴54a
を打ち抜き、厚さ0.035mmのCu箔を貼り合わ
せ、パターンエッチングにより図7に示す様な信号配線
層32を有する1層配線TABテープキャリア62を作
成した。
【0056】次に、本発明の可撓性絶縁層12bである
厚さ0.025mmのポリイミドテープの片面に厚さ
0.010mmのポリイミド系接着剤14bを塗布し、
デバイスホール48およびアウターリード形成穴60b
を打ち抜き、厚さ0.035mmのCu箔を貼り合わ
せ、パターンエッチングにより図8に示す様なベタ板状
の接地あるいは電源配線層42を有する1層配線TAB
テープキャリア64を作成した。
【0057】このベタ板状の接地あるいは電源配線層4
2を有する1層配線テープキャリア64の接地あるいは
電源配線層面42と、前記の信号配線層32を有する1
層配線テープキャリア62の信号配線層表面32とをポ
リイミド系絶縁性接着剤層14を介して重ね合わせ、パ
ーフォレーション52を用いて位置決めし、温度130
°で貼り合わせキュア処理して、図5に示すような多層
配線TABテープキャリア58を作成した。
【0058】なお、この場合のポリイミド系絶縁性接着
剤14は、厚さ0.025mmでその両表面をPETテ
ープ(厚さ0.025mm)で被覆しておき、その形状
は、前記1層配線テープキャリア62の信号配線層32
のデバイスホール48およびアウタリード形成穴60a
と連結して別のテスティングパッド穴54を打ち抜いた
形状と同様のものである。
【0059】これ以後は、実施例1と同様な方法を用い
て本発明を実施した。また、実施例1と同様に、本実施
例および従来の半導体装置について計算したそれぞれの
インダクタンスの値と、I/O80本の切り換え時のノ
イズ量測定結果を表2に示す。
【0060】
【0061】この表2から判るように、本態様例による
多層配線TABテープキャリア58を用いた半導体装置
のノイズ量およびインダクタンスは、従来の1層配線T
ABテープキャリア74を用いた半導体装置と比べ格段
に低減されている。
【0062】(実施例3)図9および図10に示す構造
の本発明の多層配線TAB用テープキャリア66を作製
した。まず、本発明の可撓性絶縁層12aである厚さ
0.025mmのポリイミドテープ(ユーピレックス
S)の両面に厚さ0.010mmのポリイミド系接着剤
14aを塗布し、デバイスホール48およびアウターリ
ード形成穴68aおよびテスティングパッド穴54aを
打ち抜き、厚さ0.035mmのCu箔を貼り合わせ、
パターンエッチングにより図11に示す様な信号配線層
32を有する1層配線TABテープキャリア70を作成
した。
【0063】次に、本発明の可撓性絶縁層12bである
厚さ0.025mmのポリイミドテープの片面に厚さ
0.010mmのポリイミド系接着剤14bを塗布し、
デバイスホール48およびアウターリード形成穴68b
を打ち抜き、厚さ0.035mmのCu箔を貼り合わ
せ、パターンエッチングにより図12に示す様なベタ板
状の接地あるいは電源配線層42を有する1層配線TA
Bテープキャリア72を作成した。
【0064】このベタ板状の接地あるいは電源配線層4
2を有する1層配線テープキャリア72の接地あるいは
電源配線層面42と、前記の信号配線層32を有する1
層配線テープキャリア70の接着剤表面14とを重ね合
わせ、パーフォレーション52を用いて位置決めし、温
度130°で貼り合わせキュア処理して、図9に示すよ
うな2層配線TABテープキャリア66を作成した。
【0065】これ以後は、実施例1と同様な方法を用い
て本発明を実施した。また、実施例1と同様に、本実施
例および従来の半導体装置について計算したそれぞれの
インダクタンスの値と、I/O80本の切り換え時のノ
イズ量測定結果を表3に示す。
【0066】
【0067】この表3から判るように、本実施例による
多層配線TABテープキャリア66を用いた半導体装置
のノイズ量およびインダクタンスは、従来の1層配線T
ABテープキャリア74を用いた半導体装置と比べ格段
に低減されている。
【0068】
【発明の効果】以上詳細に説明したように、本発明の多
層配線TAB用テープキャリアと、多層配線TAB用テ
ープキャリアと本発明の半導体装置には、以下に示す効
果がある。 (1)本発明の半導体装置は、従来の1層配線TABテ
ープキャリアを用いた半導体装置と比べ、半導体装置の
ノイズ量およびインダクタンスを格段に低減できる。 (2)本発明の半導体装置により、I/Oの多い、例え
ば200ピンクラス以上の高周波信号の高速伝送を行う
場合、同時切り替え時の立ち上がり、立ち下がり電流の
集合する電源および接地層のインダクタンスによる電圧
の揺らぎを低減でき、静止回路の誤動作を防止できる。 (3)本発明の半導体装置は、LSIの接続において、
ワイヤボンディングとは異なりフィンガによるAu/A
u等の接続であるため、クロック周波数が50MHz以
上であっても反射による損失を少なくでき、高周波信号
の高速伝送特性が大幅に向上できる。 (4)本発明の多層配線TAB用テープキャリアは、テ
スティングパッドを有しており、LSIの信頼性のテス
トができるため、本発明の半導体装置は信頼性を大幅に
向上できる。 (5)本発明の多層配線TAB用テープキャリアは、そ
の製法が単純で、しかも接続の信頼性が高いため、本発
明の半導体装置は信頼性を大幅に向上できる。 (6)本発明の多層配線TAB用テープキャリアは、そ
のフィンガの狭ピッチ化に優れており、小サイズのLS
Iの実装が可能であり、例えば200ピン以上の多ピン
化に有利であるため、本発明の半導体装置は小型化に優
れ、高集積化に優れている。
【図面の簡単な説明】
【図1】本発明の多層配線TABテープキャリアを用い
た半導体装置を示す一実施例の斜視図である。
【図2】本発明の多層配線TABテープキャリアを用い
た半導体装置を示す一実施例の断面図である。
【図3】本発明の多層配線TABテープキャリアを構成
する信号配線用1層配線TABテープキャリアを示す一
実施例の斜視図である。
【図4】本発明の多層配線TABテープキャリアを構成
する接地あるいは電源配線用1層配線TABテープキャ
リアを示す一実施例の斜視図である。
【図5】本発明の多層配線TABテープキャリアを用い
た半導体装置を示す別の実施例の斜視図である。
【図6】本発明の多層配線TABテープキャリアを用い
た半導体装置を示す別の実施例の断面図である。
【図7】本発明の多層配線TABテープキャリアを構成
する信号配線用1層配線TABテープキャリアを示す別
の実施例の斜視図である。
【図8】本発明の多層配線TABテープキャリアを構成
する接地あるいは電源配線用1層配線TABテープキャ
リアを示す別の実施例の斜視図である。
【図9】本発明の多層配線TABテープキャリアを用い
た半導体装置を示すさらに別の実施例の斜視図である。
【図10】本発明の多層配線TABテープキャリアを用
いた半導体装置を示すさらに別の実施例の断面図であ
る。
【図11】本発明の多層配線TABテープキャリアを構
成する信号配線用1層配線TABテープキャリアを示す
さらに別の実施例の斜視図である。
【図12】本発明の多層配線TABテープキャリアを構
成する接地あるいは電源配線用1層配線TABテープキ
ャリアを示すさらに別の実施例の斜視図である。
【図13】本発明の多層配線TABテープキャリアを用
いた半導体装置を示すさらに別の実施例の部分平面図で
ある。
【図14】従来の1層配線TABテープキャリアを用い
た半導体装置を示す斜視図である。
【図15】従来の1層配線TABテープキャリアを用い
た半導体装置を示す部分平面図である。
【符号の説明】
10、58、66 多層配線TABテープキャリア 12、12a、12b 絶縁層 14、14a、14b 接着剤層 18 フィンガ 20 アウタリード 22 孔 24 切り離し線 26 バンプ 28 LSI(半導体素子) 30、62、70 信号配線用1層配線TABテープキ
ャリア 32 信号配線層 34 信号配線層のフィンガ 36 信号配線層のアウタリード 38 千鳥配線バンプ 40、64、72 接地あるいは電源供給用1層配線T
ABテープキャリア 42 接地あるいは電源配線層 44 接地あるいは電源層のフィンガ 46 接地あるいは電源層のアウタリード 48 デバイスホール 50、50a、50b、60、60a、60b、68、
68a、68b アウタリード形成穴 52 スプロケットホール 54 テスティングパッド穴 56 テスティングパッド 74 1層配線TABテープキャリア 76 絶縁層 78 配線層(信号配線、接地および電源配線) 82 フィンガ 84 デバイスホール 86 アウタリード形成穴 88 スプロケットホール

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】半導体装置に用いられるTAB用テープキ
    ャリアであって、 可撓性絶縁層の表面に信号配線層が形成された信号配線
    用一層配線テープキャリアと、可撓性絶縁層の表面に接
    地あるいは電源供給用導体層が形成された導体用一層配
    線テープキャリアと、前記種類の異なる複数の一層配線
    テープキャリアの間に介在する接着剤層とを有すること
    を特徴とする多層配線TAB用テープキャリア。
  2. 【請求項2】前記接着剤層は、前記信号配線用一層配線
    テープキャリアの前記可撓性絶縁層と、前記導体用一層
    配線テープキャリアの前記可撓性絶縁層との間を接合し
    ている請求項1に記載の多層配線TAB用テープキャリ
    ア。
  3. 【請求項3】前記接着剤層は、前記信号配線用一層配線
    テープキャリアの前記信号配線層と、前記導体用一層配
    線テープキャリアの前記接地あるいは電源供給用導体層
    との間を接合している絶縁性接着剤層である請求項1に
    記載の多層配線TAB用テープキャリア。
  4. 【請求項4】前記接着剤層は、前記信号配線用一層配線
    テープキャリアの前記可撓性絶縁層と、前記導体用一層
    配線テープキャリアの前記接地あるいは電源供給用導体
    層との間を接合している請求項1に記載の多層配線TA
    B用テープキャリア。
  5. 【請求項5】請求項1ないし請求項4のいずれかに記載
    の多層配線TAB用テープキャリアであって、 少なくともボンディングエリアに、Au,SnまたはA
    gめっきが施されていることを特徴とする多層配線TA
    B用テープキャリア。
  6. 【請求項6】請求項1ないし請求項5のいずれかに記載
    の多層配線TAB用テープキャリアと、多数のバンプを
    具備した半導体素子と、配線部が形成されたプリントボ
    ードとを用いた半導体装置であって、 前記信号配線用一層配線テープキャリアの前記可撓性絶
    縁層および前記導体用一層配線テープキャリアの前記可
    撓性絶縁層が、デバイスホールを有し、前記信号配線層
    および前記導体層が、前記可撓性絶縁層から、デバイス
    ホールに突出したフィンガと、外側に突出したアウター
    リードとを有しており、前記フィンガと前記バンプとが
    ギャングボンディングされており、前記アウターリード
    と前記配線部とがギャングボンディングされていること
    を特徴とする半導体装置。
JP5320354A 1993-12-20 1993-12-20 多層配線tab用テープキャリアおよびこれを用いた半導体装置 Withdrawn JPH07176572A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5320354A JPH07176572A (ja) 1993-12-20 1993-12-20 多層配線tab用テープキャリアおよびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5320354A JPH07176572A (ja) 1993-12-20 1993-12-20 多層配線tab用テープキャリアおよびこれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH07176572A true JPH07176572A (ja) 1995-07-14

Family

ID=18120545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5320354A Withdrawn JPH07176572A (ja) 1993-12-20 1993-12-20 多層配線tab用テープキャリアおよびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH07176572A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955444A (ja) * 1995-08-11 1997-02-25 Hitachi Chem Co Ltd 半導体パッケージ
JP2007035752A (ja) * 2005-07-25 2007-02-08 Oki Electric Ind Co Ltd 半導体パッケージ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955444A (ja) * 1995-08-11 1997-02-25 Hitachi Chem Co Ltd 半導体パッケージ
JP2007035752A (ja) * 2005-07-25 2007-02-08 Oki Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP4615388B2 (ja) * 2005-07-25 2011-01-19 Okiセミコンダクタ株式会社 半導体パッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
US6344683B1 (en) Stacked semiconductor package with flexible tape
US6440770B1 (en) Integrated circuit package
US5196725A (en) High pin count and multi-layer wiring lead frame
JPH05500882A (ja) 低インピーダンスパッケージング
JPH0697225A (ja) 半導体装置
US5787575A (en) Method for plating a bond finger of an intergrated circuit package
JPH08111497A (ja) 樹脂封止型半導体装置
JP2001118947A (ja) 半導体装置用パッケージの製造方法及び半導体装置
JPH0870059A (ja) 分離されたダイパッドを有する半導体パッケージ
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
JP2000286294A (ja) 半導体装置およびその製造方法
US5977617A (en) Semiconductor device having multilayer film carrier
JP2001203300A (ja) 配線用基板と半導体装置および配線用基板の製造方法
TWI245380B (en) Semiconductor device
JP2001015629A (ja) 半導体装置及びその製造方法
JP2803656B2 (ja) 半導体装置
JP2002164658A (ja) モジュール基板
JPH07176572A (ja) 多層配線tab用テープキャリアおよびこれを用いた半導体装置
JPH07297342A (ja) 複合リードフレーム
JP2541268B2 (ja) 半導体装置のリ―ド構造
JPH0314486A (ja) 電子部品用パッケージ
JPH05206364A (ja) 複合リードフレーム
JPH07226454A (ja) 半導体装置
JP2836597B2 (ja) フィルムキャリアテープ及びこれを用いた半導体装置
JPH05291477A (ja) 複合リードフレーム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010306