JPH0955444A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH0955444A
JPH0955444A JP7205523A JP20552395A JPH0955444A JP H0955444 A JPH0955444 A JP H0955444A JP 7205523 A JP7205523 A JP 7205523A JP 20552395 A JP20552395 A JP 20552395A JP H0955444 A JPH0955444 A JP H0955444A
Authority
JP
Japan
Prior art keywords
substrate
adhesive
semiconductor package
wiring pattern
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7205523A
Other languages
English (en)
Other versions
JP3392992B2 (ja
Inventor
Yoshiaki Tsubomatsu
良明 坪松
Fumio Inoue
文男 井上
Akio Yamazaki
聡夫 山崎
Hiroto Ohata
洋人 大畑
Hiroshi Nomura
宏 野村
Noriyuki Taguchi
矩之 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP20552395A priority Critical patent/JP3392992B2/ja
Publication of JPH0955444A publication Critical patent/JPH0955444A/ja
Application granted granted Critical
Publication of JP3392992B2 publication Critical patent/JP3392992B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】 パッケージの小型・薄型化に対応可能で、か
つ耐熱性に優れたＢＧＡやＣＳＰなどの半導体パッケー
ジを提供する。 【解決手段】Ａ．両面接着材層付き絶縁フィルムの第１
の接着材面に配線パターンが形成されており、第２の接
着材層側から配線パターンに達する外部接続用非貫通孔
が形成されている基板と、 Ｂ．その基板に搭載されその基板の配線パターンと電気
的に接続された半導体チップと、 Ｃ．半導体チップを封止する封止材と、 Ｄ．基板の外部接続用非貫通孔に設けられた外部接続端
子とにより構成される半導体パッケージ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケ−ジ
に関する。
【０００２】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）が代表的である。これを多端子化する場合は、端子
ピッチを縮小することが必要であるが、０．５ｍｍピッ
チ以下の領域では、配線板との接続に高度な技術が必要
になる。後者のアレイタイプは比較的大きなピッチで端
子配列が可能なため、多ピン化に適している。従来、ア
レイタイプは接続ピンを有するＰＧＡ （Ｐｉｎ Ｇｒ
ｉｄ Ａｒｒａｙ）が一般的であるが、配線板との接続
は挿入型となり、表面実装には適していない。このた
め、表面実装可能なＢＧＡ （ＢａｌｌＧｒｉｄ Ａｒ
ｒａｙ）と称するパッケージが開発されている。また、
パッケージの更なる小型・薄型化に対応するものとし
て、半導体チップとほぼ同等の外形を有する、いわゆる
チップサイズパッケージ（ＣＳＰ； Ｃｈｉｐ Ｓｉｚ
ｅＰａｃｋａｇｅ）も提案されている。こうした各種パ
ッケージを使用するベース基材で大別すると、（１）．
セラミックタイプ、（２）．プリント配線板タイプ及び
（３）．フィルムタイプなどに分類される。
【０００３】このうち、セラミックタイプについては、
従来のＰＧＡに比べるとマザーボードとパッケージ間の
距離が短くなるために、マザーボードとパッケージ間の
熱応力差に起因するパッケージ反りが深刻な問題であ
る。また、プリント配線板タイプについても、基板の耐
熱性などに加えて基板厚さが厚いなどの問題があり、ポ
リイミドフィルムなどの薄くて耐熱性に優れたフィルム
基材をベース基材として適用したパッケージが望まれて
いる。
【０００４】
【発明が解決しようとする課題】フィルム基材をパッケ
ージ用ベース基材として適用する場合、実装工程（チッ
プ接続、封止、はんだリフロー等）に耐える耐熱性を有
することと同時に、チップ実装前及びパッケージ化後で
の反りを極力小さくすることが重要な課題である。本発
明はパッケージの小型・薄型化に対応可能で、かつ、耐
熱性に優れたＢＧＡやＣＳＰなどの半導体パッケージを
提供するものである。
【０００５】
【課題を解決するための手段】本願の発明は、所定厚さ
の第１及び第２の接着材層を有する両面接着材付き絶縁
フィルムの第１の接着材面に形成された配線パターン
と、第２の接着材層側から配線パターンに達する外部接
続用非貫通孔とを有する基板と、その基板に搭載され、
基板の配線パターンと電気的に接続された半導体パッケ
ージと、半導体パッケージを封止する封止材と、基板の
外部接続用非貫通孔に設けられた外部接続端子とにより
構成される半導体パッケージである。
【０００６】
【発明の実施の形態】本願の発明の特徴は、絶縁フィル
ムの片面に形成する金属配線パターンの残存面積率や適
用する封止材の熱膨張係数などに応じて、第１及び第２
の接着材層の厚み比率及び接着材表面粗さ比率等を適宜
設定することにより、基板レベル及びパッケージレベル
での反り量を調整することができる点にある。この場
合、第１及び第２の接着材層厚さ（Ｔ１及びＴ２）は１
５μｍ以下で、かつ、厚み比率（Ｔ１／Ｔ２）は０．３
０〜１５．０の範囲にあることが好ましい。
【０００７】また、更に好ましくは、第１及び第２の接
着材層表面の最大粗さ（Ｒｔ１及びＲｔ２）が１０μｍ
以下で、かつ、粗さ比率（Ｒｔ１／Ｒｔ２）が０．２５
〜２０．０の範囲にあれば良い。接着材層の厚さは、例
えば、接着材ワニスを塗工する際のギャップや塗工速度
などを調整することにより制御可能である。また、第１
及び第２の接着材層の表面粗さは、それぞれ、接着材と
接する銅箔面や離型基材面の粗度によって調整できる。
【０００８】非貫通孔の形成方法は特に限定するもので
はなく、（１）．公知のドリルやパンチ加工などにより
予め接着材付き絶縁フィルムに貫通孔を設けた後、銅箔
を片面に加熱・加圧することにより貫通孔の片側を塞ぐ
方法、（２）．接着材付きフィルムの片面に銅箔を加熱
・加圧した後、例えば、炭酸ガスレーザ等で銅箔に達す
る非貫通孔を直接形成する方法、（３）．接着材付きフ
ィルムの両面に銅箔を加熱・加圧した後、一方の側の銅
箔をエッチング除去し、（２）．項と同様に直接非貫通
孔を形成する方法などが適用可能である。なお、（２）
及び（３）項においては、非貫通孔は配線パターンを形
成する側の銅箔を配線加工する前に形成しても良いし、
配線パターン形成後に形成しても良い。
【０００９】配線パターンの形成方法についても特に限
定されるものではなく、通常の銅箔用エッチング液を適
用したサブトラクト法や金属箔上に配線パターンを予め
電気めっき法で形成しておき、配線パターンを接着材層
中に埋込んで転写した後、金属箔を選択的に除去する方
法などが適用可能である。
【００１０】一方、本願の発明に於ては、チップ電極と
配線との導通化方法として金ワイヤボンディングやフェ
ースダウンボンディングなどが適用可能である。前者の
場合は、配線パターン下部に存在する接着材層の耐熱性
及び硬さが重要な要因であり、ガラス転移点１８０℃以
上で、かつ、ワイヤボンディング温度に於ける弾性率が
１，０００ＭＰａ以上であることが好ましい。また、ボ
ンディング時の絶縁基材温度を熱硬化性接着材のガラス
転移点より低い温度で行なうことにより、よりいっそう
安定的なワイヤボンディングが可能になる。後者の場合
は、予め配線上に半導体チップ電極と接続する金属突起
部を形成し、半導体チップ電極を金属突起が設けられて
いる面に面して搭載し、半導体チップ電極と金属突起と
を接続する。この場合、予め配線領域の所望する部分を
熱可塑性ポリイミド接着材等で覆い、後工程で金属突起
部を形成する箇所に配線に達する非貫通凹部を設け、め
っき等で金属突起部を形成した後、半導体チップ電極と
金属突起部とを加熱・加圧により接続させると同時にチ
ップ電極面を封止しても良い。封止に適用する樹脂とし
ては、例えば、直径１０〜２０μｍ程度のシリカを５〜
８０ｗｔ％の範囲で含有したエポキシ樹脂等が適用可能
である。
【００１１】図１は、本発明の半導体パッケージを製造
する工程の一例を示す断面図であり、１はポリイミドフ
ィルム、２は第１の接着材層、３は第２の接着材層、４
は貫通孔、５は銅箔、６は非貫通孔、７は配線パター
ン、８はダイボンド材、９は半導体チップ、１０は金ワ
イヤ、１１は封止材、１２ははんだボール、１３は半導
体パッケージを示す。
【００１２】
【発明の効果】本発明により、反りが小さく、かつ、耐
熱性に優れた薄型半導体パッケージが安定的に製造可能
になった。
【図面の簡単な説明】
【図１】本発明の半導体パッケージを製造する工程の一
例を示す断面図。
【符号の説明】
１ ポリイミドフィルム ２ 第１の接着材層 ３ 第２の接着材層 ４ 貫通孔 ５ 銅 箔 ６ 非貫通孔 ７ 配線パターン ８ ダイボンド材 ９ 半導体チップ １０ 金ワイヤ １１ 封止材 １２ はんだボール １３ 半導体パッケージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大畑 洋人 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 (72)発明者 野村 宏 茨城県下館市大字五所宮1150番地 日立化 成工業株式会社五所宮工場内 (72)発明者 田口 矩之 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】Ａ．第１、第２の接着材層を有する両面接
    着材付き絶縁フィルムの第１の接着材面に配線パターン
    が形成されており、第２の接着材層側から配線パターン
    に達する外部接続用非貫通孔が形成されている基板と、 Ｂ．その基板に搭載されその基板の配線パターンと電気
    的に接続された半導体チップと、 Ｃ．半導体チップを封止する封止材と、 Ｄ．基板の外部接続用非貫通孔に設けられた外部接続端
    子とにより構成される半導体パッケージ。
  2. 【請求項２】 接着材のガラス転移点が１８０℃以上
    で、かつ半導体チップ接続時の絶縁フィルム温度におけ
    る接着材の弾性率が１，０００ＭＰａ以上である請求項
    １記載の半導体パッケージ。
  3. 【請求項３】 第１の接着材層厚さ（Ｔ１）及び第２の
    接着材層厚さ（Ｔ２）が１５μｍ以下で、かつ厚み比率
    （Ｔ１／Ｔ２）が０．３０〜１５．０である請求項１又
    は２記載の半導体パッケージ。
  4. 【請求項４】 第１の接着材層表面の最大粗さ（Ｒｔ
    １）及び第２の接着材層表面の最大粗さ（Ｒｔ２）が１
    ０μｍ以下で、かつ粗さ比率（Ｒｔ１／Ｒｔ２）が０．
    ２５〜２０．０である請求項１、２、３各項記載の半導
    体パッケージ。
JP20552395A 1995-08-11 1995-08-11 半導体パッケージ Expired - Fee Related JP3392992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20552395A JP3392992B2 (ja) 1995-08-11 1995-08-11 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20552395A JP3392992B2 (ja) 1995-08-11 1995-08-11 半導体パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002347629A Division JP3760913B2 (ja) 2002-11-29 2002-11-29 半導体パッケージ用基板

Publications (2)

Publication Number Publication Date
JPH0955444A true JPH0955444A (ja) 1997-02-25
JP3392992B2 JP3392992B2 (ja) 2003-03-31

Family

ID=16508298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20552395A Expired - Fee Related JP3392992B2 (ja) 1995-08-11 1995-08-11 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3392992B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208276A (ja) * 2007-03-08 2007-08-16 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2010067941A (ja) * 2008-09-08 2010-03-25 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
WO2013032277A2 (en) * 2011-09-02 2013-03-07 Lg Innotek Co., Ltd. Method of manufacturing substrate for chip packages and method of manufacturing chip package
KR20130059605A (ko) * 2011-11-29 2013-06-07 엘지이노텍 주식회사 칩 패키지 부재 및 그 제조 방법
KR20130116656A (ko) * 2012-04-16 2013-10-24 엘지이노텍 주식회사 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
KR20130116657A (ko) * 2012-04-16 2013-10-24 엘지이노텍 주식회사 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
KR20140001545A (ko) * 2012-06-27 2014-01-07 엘지이노텍 주식회사 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법
KR20140078105A (ko) * 2012-12-17 2014-06-25 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9674955B2 (en) * 2011-11-09 2017-06-06 Lg Innotek Co., Ltd. Tape carrier package, method of manufacturing the same and chip package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0298154A (ja) * 1988-10-04 1990-04-10 Mitsubishi Electric Corp キヤリアテープ
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体
JPH06112354A (ja) * 1992-08-06 1994-04-22 Motorola Inc 薄型オーバーモールデッド半導体デバイスおよびその製造方法
JPH07176572A (ja) * 1993-12-20 1995-07-14 Hitachi Cable Ltd 多層配線ｔａｂ用テープキャリアおよびこれを用いた半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0298154A (ja) * 1988-10-04 1990-04-10 Mitsubishi Electric Corp キヤリアテープ
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体
JPH06112354A (ja) * 1992-08-06 1994-04-22 Motorola Inc 薄型オーバーモールデッド半導体デバイスおよびその製造方法
JPH07176572A (ja) * 1993-12-20 1995-07-14 Hitachi Cable Ltd 多層配線ｔａｂ用テープキャリアおよびこれを用いた半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208276A (ja) * 2007-03-08 2007-08-16 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP4484891B2 (ja) * 2007-03-08 2010-06-16 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP2010067941A (ja) * 2008-09-08 2010-03-25 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
WO2013032277A2 (en) * 2011-09-02 2013-03-07 Lg Innotek Co., Ltd. Method of manufacturing substrate for chip packages and method of manufacturing chip package
WO2013032277A3 (en) * 2011-09-02 2013-04-25 Lg Innotek Co., Ltd. Method of manufacturing substrate for chip packages and method of manufacturing chip package
US20140268619A1 (en) * 2011-09-02 2014-09-18 Lg Innotek Co., Ltd. Method of Manufacturing Substrate for Chip Packages and Method of Manufacturing Chip Package
US9818714B2 (en) 2011-09-02 2017-11-14 Lg Innotek Co., Ltd. Method of manufacturing substrate for chip packages and method of manufacturing chip package
KR20130059605A (ko) * 2011-11-29 2013-06-07 엘지이노텍 주식회사 칩 패키지 부재 및 그 제조 방법
KR20130116656A (ko) * 2012-04-16 2013-10-24 엘지이노텍 주식회사 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
KR20130116657A (ko) * 2012-04-16 2013-10-24 엘지이노텍 주식회사 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
KR20140001545A (ko) * 2012-06-27 2014-01-07 엘지이노텍 주식회사 스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법
KR20140078105A (ko) * 2012-12-17 2014-06-25 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
JP3392992B2 (ja) 2003-03-31

Similar Documents

Publication Publication Date Title
US8222747B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
JP2007115774A (ja) 半導体装置の製造方法
JP2003007918A (ja) 回路装置の製造方法
JP3392992B2 (ja) 半導体パッケージ
JP2003007916A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
JP2003007922A (ja) 回路装置の製造方法
JP3475569B2 (ja) パッケージ及びその製造方法
JPH09107046A (ja) 半導体パッケ−ジ
JP3915226B2 (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
JP3760913B2 (ja) 半導体パッケージ用基板
WO2003100850A1 (fr) Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP3293753B2 (ja) 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ
US20120225521A1 (en) Board on chip package substrate and manufacturing method thereof
JPH05259223A (ja) フィルムキャリアテープ
JP3314142B2 (ja) 半導体パッケージの製造方法
JPH0810738B2 (ja) 半導体装置及びその製造方法
JP3363065B2 (ja) 半導体パッケージ用チップ支持基板の製造法及び半導体装置
JP3562074B2 (ja) 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法
JPH08167676A (ja) 半導体装置
JP2002176124A (ja) 半導体搭載用基板とそれを用いた半導体パッケージ及び半導体搭載用基板の製造法並びに半導体パッケージの製造法
JP2675077B2 (ja) 半導体装置用リードフレーム
JPH11102942A (ja) Ｔ−ｂｇａ用ｔａｂテープの製造方法
JP3611833B2 (ja) 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140124

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees