KR20130059605A - 칩 패키지 부재 및 그 제조 방법 - Google Patents
칩 패키지 부재 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20130059605A KR20130059605A KR1020110125656A KR20110125656A KR20130059605A KR 20130059605 A KR20130059605 A KR 20130059605A KR 1020110125656 A KR1020110125656 A KR 1020110125656A KR 20110125656 A KR20110125656 A KR 20110125656A KR 20130059605 A KR20130059605 A KR 20130059605A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- chip package
- package member
- copper foil
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laminated Bodies (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 칩 패키지 부재 및 그 제조방법에 관한 것으로서, 절연필름, 접착층 및 동박층이 순차적층된 구조로 이루어지되 상기 접착층상에 표면조도가 형성된 연성동박적층필름(FCCL, Flexible Copper Clad Laminate)을 제조하고, 상기 연성동박적층필름의 동박층을 에칭하여 제거하고, 상기 절연층 하부에 하부접착층을 형성하여 베이스재를 제조하고, 상기 베이스재에 관통홀을 형성하고, 상기 베이스재 하부에 회로패턴층을 형성하여 칩 패키지 부재를 제조함으로써, 추후 패키지 제조시 몰딩수지와 절연필름간의 접착력을 향상시켜 칩 패키지의 신뢰도를 향상시키는 효과를 갖게 된다.
Description
본 발명은 칩 패키지 기술분야 관한 것으로서, 보다 자세하게는 칩 패키지 부재 제조기술에 관한 것이다.
반도체 또는 광소자 패키지 기술은 고밀도화, 소형화, 고성능화의 요구에 부합하여 꾸준히 발전하여 왔지만, 반도체 제조 기술에 비하여 상대적으로 뒤쳐져 있는 상태이기 때문에 패키지 기술 개발로 고성능화, 소형화, 고밀도화에 대한 요구를 해결하려는 움직임이 최근 대두되고 있다.
반도체/광소자 패키지 관련하여 실리콘 칩이나 LED(Light Emitting Diode) 칩, 스마트 IC 칩 등이 와이어 본딩이나 LOC(Lead On Chip) 본딩 방식을 통해 기판 상에 본딩된다.
도 1은 일반적인 스마트 IC 칩 패키지의 단면도를 나타낸 도면이다.
도 1을 참조하면, 일반적인 스마트 IC 칩 패키지는 비아홀이 형성된 절연층(10), 상기 절연층(10)의 일면에 형성된 회로패턴층(20), 회로패턴층(20) 중 상기 비아홀에 의해 노출된 부분에 실장된 IC 칩(30)을 포함하여 이루어진다.
IC 칩(30)은 와이어(40)에 의해 회로패턴층(20)에 전기적으로 접속된다. IC 칩(30)과 와이어(40)는 에폭시 수지(Epoxy Resin) 등으로 이루어진 몰딩부(50)에 의해 몰딩되며, 이러한 몰딩부(50)는 도 1에 도시된 바와 같이, 절연층(10) 상에 형성된다.
이러한 경우, 절연층(10)은 그 표면에 거칠기(Roughness)가 부족하여 몰딩부(50)와 접하는 경계면(52)에서 접착력(Adhesion Power)이 저하되는 문제점이 발생하며, 이에 따라, 몰딩부(50)가 절연층(10)으로부터 분리되는 박리현상(delamination)이 발생하는 문제점, 결과적으로 제품의 신뢰도 및 내구성이 저하되는 문제점이 존재하였다.
특히, 절연층(10)이 에폭시 수지가 아닌 폴리이미드(polyimide)로 형성되는 경우, 매우 낮은 표면에너지를 갖고 표면접착력이 좋지 않은 폴리이미드 자체의 특성으로 인하여 상술한 박리현상 문제점이 더욱 대두되었다.
본 발명은 상술한 종래의 문제점을 해결하기 위해 제안된 것으로서, 연성동박적층필름(FCCL, Flexible Copper Clad Laminate)을 이용하여 칩 패키지 부재를 제조하되, 연성동박적층기판에 표면조도를 형성함으로써, 칩 패키지 부재와 몰딩부 사이의 접착력을 향상시킬 수 있는 칩 패키지 부재 및 그 제조방법을 제공하는데 있다.
상술한 과제를 해결하기 위한 본 발명의 칩 패키지 부재 제조방법은, 절연필름, 접착층 및 동박층이 순차적층된 구조로 이루어지되 상기 접착층상에 표면조도가 형성된 연성동박적층필름(FCCL, Flexible Copper Clad Laminate)을 제조하고, 상기 연성동박적층필름의 동박층을 에칭하여 제거하고, 상기 절연층 하부에 하부접착층을 형성하여 베이스재를 제조하고, 상기 베이스재에 관통홀을 형성하고, 상기 베이스재 하부에 회로패턴층을 형성하는 것을 포함하여 이루어질 수 있다.
본 발명의 칩 패키지 부재 제조방법에 있어서, 상기 연성동박적층필름을 제조하는 것은, 상기 절연필름상에 상기 접착층을 형성하고, 상기 접착층상에 전해 동박층을 라미네이팅하여 상기 표면조도 및 상기 동박층을 형성하는 것을 포함하여 이루어질 수 있다.
본 발명의 칩 패키지 부재 제조방법에 있어서, 상기 표면조도의 거칠기 Rz는, 3 내지 10 마이크로미터의 범위에서 형성되는 것이 바람직하나, 이에 한정되는 것은 아니다.
본 발명의 칩 패키지 부재 제조방법에 있어서, 상기 절연필름은 폴리이미드(polyimide) 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate) 로 형성될 수 있다.
본 발명의 칩 패키지 부재 제조방법에 있어서, 상기 베이스재를 제조하는 것은, 상기 절연필름 하부에 접착제 도포 또는 본딩시트 부착을 수행하고, 라미네이팅 공정을 수행하는 것을 포함하여 이루어질 수 있다.
본 발명의 칩 패키지 부재 제조방법에 있어서, 상기 접착제 또는 상기 본딩시트는, 반경화 타입인 것이 바람직하나 이에 한정되는 것은 아니다.
본 발명의 칩 패키지 부재 제조방법에 있어서, 상기 관통홀을 형성하는 것은, 펀칭(Punching)공정 또는 레이저를 이용한 드릴(Drill) 공정에 의해 이루어질 수 있다.
본 발명의 칩 패키지 부재 제조방법에 있어서, 상기 회로패턴층을 형성하는 것은, 상기 베이스재 하부에 금속층을 형성하고, 상기 금속층을 에칭하여 회로패턴을 형성하는 것을 포함하여 이루어질 수 있다.
본 발명의 칩 패키지 부재 제조방법에 있어서, 상기 금속층의 재질은 구리(Cu)로 형성되는 것이 바람직하다.
상술한 본 발명의 칩 패키지 부재 제조방법은, 상기 회로패턴층을 형성하는 것 이후에, 상기 회로패턴층 상에 선택적으로 도금층을 형성하는 것을 더 포함하여 이루어질 수 있다.
이때 상기 도금층은 니켈(Ni 및 금(Au) 중 적어도 어느 하나를 포함하여 이루어질 수 있다.
상술한 과제를 해결하기 위한 본 발명의 칩 패키지 부재는, 상부에 표면조도가 형성된 접착층; 상기 접착층 하부에 형성된 절연필름; 상기 절연필름 하부에 형성된 하부접착층; 상기 하부접착층 하부에 형성된 회로패턴층을 포함하되, 상기 표면조도의 거칠기 Rz는, 3 내지 10 마이크로미터의 범위에서 형성될 수 있다.
또한, 상기 절연필름은 폴리이미드(polyimide) 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate) 로 형성될 수 있다.
본 발명에 따르면, 칩 패키지에서 몰딩수지 도포되는 절연층의 일면상에 거칠기를 향상시킬 수 있게 되어, 절연층과 몰딩수지의 접착력을 향상시키는 효과를 갖게 된다.
또한 본 발명에 따르면, 절연층과 몰딩수지의 접착력을 향상시킴에 따라 칩 패키지의 신뢰도 및 내구성을 향상시키는 효과도 갖게 된다.
아울러, 본 발명에 따르면, 연성동박적층필름을 이용하여 칩 패키지를 제조하게 됨에 따라 제품을 경량화 할 수 있는 효과, 제품을 소형화, 경박단소화 할 수 있는 효과도 추가적으로 거둘 수 있게 된다.
도 1은 일반적인 스마트 IC 칩 패키지의 단면도를 나타낸 도면이다.
도 2는 본 발명에 따른 칩 패키지 부재 제조방법의 흐름을 나타낸 순서도이다.
도 3a 및 도 3b는 본 발명에 따른 칩 패키지 부재 제조방법의 공정을 개략적으로 도시한 공정예시도이다.
도 4는 종래의 칩 패키지 부재의 절연층 표면사진 및 표면에너지 측정사진을 도시한 것이다.
도 5는 본 발명에 따른 칩 패키지 부재의 절연층 표면사진 및 표면에너지 측정사진을 도시한 것이다.
도 2는 본 발명에 따른 칩 패키지 부재 제조방법의 흐름을 나타낸 순서도이다.
도 3a 및 도 3b는 본 발명에 따른 칩 패키지 부재 제조방법의 공정을 개략적으로 도시한 공정예시도이다.
도 4는 종래의 칩 패키지 부재의 절연층 표면사진 및 표면에너지 측정사진을 도시한 것이다.
도 5는 본 발명에 따른 칩 패키지 부재의 절연층 표면사진 및 표면에너지 측정사진을 도시한 것이다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명한다. 다만 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 일 실시예에 불과할 뿐이고, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. 또한, 본 발명의 바람직한 실시예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다. 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.
도 2는 본 발명에 따른 칩 패키지 부재 제조방법의 흐름을 나타낸 순서도이다.
도 2를 참조하면, 본 발명의 칩 패키지 부재 제조방법은, 절연필름, 접착층 및 동박층이 순차적층된 구조로 이루어진 연성동박적층필름(FCCL, Flexible Cooper Clad Laminate)를 제조하고(S1), 연성동박적층필름의 동박층을 에칭하여 제거하고(S3), 절연층 하부에 하부접착층을 형성하여 베이스재를 제조하고(S5), 베이스재에 관통홀을 형성하고(S7), 베이스재 하부에 회로패턴층을 형성하는 것(S9)를 포함하여 이루어질 수 있다. 또한 도면에는 미도시되었으나, S9단계 이후에 회로패턴층상에 선택적으로 도금층을 형성하는 과정을 더 포함하여 이루어질 수 있다.
구체적으로 S1단계는 다음과 같이 이루어질 수 있다.
우선, 절연필름을 준비한다. 이때 절연필름의 재질은 폴리이미드(polyimide) 수지 필름재 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)수지 필름재로 형성될 수 있으며, 폴리이미드(polyimide) 수지 필름재로 이루어짐이 바람직하나 이에 한정되는 것은 아니다.
이후 절연필름의 일면에 접착층을 형성한다. 이때 접착층을 형성하는 물질로서는 에폭시 수지, 아크릴 수지, 폴리이미드 수지 중 적어도 어느 하나를 포함하는 물질로 형성될 수 있으며 특히 에폭시 수지나 폴리이미드 수지를 사용 하는 것이 바람직하다. 이들 접착층 형성 물질에는 유연성을 갖게 할 목적으로 각종 천연 고무, 가소제, 경화제, 인계 등의 난연제, 그 밖의 각종 첨가물이 첨가될 수 있다. 또한, 폴리이미드 수지는 주로 열가소성 폴리이미드가 사용되는 경우가 많지만, 열경화성 폴리이미드 수지도 사용될 수 있다. 다만, 이는 하나의 예시일 뿐이며 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 모든 접착성을 갖는 수지로 본 발명의 접착층을 형성할 수 있다고 할 것이다.
이후 접착층상에 전해동박(Electrolytic Copper Foil)을 라미네이팅하여 동박층을 형성한다. 이때 전해동박의 표면에 형성된 거칠기(Roughness)가 접착층에 반영되며, 결과적으로 접착층에 표면조도가 형성된다. 이때 전해동박의 두께, 라미네이팅 조건(예컨대 온도 또는 압력) 등의 조건을 조절하여 접착층에 형성되는 표면조도의 거칠기(Rz)를 조절할 수 있다. 이러한 접착층에 형성되는 표면조도 거칠기(Rz)는 3 내지 10 마이크로미터의 범위내에서 형성되는 것이 바람직하나 이에 한정되는 것은 아니다. 거칠기(Rz)가 3 마이크로미터 미만인 경우, 추후 완성제품 제조시 형성되는 몰딩부와의 접착력 향상효과를 거두기 어려우며, 거칠기(Rz)가 10 마이크로미터를 초과하여 형성되는 경우 표면조도를 이루는 알갱이 들이 분말의 형태로 떨어져 나와 칩 패키지 관련 제조공정에서 오염을 유발하는 문제점을 갖게 되기 때문이다.
연성동박적층필름을 제조한 후, 에칭공정을 거쳐 상술한 동박층을 제거한다(S3). 이렇게 동박층을 제거하게 되면, 절연층 및 절연층상에 형성되고 표면조도가 형성된 접착층으로 이루어진 구조물을 얻을 수 있게 된다. 이에 따라 추후 절연층상에 몰딩 수지를 도포하는 경우, 절연층 상에 형성된 표면조도로 인하여 절연층과 몰딩 수지간의 접착력이 증대되는 효과 및 칩 패키지의 신뢰도 및 내구성이 향상되는 효과를 갖게 된다.
동박층을 제거한 후(S3)에는 S3단계에서 얻은 구조물 중, 절연층의 하부에 하부접착층을 형성한다. 이하에서는 하부접착층, 절연층 및 접착층이 순차적층된 구조물을 베이스재로 정의한다.
하부접착층은 접착제 도포 후 라미네이팅 공정을 수행하는 방법 또는 본딩시트(bonding sheet)를 절연층 하부에 부착한 후 라미네이팅 공정을 수행하는 방법을 통해 형성될 수도 있다.
하부접착층이 접착제 도포를 통해 이루어지는 경우, 접착제는 S1단계에서의 접착층과 마찬가지로 에폭시 수지, 아크릴 수지, 폴리이미드 수지 중 적어도 어느 하나를 포함하는 물질로 형성될 수 있으며 특히 에폭시 수지나 폴리이미드 수지를 사용 하는 것이 바람직하다. 이들 접착제에는 유연성을 갖게 할 목적으로 각종 천연 고무, 가소제, 경화제, 인계 등의 난연제, 그 밖의 각종 첨가물이 첨가될 수 있다. 또한, 폴리이미드 수지는 주로 열가소성 폴리이미드가 사용되는 경우가 많지만, 열경화성 폴리이미드 수지도 사용될 수 있다.
이후, S5단계에서 얻은 베이스재에 하나 이상의 관통홀을 형성한다(S7). 이러한 관통홀은 칩이 실장되는 비아홀, 각 층 간의 전기적 연결을 위한 비아홀, 열 확산을 용이하게 하기 위한 열 비아홀(thermal via hole), 각 층들을 정렬하는 기준이 되는 비아홀을 포함할 수 있다. 이때 관통홀을 형성하는 방법으로는 펀칭(punching) 가공하는 방법, 레이저를 이용한 드릴(drill) 공정을 수행하는 방법 등이 이용될 수 있으며, 이외에도 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 모든 관통홀 형성방법이 이용될 수 있다고 할 것이다.
S7단계에서 베이스재에 관통홀을 형성한 후에는 베이스재의 하부에 회로패턴층을 형성한다(S9). 이때 회로패턴층의 형성은 다음과 같이 이루어질 수 있다. 우선 베이스재의 하부에 금속층을 형성한다. 이때 금속층은 구리(Cu)로 이루어짐이 바람직하나, 이에 한정되는 것은 아니다. 이후 금속층을 에칭하여 회로패턴을 형성한다. 보다 자세하게는 여러 약품 처리를 통해 금속층 표면을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층을 형성하게 된다.
한편, 도면에는 미도시 되었으나, S9단계 이후에 도금공정이 더 수행될 수 있다. 이때 도금공정은 전해도금공정인 것이 바람직하며, 도금되는 물질로서는 니켈(Ni), 금(Au) 중 하나 이상이 이용될 수 있다.
상술한 방법에 의해 제조되는 칩 패키지 부재는, 몰딩수지가 도포되는 절연필름의 일면상에 표면조도를 형성하고, 거칠기를 향상시킬 수 있게 되어, 절연필름과 몰딩수지의 접착력을 향상시키는 효과, 칩 패키지(예컨대 COB 타입 등)의 신뢰도 및 내구성을 향상시키는 효과를 갖게 된다. 아울러, 절연필름으로서 폴리이미드를 사용함에도 불구하고 몰딩수지와의 접착력을 향상시킬 수 있는 효과 및 폴리이미드를 사용함에 따른 제품의 내열성, 기계적 성질, 전기적 특성 및 난연성을 향상시킬 수 있는 효과도 갖게 된다. 또한, 연성동박적층필름을 이용하여 칩 패키지를 제조하게 됨에 따라 제품을 경량화 할 수 있는 효과, 제품을 소형화, 경박단소화 할 수 있는 효과도 추가적으로 거둘 수 있게 된다.
도 3a 및 도 3b는 본 발명에 따른 칩 패키지 부재 제조방법의 공정을 개략적으로 도시한 공정예시도이다.
도 2 내지 도 3b를 참조하면, 우선 도 3a의 (a)에 도시된 바와 같이, 절연필름(110)상에 접착층(130)을 형성한다. 그리고 도 3a의 (b)에 도시된 바와 같이 접착층(130)상에 전해동박을 라미네이팅하여 동박층(150)을 형성한다. 이때 전해동박의 표면에 형성된 거칠기(Roughness)가 접착층(130)에 반영됨으로써 접착층(130)에 표면조도가 형성되며, 전해동박의 두께, 라미네이팅 조건(예컨대 온도 또는 압력) 등의 조건을 조절함으로써 접착층(130)에 형성되는 표면조도의 거칠기(Rz)를 조절할 수 있음은 도 2의 설명에서 상술한 바와 같다.
이후 에칭공정을 통해 동박층을 제거하면 도 3a의 (c)에 도시된 바와 같이 접착층(130)에 표면조도(131)가 형성된 구조물을 얻게 된다. 이때 표면조도(131)의 거칠기(Rz)는 몰딩수지와의 접착력 향상 및 제조공정상 오염방지를 위해 3 내지 10 마이크로미터의 범위내에서 형성되는 것이 바람직하나 이에 한정되지 않음은 도 2의 설명에서 상술한 바와 같다.
동박층 제거 후, 도 3a의 (d)에 도시된 바와 같이 절연필름(110)의 하부에 하부접착층(210)을 형성하여 베이스재(200)를 제조한다. 이때 하부접착층(210)은 접착제 도포 후 라미네이팅 공정을 수행하거나, 또는 본딩시트 부착 후 라미네이팅 공정을 수행하는 방법으로 형성될 수 있다.
이후, 도 3a의 (e)에 도시된 바와 같이 베이스재(200)에 관통홀(230)을 형성하게 되며, 이때 관통홀(230)의 형성방법은 펀칭가공공정 또는 레이저 드릴공정 등이 이용될 수 있다. 관통홀(230)들은 광소자, 즉 칩이 실장되는 비아홀, 각 층 간의 전기적 연결을 위한 바이홀, 열 확산을 용이하게 하기 위한 열 비아홀(thermal via hole), 각 층들을 정렬하는 기준이 되는 비아홀의 역할을 할 수 있음은 도 2의 설명에서 상술한 바와 같다.
관통홀(230) 형성 후, 도 3b의 (f)에 도시된 바와 같이 금속층(310)을 베이스재(200)의 하부, 보다 구체적으로 절연필름(110) 하부에 형성한다. 이때 금속층(310)의 형성방법은 라미네이팅 공정을 통해 이루어질 수 있으며, 금속층(310) 형성물질로서 구리(Cu)가 이용될 수 있으나 이에 한정되지 않음은 도 2의 설명에서 상술한 바와 같다.
이후, 여러 약품 처리를 통해 금속층(310) 표면을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 그리고 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로패턴을 형성하고 포토레지스트를 박리함으로써, 도 3b의 g)에 도시된 바와 같은 회로패턴층(330)을 형성함으로써 칩 패키지 부재를 제조하게 된다.
한편, 칩 패키지 부재를 도금하는 공정을 더 수행함으로써 도 3b의 (h)에 도시된 바와 같이 도금층(400)을 더 형성할 수 있으며, 이러한 도금공정으로서 전해도금공정이 이용될 수 있다. 보다 구체적으로, 도 3의 (h)에 도시된 도면을 기준으로, 회로패턴층(330)의 하부(콘택 영역)에 금(Au)을 도금하여 도금층(430)을 형성한다. 또한, 관통홀(230)에 의해 노출된 회로패턴층(330)의 상부에는 니켈(Ni)을 도금하여 도금층(410)을 형성한다.
도면에는 미도시 하였으나, 이후, 절연필름(110)에 대해 몰딩 수지를 도포함으로써 몰딩부를 형성하는데, 절연층(110) 중 몰딩 수지가 도포되는 면에는 표면조도를 구비한 접착층(120)이 형성되어 있다. 이에 따라, 절연층(110)상에 대해 몰딩 수지가 도포되면, 표면조도로 인하여 절연층(110)과 몰딩부간의 접착력이 증가되고, 결과적으로 신뢰도 및 내구성이 우수한 칩 패키지를 제조할 수 있게 된다.
도 4는 종래의 칩 패키지 부재의 절연층 표면사진 및 표면에너지 측정사진을 도시한 것이고, 도 5는 본 발명에 따른 칩 패키지 부재의 절연층 표면사진 및 표면에너지 측정사진을 도시한 것이다.
보다 구체적으로 도 4의 (a)는 종래 기술에 따른 칩 패키지 중 에폭시 수지로 형성된 절연층 상부를 5000배로 확대한 전자현미경(SEM) 사진이며, 도 5의 (a)는 연성동박적층기판(FCCL)을 이용한 본 발명의 칩 패키지 중 절연필름 상부를 2000배로 확대한 전자현미경(SEM) 사진이다. 이를 살펴보면, 몰딩수지가 도포되는 부분의 거칠기가 종래기술에 비하여 본 발명이 월등히 향상됨을 육안으로 확인할 수 있다.
도 4의 (b)는 종래기술에 따른 칩 패키지에 몰딩 수지 형성시 표면에너지를 측정한 사진이며, 도 5의 (b)는 본 발명에 따른 칩 패키지에 몰딩 수지 형성시 표면에너지를 측정한 사진이다. 표면에너지가 높아질수록 인력은 증가하게 되어 접촉각은 감소하고, 반대로 표면에너지가 낮아질수록 인력은 감소하여 접촉각은 증가하게 된다. 종래기술에 따른 칩 패키지(도 4의 (b))의 몰딩수지의 접촉각(θ1)과 본 발명에 따른 칩 패키지(도 5의 (b))의 몰딩수지의 접촉각(θ2)를 서로 비교하여 보면, 본 발명에 따른 몰딩수지 접촉각(θ2)이 종래기술의 경우(θ1)에 비해 작음을 알 수 있으며, 따라서 본 발명의 경우 표면에너지 증가로 인하여 절연필름과 몰딩수지간의 접착력이 향상되는 효과가 있음을 확인할 수 있다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것은 아니며, 기술적 사상의 범주를 일탈함 없이 본 발명에 대해 다수의 적절한 변형 및 수정이 가능함을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변형 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
110 : 절연필름
130 : 접착층
131 : 표면조도
150 : 동박층
200 : 베이스재
210 : 하부접착층
310 : 금속층
330 : 회로패턴층
400 : 도금층
130 : 접착층
131 : 표면조도
150 : 동박층
200 : 베이스재
210 : 하부접착층
310 : 금속층
330 : 회로패턴층
400 : 도금층
Claims (13)
- 절연필름, 접착층 및 동박층이 순차적층된 구조로 이루어지되 상기 접착층상에 표면조도가 형성된 연성동박적층필름(FCCL, Flexible Copper Clad Laminate)을 제조하고,
상기 연성동박적층필름의 동박층을 에칭하여 제거하고,
상기 절연층 하부에 하부접착층을 형성하여 베이스재를 제조하고,
상기 베이스재에 관통홀을 형성하고,
상기 베이스재 하부에 회로패턴층을 형성하는 것을 포함하여 이루어지는 칩 패키지 부재 제조방법.
- 청구항 1에 있어서,
상기 연성동박적층필름을 제조하는 것은,
상기 절연필름상에 상기 접착층을 형성하고,
상기 접착층상에 전해 동박층을 라미네이팅하여 상기 표면조도 및 상기 동박층을 형성하는 것을 포함하여 이루어지는 칩 패키지 부재 제조방법.
- 청구항 2에 있어서,
상기 표면조도의 거칠기 Rz는,
3 내지 10 마이크로미터의 범위에서 형성되는 칩 패키지 부재 제조방법.
- 청구항 3에 있어서,
상기 절연필름은,
폴리이미드(polyimide) 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate) 로 형성되는 칩 패키지 부재 제조방법.
- 청구항 1에 있어서,
상기 베이스재를 제조하는 것은,
상기 절연필름 하부에 접착제 도포 또는 본딩시트 부착을 수행하고,
라미네이팅 공정을 수행하는 것을 포함하여 이루어지는 칩 패키지 부재 제조방법.
- 청구항 5에 있어서,
상기 접착제 또는 상기 본딩시트는, 반경화 타입인 칩 패키지 부재 제조방법.
- 청구항 1에 있어서,
상기 관통홀을 형성하는 것은,
펀칭(Punching)공정 또는 레이저를 이용한 드릴(Drill) 공정에 의해 이루어지는 칩 패키지 부재 제조방법.
- 청구항 1에 있어서,
상기 회로패턴층을 형성하는 것은,
상기 베이스재 하부에 금속층을 형성하고,
상기 금속층을 에칭하여 회로패턴을 형성하는 것을 포함하여 이루어지는 칩 패키지 부재 제조방법.
- 청구항 8에 있어서,
상기 금속층의 재질은,
구리(Cu)로 형성되는 칩 패키지 부재 제조방법.
- 청구항 1 내지 9 중 어느 한 항에 있어서,
상기 회로패턴층을 형성하는 것 이후에,
상기 회로패턴층 상에 선택적으로 도금층을 형성하는 것을 더 포함하여 이루어지는 칩 패키지 부재 제조방법.
- 청구항 10에 있어서,
상기 도금층은,
니켈(Ni), 금(Au) 중 적어도 어느 하나를 포함하는 칩 패키지 부재 제조방법.
- 상부에 표면조도가 형성된 접착층;
상기 접착층 하부에 형성된 절연필름;
상기 절연필름 하부에 형성된 하부접착층;
상기 하부접착층 하부에 형성된 회로패턴층을 포함하되,
상기 표면조도의 거칠기 Rz는, 3 내지 10 마이크로미터의 범위에서 형성된 칩 패키지 부재.
- 청구항 12에 있어서,
상기 절연필름은, 폴리이미드(polyimide)계 필름 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)로 형성된 칩 패키지 부재.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110125656A KR101886423B1 (ko) | 2011-11-29 | 2011-11-29 | 칩 패키지 부재 및 그 제조 방법 |
| PCT/KR2012/009284 WO2013069947A1 (en) | 2011-11-09 | 2012-11-06 | Tape carrier package and method of manufacturing the same |
| US14/357,450 US9674955B2 (en) | 2011-11-09 | 2012-11-06 | Tape carrier package, method of manufacturing the same and chip package |
| TW101141822A TW201328459A (zh) | 2011-11-09 | 2012-11-09 | 捲帶承載封裝件及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110125656A KR101886423B1 (ko) | 2011-11-29 | 2011-11-29 | 칩 패키지 부재 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130059605A true KR20130059605A (ko) | 2013-06-07 |
| KR101886423B1 KR101886423B1 (ko) | 2018-09-11 |
Family
ID=48858395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110125656A KR101886423B1 (ko) | 2011-11-09 | 2011-11-29 | 칩 패키지 부재 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101886423B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0955444A (ja) * | 1995-08-11 | 1997-02-25 | Hitachi Chem Co Ltd | 半導体パッケージ |
| KR100797708B1 (ko) * | 2006-10-24 | 2008-01-23 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
| KR100951939B1 (ko) * | 2009-05-08 | 2010-04-09 | (주)인터플렉스 | 연성인쇄회로기판의 제조방법 |
-
2011
- 2011-11-29 KR KR1020110125656A patent/KR101886423B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0955444A (ja) * | 1995-08-11 | 1997-02-25 | Hitachi Chem Co Ltd | 半導体パッケージ |
| KR100797708B1 (ko) * | 2006-10-24 | 2008-01-23 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
| KR100951939B1 (ko) * | 2009-05-08 | 2010-04-09 | (주)인터플렉스 | 연성인쇄회로기판의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101886423B1 (ko) | 2018-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9226382B2 (en) | Printed wiring board | |
| JP5306789B2 (ja) | 多層配線基板及びその製造方法 | |
| JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP4783843B2 (ja) | 電子部品内蔵型プリント基板 | |
| TW200843068A (en) | Stacked flip-assembled semiconductor chips embedded in thin hybrid substrate | |
| TWI384925B (zh) | 內埋式線路基板之結構及其製造方法 | |
| US9601422B2 (en) | Printed wiring board, semiconductor package, and method for manufacturing printed wiring board | |
| JP5151158B2 (ja) | パッケージ、およびそのパッケージを用いた半導体装置 | |
| US8487192B2 (en) | Printed wiring board and method for manufacturing the same | |
| KR101897069B1 (ko) | 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법 | |
| KR101167429B1 (ko) | 반도체 패키지의 제조방법 | |
| KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
| US20140268619A1 (en) | Method of Manufacturing Substrate for Chip Packages and Method of Manufacturing Chip Package | |
| CN108962843A (zh) | 半导体ic内置基板及其制造方法 | |
| JP2004179647A (ja) | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 | |
| JP2009004813A (ja) | 半導体搭載用配線基板 | |
| KR101109287B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| CN110521292B (zh) | 印刷电路板及其制造方法 | |
| KR101886423B1 (ko) | 칩 패키지 부재 및 그 제조 방법 | |
| JP2005268810A (ja) | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 | |
| KR101897102B1 (ko) | 스마트 ic용 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법 | |
| JP2013191678A (ja) | 多層配線基板 | |
| JP2005123493A (ja) | 配線基板及び素子実装基板 | |
| WO2023189540A1 (ja) | ガラス配線基板及びその製造方法、撮像装置 | |
| KR101897015B1 (ko) | 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |