JPH09107046A - 半導体パッケ−ジ - Google Patents

半導体パッケ−ジ

Info

Publication number
JPH09107046A
JPH09107046A JP7262818A JP26281895A JPH09107046A JP H09107046 A JPH09107046 A JP H09107046A JP 7262818 A JP7262818 A JP 7262818A JP 26281895 A JP26281895 A JP 26281895A JP H09107046 A JPH09107046 A JP H09107046A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring pattern
package
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7262818A
Other languages
English (en)
Inventor
Yoshiaki Tsubomatsu
良明 坪松
Fumio Inoue
文男 井上
Akio Yamazaki
聡夫 山崎
Hiroto Ohata
洋人 大畑
Shigeki Ichimura
茂樹 市村
Noriyuki Taguchi
矩之 田口
Original Assignee
Hitachi Chem Co Ltd
日立化成工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chem Co Ltd, 日立化成工業株式会社 filed Critical Hitachi Chem Co Ltd
Priority to JP7262818A priority Critical patent/JPH09107046A/ja
Publication of JPH09107046A publication Critical patent/JPH09107046A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

(57)【要約】 (修正有) 【課題】パッケージの小型・高密度化に対応可能な半導
体パッケージを提供する。 【解決手段】絶縁基板、絶縁基板1の一方の面に形成さ
れ半導体チップ電極と電気的に接続される配線パターン
7、絶縁基板1の他の面に形成された外部接続端子1
2、配線パターン7と外部接続端子12を接続する層間
接続部6を有する半導体チップ9搭載用基板であって、
層間接続部6と接続する配線パターン7の端部が層間接
続部の露出した平面領域内に収まるよう構成されている
半導体チップ搭載用基板を使用した半導体パッケージ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体パッケ−ジ
に関する。
【0002】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者は、QFP(Quad Flat Packag
e)が代表的である。これを多端子化する場合は、端子
ピッチを縮小することが必要であるが、0.5mmピッ
チ以下の領域では、配線板との接続に高度な技術が必要
になる。後者のアレイタイプは比較的大きなピッチで端
子配列が可能なため、多ピン化に適している。従来、ア
レイタイプは接続ピンを有するPGA(Pin Gri
d Array)が一般的であるが、配線板との接続は
挿入型となり、表面実装には適していない。このため、
表面実装可能なBGA(Ball Grid Arra
y)と称するパッケージが開発されている。また、パッ
ケージの更なる小型・薄型化に対応するものとして、半
導体チップとほぼ同等の外形を有する、いわゆるチップ
サイズパッケージ(CSP; Chip Size P
ackage)が提案されている。これは、半導体チッ
プの周辺部でなく、実装領域内に外部配線基板との接続
部を有するパッケージである。具体的例としては、片面
配線パターン付きフレキシブルプリント板の絶縁層側か
ら配線パターンに達する非貫通穴を加工し、めっき法に
よりきのこ状金属バンプ(後述の層間接続部及び外部接
続端子に対応)を形成し、外部接続端子付きプリント板
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの(NIKKEI MATERI
ALS & TECHNOLOGY 94. 4, N
o.140, p18−19)やめっき法で形成した金
属バンプの代わりに非貫通穴に後工程ではんだボール付
けを行なうものなどがあった。
【0003】
【発明が解決しようとする課題】図3に前述した後工程
ではんだボールを付けるタイプのCSP用基板31の要
部平面(図3(a))及び断面図(図3(b))を示
す。図より、はんだボール用に所定の開口径を確保する
必要がある。また、非貫通穴部を形成する穴33が配線
パターン32’で塞がれていないと、パターンズレによ
りパッケージ化工程でチップ接着用樹脂などがはみ出し
てくる可能性もある。換言すれば、非貫通穴部の配線パ
ターン径(D)は必ず穴径(d)よりも大きくなくては
ならない。すなわち、従来構成でパッケージサイズを極
限まで小さくするために外部端子格子ピッチを狭ピッチ
化していくと、設計上の配線可能領域が必要以上に圧縮
され、結果として、特殊な微細配線技術が必要となった
り、パターン形成時の歩留まりが著しく低下するという
問題などがあった。本発明はパッケージの小型・高密度
化に対応可能な半導体パッケージを提供するものであ
る。
【0004】
【課題を解決するための手段】
A.(a1)絶縁基板、(a2)絶縁基板の一方の面に
形成され半導体チップ電極と電気的に接続される配線パ
ターン、(a3)絶縁基板の他の面に形成された外部接
続端子、(a4)配線パターンと外部接続端子を接続す
る層間接続部を有する半導体チップ搭載用基板であっ
て、層間接続部と接続する配線パターンの端部が層間接
続部の露出した平面領域内に収まるよう構成されている
半導体チップ搭載用基板、 B.半導体チップ搭載用基板に接着材を介して接着され
た後、配線パターンと電気的に接続された半導体チッ
プ、 C.半導体チップを封止する封止樹脂とにより成る半導
体パッケージである。
【0005】
【発明の実施の形態】図1(a)(b)はそれぞれ本発
明による半導体パッケージ用配線板の要部を示す平面及
び断面図である。すなわち、本発明においては、非貫通
穴3内に所定量の金属を充填して配線パターン2と電気
的に接続する層間接続部4を形成し、かつ、配線パター
ンの端部5を層間接続部4の露出した平面領域内に収ま
るよう構成することにより、半導体チップと外部接続端
子とを結線する配線パターン2をレイアウト可能な領域
をより広く確保することができる。この場合、使用する
基板は特に限定されるものではなく、銅箔上にキャステ
ィング法によりポリアミック酸を塗布した後、加熱によ
りポリイミド層を形成したものや、予め硬化したポリイ
ミドフィルムの所望する面に接着材を塗布した後、プレ
スなどにより銅箔を片面に接着したものなどが適用可能
である。また、層間接続部形成用の非貫通穴の形成方法
も特に限定するものではなく、(1).公知のドリルや
パンチ加工などにより予め接着材付き絶縁フィルムに貫
通穴を設けた後、銅箔を片面に加熱・加圧することによ
り貫通穴の片側を塞ぐ方法、(2).接着材付きフィル
ムの片面に銅箔を加熱・加圧した後、例えば、炭酸ガス
レーザ等で銅箔に達する非貫通穴を直接形成する方法、
(3).接着材付きフィルムの両面に銅箔を加熱・加圧
した後、一方の側の銅箔をエッチング除去し、(2)と
同様に直接を形成する方法などが適用可能である。
【0006】配線パターンの形成方法についても特に限
定されるものではないが、予め非貫通穴をめっき金属や
導電性ペーストなどで所望する量(高さ)だけ充填した
後パターン形成することが好ましい。充填する金属とし
ては、ニッケル、スズ、鉛、金、銀、銅などが好まし
く、これら金属を単独で、あるいは、複数層状にめっき
法などで積み上げることも可能である。また更に、これ
らの金属を含む有機樹脂ペーストなども適用可能であ
る。
【0007】一方、本願の発明に於ては、チップ電極と
配線との電気的接続方法として金ワイヤボンディングや
フェースダウンボンディングなどが適用可能である。前
者の場合は、配線パターン下部に存在する絶縁基材の耐
熱性及び硬さが重要な要因であり、ガラス転移点180
℃以上で、かつ、ワイヤボンディング温度に於ける弾性
率が1,000MPa以上であることが好ましい。ま
た、ボンディング時の基材温度を基材のガラス転移点よ
り低い温度で行なうことにより、よりいっそう安定的な
ワイヤボンディングが可能になる。後者の場合は、予め
配線上に半導体チップ電極と接続する金属突起部を形成
し、半導体チップ電極を金属突起が設けられている面に
面して搭載し、半導体チップ電極と金属突起とを接続す
る。この場合、予め配線領域の所望する部分を熱可塑性
ポリイミド接着材等で覆い、後工程で金属突起部を形成
する箇所に配線に達する非貫通凹部を設け、めっき等で
金属突起部を形成した後、半導体チップ電極と金属突起
部とを加熱・加圧により接続させると同時にチップ電極
面を封止しても良い。封止に適用する樹脂としては、例
えば、直径10〜20μm程度のシリカを5〜80wt
%の範囲で含有したエポキシ樹脂等が適用可能である。
【0007】
【実施例】本発明のパッケージの実施例を図2に基づき
説明する。幅508mm、厚さ50μmのポリイミドフ
ィルム(宇部興産製、商品名UPILEX S−Typ
e)1の両面に熱硬化性ポリイミド接着材用ワニスを所
定量塗布し、160℃10分、180℃5分の乾燥によ
り第1の接着材層2(厚さ8μm)及び第2の接着材層
3(厚さ5μm)をポリイミドフィルムの両面に形成し
た(図2(a))。次に、250mm角にシートカット
後、NCドリル加工機を用いて0.3mmφの貫通穴4
を所定数設けた(図2(b))。加工条件は、回転数8
0,000rpm、ドリル送り速度12m/分である。
180℃で20分間プリベーク後、厚さ12μmの電解
銅箔(日本電解(株)製、商品名SLP)5の粗化面を
内側にして第1の接着材層2と向かい合わせ、加熱・加
圧により銅箔と接着材層とを接着させて非貫通穴を形成
した。加熱・加圧条件は、圧力30kgf/cm2、温
度250℃である。なお、銅箔と反対側の第2の接着材
層が鏡板に接着しないように、厚さ50μmのテフロン
フィルムを第2の接着材層に面して構成した。次に、銅
箔5をカソードとして電気めっき法により非貫通穴内に
ニッケルめっきを充填して層間接続部6を形成した
((c))。設定電流密度は3.0A/dm2、析出膜
厚は50μmである。次に、銅箔面にドライフィルムレ
ジスト(日立化成工業(株)製、商品名フォテックHK
825)をラミネートし、露光・現像により所望する複
数組のレジストパターンを形成した。ラミネート条件
は、ロール圧力2.0kgf/cm2、ロール温度10
0℃、送り速度1.0m/分である。露光はオーク
(株)製平行露光機(EXM−1600−A)を使用
し、露光量80mJ/cm2で行なった。現像は、炭酸
ナトリウム溶液(液温28℃、液濃度1.0wt%)を
使用し、スプレー圧力1.5kgf/cm2で行なっ
た。次に、塩化第二鉄溶液(液温38℃、ボーメ度4
0)を用いて所望する領域の銅箔をエッチング除去後、
水酸化カリウム溶液(液温38℃、液濃度3wt%)を
用いてレジストパターンを剥離して複数組の配線パター
ン7を得た((d))。この場合、層間接続部格子ピッ
チ(はんだボール格子ピッチ)は0.6mm、最小配線
ピッチ120μm(ライン/スペース50/70μm)
及び格子間配線2本である。次に、250mm角シート
を所定のフレーム形状に打ち抜き加工後、露出する配線
パターン7及び層間接続部6面に無電解ニッケル(厚さ
7μm)、続いて、金めっき(厚さ0.7μm)を施し
た。次に、絶縁ダイボンドフィルム8を用いて、厚さ
0.3mm、外形10mm角の半導体チップ9をコレッ
ト圧着した後、ワイヤボンダー(新川製、装置名 UT
C−230BI)を用いて金ワイヤ10によりチップ電
極と配線パターンの所望する箇所を電気的に接続させた
((e))。チップ圧着条件は、プレート温度200
℃、荷重300gである。ボンディング条件は、温度1
80℃、荷重100g、超音波100、時間20mse
c等である。次に、半導体封止用エポキシ樹脂(日立化
成工業(株)製、商品名 CEL−9200)11を用
いてトランスファーモールド法によりチップを封止した
((f))。封止条件は、温度180℃、圧力80kg
f/cm2、封止時間90秒である。次に、層間接続部
6上に形成した金めっき面にフラックス処理を施した
後、はんだボールを配置し、赤外線リフロー炉で240
℃、10秒間リフローさせて外部接続端子部12を形成
した(g)。最後に、フレームで連結されたパッケージ
を金型で打ち抜き、個々のパッケージ13に分割した
(h)。以上より、層間接続部径(図1d)0.3mm
φ、はんだボール格子ピッチ(図1p)0.6mmの物
件に関し、従来法を適用した場合(図1、D−d;0.
15mm)、最小配線ピッチ60μmが必要であったも
のが最小配線ピッチ120μmで展開可能であった。
【0008】
【発明の効果】本発明により、小型・高密度化に対応可
能な半導体パッケージを安定して製造可能になった。
【図面の簡単な説明】
【図1】本発明による半導体チップ搭載用基板の要部平
面(a)及び断面図(b)。
【図2】本発明の半導体パッケージの製造工程を示す断
面図。
【図3】従来法による半導体チップ搭載用基板の要部平
面(a)及び断面図(b)。
【符号の説明】
1.ポリイミドフィルム 2.接着材 3.接着材 4.貫通穴 5.銅箔 6.層間接続部 7.配線パターン 8.ダイボンドフィルム 9.半導体チップ 10.金ワイヤ 11.封止材 12.はんだボール 13.半導体パッケージ 31.配線基板 32.配線パターン 32.’非貫通穴部の配線パターン 33.非貫通穴 34.層間接続部 35.配線パターン端部
フロントページの続き (72)発明者 大畑 洋人 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 (72)発明者 市村 茂樹 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 (72)発明者 田口 矩之 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】A.(a1)絶縁基板、(a2)絶縁基板
    の一方の面に形成され半導体チップ電極と電気的に接続
    される配線パターン、(a3)絶縁基板の他の面に形成
    された外部接続端子、(a4)配線パターンと外部接続
    端子を接続する層間接続部を有する半導体チップ搭載用
    基板であって、層間接続部と接続する配線パターンの端
    部が層間接続部の露出した平面領域内に収まるよう構成
    されている半導体チップ搭載用基板、 B.半導体チップ搭載用基板に接着材を介して接着され
    た後、配線パターンと電気的に接続された半導体チッ
    プ、 C.半導体チップを封止する封止樹脂とにより成る半導
    体パッケージ。
JP7262818A 1995-10-11 1995-10-11 半導体パッケ−ジ Pending JPH09107046A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7262818A JPH09107046A (ja) 1995-10-11 1995-10-11 半導体パッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7262818A JPH09107046A (ja) 1995-10-11 1995-10-11 半導体パッケ−ジ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003376831A Division JP2004048081A (ja) 2003-11-06 2003-11-06 半導体チップ搭載用基板

Publications (1)

Publication Number Publication Date
JPH09107046A true JPH09107046A (ja) 1997-04-22

Family

ID=17381048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7262818A Pending JPH09107046A (ja) 1995-10-11 1995-10-11 半導体パッケ−ジ

Country Status (1)

Country Link
JP (1) JPH09107046A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076160A (ja) * 2000-09-01 2002-03-15 Rohm Co Ltd 半導体装置および基板
US6791194B1 (en) 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
US7202570B2 (en) 1996-05-30 2007-04-10 Renesas Technology Corp. Circuit tape having adhesive film semiconductor device and a method for manufacturing the same
JP2011176209A (ja) * 2010-02-25 2011-09-08 Renesas Electronics Corp 半導体装置の製造方法
KR20160040110A (ko) 2014-10-02 2016-04-12 스미또모 베이크라이트 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
KR20170020277A (ko) 2015-08-12 2017-02-22 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치
KR20170020253A (ko) 2015-08-12 2017-02-22 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
KR20170048482A (ko) 2014-08-29 2017-05-08 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791194B1 (en) 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
US7202570B2 (en) 1996-05-30 2007-04-10 Renesas Technology Corp. Circuit tape having adhesive film semiconductor device and a method for manufacturing the same
JP2002076160A (ja) * 2000-09-01 2002-03-15 Rohm Co Ltd 半導体装置および基板
JP4573412B2 (ja) * 2000-09-01 2010-11-04 ローム株式会社 半導体装置
JP2011176209A (ja) * 2010-02-25 2011-09-08 Renesas Electronics Corp 半導体装置の製造方法
KR20170048482A (ko) 2014-08-29 2017-05-08 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치
KR20160040110A (ko) 2014-10-02 2016-04-12 스미또모 베이크라이트 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
JP2016076694A (ja) * 2014-10-02 2016-05-12 住友ベークライト株式会社 半導体装置の製造方法および半導体装置
KR20170020277A (ko) 2015-08-12 2017-02-22 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법 및 반도체 장치
KR20170020253A (ko) 2015-08-12 2017-02-22 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
JP4862848B2 (ja) 半導体パッケージの製造方法
US6291271B1 (en) Method of making semiconductor chip package
US8222747B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US7829987B2 (en) Carrier structure embedded with semiconductor chips and method for manufacturing the same
JPH09107046A (ja) 半導体パッケ−ジ
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
US6708398B2 (en) Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package
JPH0955444A (ja) 半導体パッケージ
JP4140555B2 (ja) 半導体パッケージの製造方法
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
JP3534214B2 (ja) 半導体パッケ−ジ及びそれに用いる半導体チップ搭載用基板
JP2004063742A (ja) 配線板、半導体パッケージ及びそれらの製造方法
JP3363065B2 (ja) 半導体パッケージ用チップ支持基板の製造法及び半導体装置
JP3562074B2 (ja) 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法
JP3685203B2 (ja) 半導体素子搭載用基板
JP2005328057A (ja) 半導体パッケージの製造法及び半導体パッケージ
JP3685205B2 (ja) 半導体パッケージ及びその製造方法
JP3606275B2 (ja) 半導体パッケージ及びその製造方法
JP3925258B2 (ja) 半導体パッケージ用基板の製造方法
JP2004048081A (ja) 半導体チップ搭載用基板
JP2002110858A (ja) 半導体パッケージの製造法及び半導体パッケージ
JPH10189636A (ja) 半導体パッケ−ジ
JP3685204B2 (ja) 半導体素子搭載用基板
JP2002270651A (ja) 半導体パッケージ用チップ支持基板、その製造方法および半導体装置