JP3293753B2 - 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ - Google Patents

半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ

Info

Publication number
JP3293753B2
JP3293753B2 JP01898697A JP1898697A JP3293753B2 JP 3293753 B2 JP3293753 B2 JP 3293753B2 JP 01898697 A JP01898697 A JP 01898697A JP 1898697 A JP1898697 A JP 1898697A JP 3293753 B2 JP3293753 B2 JP 3293753B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor
adhesive
semiconductor package
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01898697A
Other languages
English (en)
Other versions
JPH10214849A (ja
Inventor
聡夫 山崎
矩之 田口
茂樹 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP01898697A priority Critical patent/JP3293753B2/ja
Publication of JPH10214849A publication Critical patent/JPH10214849A/ja
Application granted granted Critical
Publication of JP3293753B2 publication Critical patent/JP3293753B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
用チップ支持基板及びこれを用いた半導体パッケージに
関する。
【０００２】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
が代表的である。これを多端子化する場合は、端子ピッ
チを縮小することが必要であるが、０．５ｍｍピッチ以
下の領域では、配線板との接続に高度な技術が必要にな
る。後者のアレイタイプは比較的大きなピッチで端子配
列が可能なため、多ピン化に適している。従来、アレイ
タイプは接続ピンを有するＰＧＡ（ＰｉｎＧｒｉｄ Ａ
ｒｒａｙ）が一般的であるが、配線板との接続は挿入型
となり、表面実装には適していない。このため、表面実
装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称
するパッケージが開発されている。
【０００３】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案され
ている。これは、半導体チップの周辺部でなく、実装領
域内に外部配線基板との接続部を有するパッケージであ
る。具体例としては、バンプ付きポリイミドフィルムを
半導体チップの表面に接着し、チップと金リード線によ
り電気的接続を図った後、エポキシ樹脂などをポッティ
ングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩＡ
ＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．１４
０，ｐ１８−１９）や、仮基板上に半導体チップ及び外
部配線基板との接続部に相当する位置に金属バンプを形
成し、半導体チップをフェースダウンボンディング後、
仮基板上でトランスファーモールドしたもの（Ｓｍａｌ
ｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃｋａｇ
ｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ Ｐａｃｋａ
ｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐａｎ，ｐ４６
−５０，１９９４）などがある。
【０００４】
【発明が解決しようとする課題】しかしながら、従来提
案されている半導体パッケージの多くは、安価、小型か
つ高集積度化に対応できるものはない。本発明は、ワイ
ヤーボンディング接続を用いた小型半導体パッケージの
製造を可能とする半導体パッケージ用チップ支持基板を
提供するものである。
【０００５】
【課題を解決するための手段】本発明の半導体パッケー
ジ用チップ支持基板は、 Ａ．絶縁性支持基板の一表面には複数組の配線が形成さ
れており、前記配線は少なくとも半導体チップ電極とワ
イヤーボンディング接続するインナー接続部及び半導体
チップ搭載領域部を有すものであり、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
記配線が形成されている箇所であって前記インナー接続
部と導通するアウター接続部が設けられる箇所に、開口
が設けられており、 Ｃ．前記配線の半導体チップ搭載領域部を含めて半導体
チップが搭載される箇所に、絶縁性のフィルム状接着材
が形成されており、 Ｄ．前記絶縁性のフィルム状接着材が厚み０．０１０ｍ
ｍ以上０．０３０ｍｍ以下かつチップ搭載前のチップ搭
載部のそりが０．５００ｍｍ以下であること、を特徴と
するものである。本発明において、チップ搭載前のチッ
プ搭載部のそりは基板を定板に置いたときの最大浮き量
である。
【０００６】
【発明の実施の形態】絶縁性支持基板としては、ポリイ
ミド、エポキシ樹脂、ポリイミド等のプラスチックフィ
ルム、ポリイミド、エポキシ樹脂、ポリイミド等のプラ
スチックをガラス不織布等基材に含浸・硬化したもの等
が使用できる。絶縁性支持基板の一表面に複数組の配線
を形成するには、銅箔をエッチングする方法、所定の箇
所に銅めっきをする方法それらを併用する方法等が使用
できる。絶縁性支持基板に外部接続部などの開口を設け
るには、ドリル加工やパンチングなどの機械加工、エキ
シマレーザや炭酸ガスレーザなどのレーザ加工等により
行うことができる。接着性のある絶縁基材等に開口部を
あらかじめ設けておいてそれを銅箔等の配線形成用金属
箔と張り合わせる方法、銅箔付きまたはあらかじめ配線
が形成された絶縁基材に開口部を設ける方法、それらを
併用する等が可能である。インナー接続部と導通するア
ウター接続部の絶縁性支持基板開口部にハンダボール、
めっき等によりバンプ等を形成することにより作成する
ことが出来る。これは、外部の基板等に接続される。配
線パターンは任意であるが、特に接着フィルム搭載領域
はできるだけ均一に配置されていることが好ましい。
【０００７】絶縁性のフィルム状接着材は、半導体チッ
プ接続のためのダイボンド材であり、化２
【化２】 （ただし、ｎ＝２〜２０の整数を示す。）で表されるテ
トラカルボン酸二無水物（１）の含量が全テトラカルボ
ン酸二無水物の７０モル％以上であるテトラカルボン酸
二無水物と、ジアミンを反応させて得られるポリイミド
樹脂、更にエポキシ樹脂等の熱硬化性樹脂からなるフィ
ルム接着材がよい。更にこれにシリカ、アルミナ、等の
無機物質フィラーを含有してなるフィルム状接着材がよ
り好ましい。接着前の接着フィルムの厚みとして、０．
０１０ｍｍ以上かつ０．０３０ｍｍ以下であり、チップ
搭載前の基板のそり（基板を定板に静置したときの最大
浮き量）チップ搭載前の基板を定板の上に静置したとき
に生じるチップ搭載領域の定板からの最大浮き量が０．
５００ｍｍ以下であることによってワイヤーボンディン
グ接続の不良を著しく低減することができる。
【０００８】本発明の半導体パッケージ用チップ支持基
板を使用して半導体パッケ−ジを製造するには、本発明
の半導体パッケージ用チップ支持基板のフィルム状接着
材の面に半導体チップを接着し、半導体チップ電極を支
持基板のインナー接続部とワイヤーボンディングにより
接続し、半導体チップの少なくとも半導体チップ電極面
を樹脂封止することにより半導体パッケージを製造する
ことが出来る。チップ接着の方法としては、フィルム状
接着材に直接チップを接着する場合と、フィルム状接着
材の上にさらにダイボンドペースト等を使用して搭載す
る場合がある。
【０００９】
【実施例】図１により、本発明の一実施例について説明
する。ポリイミド接着剤をポリイミドフィルム（商品
名：ユーピレックスＳ、厚み５０μｍ）の両面に塗布し
た、厚さ０．０７０ｍｍのポリイミドボンディングシー
ト１に、アウター接続部２を形成する。次に厚さ０．０
１８ｍｍの銅箔（日本電解製、商品名：ＳＬＰ−１８）
を接着後、インナー接続部５とアウター接続部２までの
展開配線６を通常のエッチング法で形成する。さらに、
露出している配線に無電解ニッケルめっき（膜厚：５μ
ｍ）、無電解金めっき（膜厚：０．８μｍ）を順次施す
（不図示）。ここでは、無電解めっきを使用したが、電
解めっきを用いてもよい。次に打ち抜き金型を用いてフ
レーム状に打ち抜き、複数組のインナー接続部、展開配
線、アウター接続部を形成した支持基板を準備する（図
１ａ）。支持基板の作製方法として市販の２層（銅／ポ
リイミド）フレキシブル基板のポリイミドをレーザ加工
によりアウター接続部穴等を形成する方法でもよい。次
に支持基板の半導体チップ搭載領域に、ダイボンドフィ
ルム８（日立化成工業株式会社製、商品名：ＤＦ−３３
５）を仮接着することによって本発明の半導体チップ搭
載基板が得られる（図１ｂ）。ここで、仮接着の条件は
接着材の組成にもよるが、例えば温度１６０℃、時間５
秒、圧力３ｋｇｆ／ｃｍ2などが用いられる。次に、先
ほど仮接着したダイボンドフィルムを用いて、半導体チ
ップ９を支持基板の所定の位置に接着する。接着条件
は、例えば温度２２０℃、時間５秒、圧力３００ｇｆ／
ｃｍ2である。さらに、半導体チップ電極とインナー接
続部５を、金ワイヤ１０をボンディングして電気的に接
続する（図１ｃ）。このようにして形成したものをトラ
ンスファモールド金型に装填し、半導体封止用エポキシ
樹脂１１（日立化成工業（株）製、商品名：ＣＬ−７７
００）を用いて各々封止する（図１ｄ）。その後、アウ
ター接続部にはんだボール１２を配置し溶融させ（図１
ｅ）、最後にパンチにより個々のパッケージに分離させ
る（図１ｆ）。発明者らは、ダイボンドフィルムの厚み
及びチップ搭載部のそりの大きさを各々変えてワイヤー
ボンディング性に与える影響を調べた。ここで、そりの
測定はヘリウムネオンレーザを用いた変位計を用いた。
その結果、接着前の接着フィルムの厚みとして、０．０
１０ｍｍ以上かつ０．０３０ｍｍ以下であり、チップ搭
載前の基板を定板の上に静置したときに生じるチップ搭
載領域の定板からの最大浮き量が０．５００ｍｍ以下で
あることによってワイヤーボンディング接続の不良を著
しく低減することができることが判明した。
【００１０】
【発明の効果】このように、絶縁性フィルムの厚みを
０．０１０ｍｍ以上０．０３０ｍｍ以下とし、かつ、チ
ップ搭載前のチップ搭載部のそりが０．５００ｍｍ以下
となるように基板設計をすることにより、ワイヤーボン
ディング工程での不良が著しく改善され、結果として、
半導体パッケージの歩留まりを改善できる。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための、半導体パ
ッケージ製造工程を示す断面図である。
【符号の説明】
１ ポリイミドボンディングシート ２ アウター接続部 ３ インナー接続部（ワイヤーボンディングパット） ４ ダイボンドフィルム ５ 半導体チップ ６ 金ワイヤ ７ 半導体封止用エポキシ樹脂 ８ はんだボール
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−55931（ＪＰ，Ａ) 特開 平５−105850（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/52 H01L 21/60 C09J 7/02

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 Ａ．絶縁性支持基板の一表面には複数組
    の配線が形成されており、前記配線は少なくとも半導体
    チップ電極とワイヤーボンディング接続するインナー接
    続部及び半導体チップ搭載領域部を有すものであり、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
    記配線が形成されている箇所であって前記インナー接続
    部と導通するアウター接続部が設けられる箇所に、開口
    が設けられており、 Ｃ．前記配線の半導体チップ搭載領域部を含めて半導体
    チップが搭載される箇所に、絶縁性のフィルム状接着材
    が形成されており、 Ｄ．前記絶縁性のフィルム状接着材が厚み０．０１０ｍ
    ｍ以上０．０３０ｍｍ以下であってチップ搭載前のチッ
    プ搭載部のそりが０．５００ｍｍ以下であることを特徴
    とするチップ搭載用支持基板。
  2. 【請求項２】 フィルム状接着材が、化１ 【化１】 （ただし、ｎ＝２〜２０の整数を示す。）で表されるテ
    トラカルボン酸二無水物（１）を含有するテトラカルボ
    ン酸二無水物と、ジアミンを反応させて得られるポリイ
    ミド樹脂を含有してなるフィルム状接着材である請求項
    １記載の半導体パッケージ用チップ支持基板。
  3. 【請求項３】 フィルム状接着材が、（Ａ）テトラカル
    ボン酸二無水物（１）の含量が全テトラカルボン酸二無
    水物の７０モル％以上であるテトラカルボン酸二無水物
    と、ジアミンを反応させて得られるポリイミド樹脂及び
    （Ｂ）熱硬化性樹脂を含有してなるフィルム状接着材で
    ある請求項１記載の半導体パッケージ用チップ支持基
    板。
  4. 【請求項４】 フィルム状接着材が、更に無機物質フィ
    ラーを含有してなるフィルム状接着材である請求項２又
    は３記載の半導体パッケージ用チップ支持基板。
  5. 【請求項５】 請求項１〜４何れか記載の半導体パッケ
    ージ用チップ支持基板に半導体チップを接着し、樹脂封
    止してなる半導体パッケージ。
JP01898697A 1997-01-31 1997-01-31 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ Expired - Fee Related JP3293753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01898697A JP3293753B2 (ja) 1997-01-31 1997-01-31 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01898697A JP3293753B2 (ja) 1997-01-31 1997-01-31 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ

Publications (2)

Publication Number Publication Date
JPH10214849A JPH10214849A (ja) 1998-08-11
JP3293753B2 true JP3293753B2 (ja) 2002-06-17

Family

ID=11986920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01898697A Expired - Fee Related JP3293753B2 (ja) 1997-01-31 1997-01-31 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3293753B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009097A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置とその製造方法
WO2002080268A1 (en) * 2001-03-30 2002-10-10 Infineon Technologies Ag A substrate for mounting a semiconductor chip
DE10133361C2 (de) * 2001-07-10 2003-05-28 Infineon Technologies Ag Verfahren zur Herstellung einer Verpackung für Halbleiterchips

Also Published As

Publication number Publication date
JPH10214849A (ja) 1998-08-11

Similar Documents

Publication Publication Date Title
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US6064111A (en) Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package
US6326700B1 (en) Low profile semiconductor package and process for making the same
US6770981B2 (en) Composite interposer for BGA packages
US6707149B2 (en) Low cost and compliant microelectronic packages for high i/o and fine pitch
JPH1154552A (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
US5888849A (en) Method for fabricating an electronic package
JP3392992B2 (ja) 半導体パッケージ
US6339253B1 (en) Semiconductor package
JP3293753B2 (ja) 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ
JP3616742B2 (ja) 半導体パッケージ用チップ支持基板
JP3143081B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JP3314142B2 (ja) 半導体パッケージの製造方法
JP3915226B2 (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
JP3393026B2 (ja) 半導体パッケ−ジ用チップ支持基板
JP3661822B2 (ja) 半導体パッケ−ジ用チップ支持基板
JP3247638B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JP3445895B2 (ja) 半導体パッケ−ジ用チップ支持基板
JP3599142B2 (ja) 半導体パッケ−ジの製造法
JPH10154768A (ja) 半導体装置及びその製造方法
JP3448010B2 (ja) 半導体パッケージ用チップ支持基板
JP3826458B2 (ja) ダイボンディング材を接着する方法
JP3402416B2 (ja) 半導体パッケ−ジの製造法
JP3951407B2 (ja) 半導体チップ搭載用部材の製造法および半導体装置の製造方法
JP3560142B2 (ja) 半導体パッケ−ジ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120405

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees