JP3951407B2 - 半導体チップ搭載用部材の製造法および半導体装置の製造方法 - Google Patents
半導体チップ搭載用部材の製造法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3951407B2 JP3951407B2 JP02372298A JP2372298A JP3951407B2 JP 3951407 B2 JP3951407 B2 JP 3951407B2 JP 02372298 A JP02372298 A JP 02372298A JP 2372298 A JP2372298 A JP 2372298A JP 3951407 B2 JP3951407 B2 JP 3951407B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- adhesive
- conductive member
- manufacturing
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、半導体チップ搭載用部材、半導体チップ及びそれらの製造法に関する。
【０００２】
【従来の技術】
半導体端子と配線基板を接続する方法として、ワイヤーボンディング法、ＴＡＢボンディング法などがあり、最近ではフィリップチップボンディングなども行われている。フィリップチップボンディングとしては、例えばＩＢＭ等でＣ４と呼ばれる接続方法が開発されている。
一方、半導体を半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称するパッケージが開発されている。
【０００３】
また、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．１４０，ｐ１８−１９）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（Ｓｍａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐａｎ，ｐ４６−５０，１９９４）などがある。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来提案されている半導体装置の多くは、小型で高集積度化に対応できかつ電気特性や信頼性に優れ、しかも生産性に優れるものではない。
本発明は、電気特性や信頼性に優れる小型の半導体装置、半導体チップ搭載用部材、半導体チップ及びそれらの製造法を提供するものである。
【０００５】
【課題を解決するための手段】
本発明の半導体装置は、半導体チップ接続部を有すリ−ドを備え、前記リ−ドの前記半導体チップ接続部に接着材が形成されており、前記接着材上に半導体チップ端子の位置に対応して球状導電部材が載置されており、半導体チップがその端子と前記球状導電部材を対向させて載置されており、前記半導体チップ端子と前記リ−ドとが前記球状導電部材を介して導通されていることを特徴とする。
接着材は、リ−ドの半導体チップ接続部を含む半導体チップ搭載領域部に形成されいることが好ましく、半導体チップ端子部は接着材で充填されていることが好ましい。接着材は、接着材樹脂成分と前記接着材樹脂成分中に分散した導電性粒子よりなるものが使用できる。リードは絶縁性支持基板上に形成するのが好ましく、球状導電部材は表面材質が金であるものが好ましい。
【０００６】
本発明の半導体チップ搭載用部材は、半導体チップ接続部を有すリ−ドを備え、前記半導体チップ接続部上に接着材を介して球状導電部材が載置されているものである。
接着材は、リ−ドの半導体チップ接続部を含む半導体チップ搭載領域部に形成されいることが好ましく、接着材は、接着材樹脂成分と前記接着材樹脂成分中に分散した導電性粒子よりなるものが使用できる。リードは絶縁性支持基板上に形成するのが好ましく、球状導電部材は表面材質が金であるものが好ましい。
【０００７】
本発明の半導体チップ搭載用部材の製造法は、リードの半導体チップ接続部上にフィルム状接着材を載置し、前記フィルム状接着材上に球状導電部材を載置することを特徴とする。
本発明の半導体チップは、半導体チップ端子の面に形成された接着材を備え
、前記端子上に接着材を介して球状導電部材が載置されているものである。
接着材は接着材樹脂成分と前記接着材樹脂成分中に分散した導電粒子よりなるものが好ましい。
本発明の半導体チップの製造法は、半導体素子端子面にフィルム状接着材を載置し、前記フィルム状接着材の上に球状導電部材を載置することを特徴とする。
【０００８】
本発明の半導体装置の製造法は、前記半導体チップ搭載用部材の半導体チップ接続部上に半導体チップを載置させ、加圧することにより、半導体チップ接続部と半導体チップ端子を導通させる工程を含むことを特徴とするものである。
また本発明の半導体装置の製造法は、半導体チップ接続部を有するリード上に、前記の半導体チップの球状導電部材を載置させ、加圧することにより、半導体チップ接続部と半導体チップ端子を導通させる工程を含むことを特徴とする。
【０００９】
【発明の実施の形態】
本発明でリ−ドとは、特定の箇所と箇所を電気的に接続する機能を有すもので、銅、ニッケル、４２アロイ等の金属、ＩＴＯ膜等の誘電率が低いものが用いられる。リ−ドとしては絶縁性支持基板上に形成された所定の配線パタ−ン、銅、４２アロイ等の金属のリ−ドフレ−ム等が使用される。
【００１０】
絶縁性支持基板とは、ポリイミドなどのフィルム基材、ガラスクロスにエポキシ樹脂やポリイミド樹脂等をがん浸させたいわゆるガラスエポキシ材、ガラスポリイミド材、同様に樹脂中にフィラー成分を分散させてなるフィルム基材、アルミナやシリカを主成分とするセラミック基材等がある。また、多層配線板も含んでいる。
【００１１】
リ−ドの半導体チップ接続部とは、リ−ド表面の特定箇所であり、半導体チップの端子が接続される箇所である。
リ−ドの半導体チップ接続部を含む半導体チップ搭載領域部とは、実質上半導体チップの搭載領域のことである。したがって、半導体チップ搭載領域に形成された接着材がチップサイズより多少小さい場合、チップサイズより一部大きい場合などを含んでいる。チップを搭載し、チップとリ−ドを球状導電部材を介して接続した際に、少なくともチップの露出した金属電極面を含む端子部を接着材が充填されるように配置した方がよい。さらに、望ましくはチップの電極面と絶縁基板間に接着材が充填されるように配置したほうがよい。
【００１２】
接着材は、エポキシ成分やポリイミド成分などを含む熱可塑性・熱硬化性の接着材などが利用できる。また、樹脂成分中に導電性粒子を分散させてなる接着材が利用できる。この場合、樹脂中に１μｍから２０μｍの大きさの導電性粒子を樹脂１００重量部に対して０．５〜１０重量部分散してなるものが好ましい。導電性粒子としては、ニッケル粒子、金粒子、樹脂粒子に表面金めっきやニッケルめっきなどを施したものなどがある。
【００１３】
本発明の球状導電部材とは必ずしも球形だけに限定されず、直方体、円柱、円錐など立体的な形状を持つものであればよい。スタッドバンプ状のものでも良い。
導電部材とは、金属バルクに限らず、樹脂材や金属材の表面にめっきを施したものなどでもよい。
球状導電部材は接着フィルム上に載置した際に、接着材からの高さ１０μｍから１００μｍの範囲が好ましい。また、幅は対応するチップ電極より十分小さいことが望ましい。
球状導電部材を載置する際には、導電性部材を接着材上の所定の位置に１個づつ載置してく方法、あらかじめ吸着マスクなどに導電性部材を配列したあとで接着材上に転写して載置する方法などが利用できる。
また、球状導電部材を載置させる方法として他に、接着材の上に銅箔等の金属箔を貼り付け、フォトリソグラフィを利用したプロセスによって露光現像してもよい。
【００１４】
半導体チップの端子と配線パタ−ン等のリ−ドを球状導電部材を介して導通させるためには、例えば、チップの電極と球状導電部材を位置合わせし、熱と荷重をかけながら球状導電部材下の接着材などを流動させる等の方法によって、球状導電部材を介して配線とチップ電極を電気的に導通させる。このとき、超音波など振動を与えることも効果的である。また、接着材として樹脂中に導電性粒子を分散させてなるものを用いて、球状導電部材とチップ電極及び配線間に導電粒子が介在するように導通させてもよい。
【００１５】
【実施例】
図１により、本発明の一参考例について説明する。ポリイミド接着剤（厚み：０．０１μｍ）をポリイミドフィルムの両面に塗布した、厚さ０．０７ｍｍのポリイミドボンディングシート２に、ドリル等で外部接続端子部３を形成する。ここでは、ドリルを用いたが、パンチングを利用してもよい。次に厚さ０．０１８ｍｍの銅箔（日本電解製、商品名：ＳＬＰー１８）を接着後、配線１を通常のエッチング法で形成する。さらに、露出している配線に無電解ニッケルめっき（膜厚：５μｍ）、無電解金めっき（膜厚：０．８μｍ）を順次施す（不図示）。ここでは、無電解めっきを使用したが、電解めっきを用いてもよい。次に打ち抜き金型を用いてフレーム状に打ち抜き、配線を形成した支持基板を準備する（図１（ａ））。配線が形成された絶縁性支持基板の作製方法として市販の２層（銅／ポリイミド）フレキシブル基板のポリイミドを、レーザ加工によりアウター接続部穴等を形成する方法でもよい。次に支持基板の半導体チップ搭載領域部に、接着フィルム４を仮接着した。接着フィルムとしては種々あるが、ここでは、樹脂中に導電粒子が分散されてなる接着フィルム（日立化成工業株式会社製、商品名：アニソルム）を仮接着した（図１（ｂ））。仮接着の条件は接着材の樹脂組成にもよるが、例えば温度１００℃、時間５秒、圧力３ｋｇｆ／ｃｍ2などが用いられる。次に、先ほど仮接着した接着フィルム４上に金ボール５を搭載した（図１（ｃ））。搭載装置の転写基板に設けられた微小穴を通して金ボールを半導体チップの端子に対応した所定の位置に吸着配列し、その後、接着フィルム上に転写載置させた。他にワイヤーボンディング装置のボールボンディングを利用した個別搭載も可能である。転写載置の条件は接着フィルム４の樹脂組成にもよるが、例えばボール当りの荷重１０ｇｆ、温度１０５℃、時間５秒などが用いられる。次に、半導体チップ６のチップ電極７と金ボール５をアライメントした（図１（ｄ））。半導体チップ上部から圧力を加えながら接着樹脂を流動させて、導電部材を介してチップの電極と配線を導通させた（図１（ｅ））。このとき、接着フィルム中の導電粒子の一部が、導電部材とチップ電極、導電部材と配線のそれぞれの間に介在することにより、チップと配線の接続がより確実になった。接着の条件は、用いる樹脂の種類等によって異なるが、例えば、温度１８０℃、圧力１５ｋｇ／ｃｍ2、時間２０秒などが用いられる。接続を確実にするために高温条件、例えば３５０℃、温度１８０℃、圧力２ｋｇ／ｃｍ2、時間２秒などで加圧・加熱してもよい。チップをさらに防湿させるためにトランスファモールド金型に装填し、半導体封止用エポキシ樹脂８（日立化成工業（株）製、商品名：ＣＬ−７７００）などを用いて各々封止した（図１（ｆ））。ここでは、トランスファーモールドを用いたが、液状封止材を用いる方法も可能である。また、この工程は必ずしも行わなくてもよい。その後、アウター接続部に共晶はんだボール９を配置し窒素雰囲気炉（最高温度：２４０℃）にて溶融させた（図１（ｇ））。多数個取りの場合は、この後または中途の工程でパンチにより個々のパッケージに分離させてもよい。
【００１６】
図２に本発明の他の一参考例を示す。リードである所定の配線パタ−ン１は絶縁性支持基板の一表面の半導体チップ搭載領域部に形成されており、さらに半導体チップ搭載領域部に接着フィルム４が形成されている。球状導電部材は、配線パタ−ン１の半導体チップ接続部上に接着フィルムを介して接着されている。この例では、外部接続用穴を設けた。この穴には、半田ボール等を形成して別の配線基板などと接続する。パッケージにするときは、チップのインナー端子７と球状導電部材５を位置合わせして、加圧や加熱等により接続する。図３に更に他の一参考例を示す。図２の例で、球状導電部材が接着材に埋め込まれたものである。図４に本発明の一実施例を示す。図２の例で接着材４の凹部に球状導電部材を配置したものである。図５に更に他の一参考例を示す。図２の例で配線パタ−ンのリードがチップ搭載領域の外に形成されたものである。外部接続用端子穴３を設けた例を示すが、必ずしも必要ではない。図６に更に他の一参考例を示す。絶縁性支持基板の一部に開口部を設けてある。図７に更に他の一参考例を示す。リードの半導体チップ搭載領域に接着フィルムが搭載され、球状導電部材は、リードの半導体チップ接続部上に接着フィルムを介して搭載されている。図８に更に他の一参考例を示す。図７の例で接着フィルムの一部が開口されている。図９に更に他の一参考例を示す。図５の例で半導体チップが複数個搭載された例である。
【００１７】
図１０に、更に他の参考例を示す。半導体チップを用意し（図１０（ａ））、その電極面に接着材を付けた（図１０（ｂ））。ペースト上の接着材を半導体チップ上に塗って半硬化したものでも、予め接着材をフィルム上にしておいたものを熱などによってラミネートプレスしてもよい。接着材は熱硬化性接着材の半硬化状態のものや熱可塑性接着材等が望ましい。次に、半導体電極上部の接着材上に球状導電部材を載置した半導体素子を作った（図１０（ｃ））。次に絶縁基板上にリードが形成されている配線基板を用意し、リードのチップ接続部と半導体素子の球状導電部材を位置合わせし（図１０（ｄ））、熱圧着した（図１０（ｅ））。このとき、チップ電極とリードが導通されるとともにチップの電極面と配線板間に接着材が充填された。ここまでの処理工程は、この例ではチップ単位でおこなったが、ウエハー状態で処理した後に個々のチップに切断してもよい。チップをさらに防湿させるためにトランスファモールド金型に装填し、半導体封止用エポキシ樹脂８（日立化成工業（株）製、商品名：ＣＬ−７７００）などを用いて各々封止した（図１０（ｆ））。ここでは、トランスファーモールドを用いたが、液状封止材を用いる方法も可能である。また、この工程は必ずしも行わなくてもよい。その後、アウター接続部３に共晶はんだボール９を配置し窒素雰囲気炉にて溶融させた（図１０（ｇ））。多数個取りの場合は、この後または中途の工程でパンチにより個々のパッケージに分離させてもよい。
【００１８】
図１１に、更に他の参考例を示す。半導体チップを用意し（図１１（ａ））、その電極面に接着材及び銅箔を付けた（図１１（ｂ））。銅箔上に接着材を塗工した基材をチップ上にラミネートプレスする方法を用いてもよいし、図１０（ｂ）と同様のものを作製しておき、銅箔をラミネートプレスする方法でもよい。接着材は熱硬化性接着材の半硬化状態のものや熱可塑性接着材等が望ましい。次に通常のフォトリソグラフィ工程を利用して銅箔をエッチングし、半導体電極上部の接着材上に球状導電部材を載置した半導体素子を作った（図１１（ｃ））。次に絶縁基板上にリードが形成されている配線基板を用意し、リードのチップ接続部と半導体素子の球状導電部材を位置合わせし（図１１（ｄ））、熱圧着した（図１１（ｅ））。このとき、チップ電極とリードが導通されるとともにチップの電極面と配線板間に接着材が充填された。ここまでの処理工程は、この例ではチップ単位でおこなったが、ウエハー状態で処理した後に個々のチップに切断してもよい。チップをさらに防湿させるためにトランスファモールド金型に装填し、半導体封止用エポキシ樹脂８（日立化成工業（株）製、商品名：ＣＬ−７７００）などを用いて各々封止した（図１１（ｆ））。ここでは、トランスファーモールドを用いたが、液状封止材を用いる方法も可能である。また、この工程は必ずしも行わなくてもよい。その後、アウター接続部３に共晶はんだボール９を配置し窒素雰囲気炉にて溶融させた（図１１（ｇ））。多数個取りの場合は、この後または中途の工程でパンチにより個々のパッケージに分離させてもよい。
【００１９】
【発明の効果】
狭端子ピッチやエリアアレイに配列された端子を持つ半導体チップとリ−ドとなる配線基板との接続が容易になる上、半導体パッケージ化した時に小型化が期待できる。また従来実装技術に比べて配線長が短くなり、電気特性の向上が期待できる。
球状導電性部材の大きさを予め選別しておいて接着材上に搭載することにより、球状導電部材の高さばらつきが少なく、接続の信頼性が向上する。また球状導電部材後に高さを合わせたり、高さを検査する必要もなくなる。
接続用部材となる球状導電部材を接着材上に搭載することができるので、金属接合を利用する方法に比べて低温での搭載が可能となる。
接着材、とくにフィルム状接着材上に球状導電部材を配置することによって、球状導電部材と接着材との反射率の差（すなわち、コントラスト）などにより、画像処理などによる球状導電部材整列の検査が容易になる。また、アライメント作業も容易である
【００２０】
球状導電部材の材質、形状は様々な種類が選択できる。また、球状導電部材の表面を金にすることにより、接続抵抗が小さくなるだけではなく、端子相互間の耐マイグレーション性が向上し、長期にわたる絶縁信頼性を確保できる。また、ニッケル粒子に金被膜した部材など硬い球状導電部材を使用すると、球状導電部材の潰れが小さくなり、高さを確保でき、長期信頼性確保に有利になる。また、アルミニウムの酸化被膜を破るためにも有効である。
球状導電部材の配列に失敗した場合、配置をリペアをすることも可能である。本発明の半導体部材や半導体素子を用いることによって、半導体チップのリペア性と接続信頼性を両立させることも可能である。すなわち、半導体チップの加圧、加熱条件や接着材の材質、厚みなどを選ぶことにより、チップリペア可能な状態でチップの動作確認などの検査を行うこともできる。不具合があればリペア等を行い、なければ再度加圧、加熱を行うことも可能である。
【００２１】
半導体チップ搭載時に接続部周辺に接着材を簡便に充填可能である構造であるため、チップ端子部の保護用樹脂を接続後に充填する必要がない。また、半導体チップ搭載時に半導体チップと配線基板間に樹脂を充填することも可能となり、長期の接続信頼性を向上させることができる。
球状導電部材や接着材の材質を選択することによって、端子部下のチップ配線や素子を破壊することなく、半導体チップ搭載及び接続が可能である。
樹脂中に導電性粒子を分散させてなる接着材を用いることにより、低温での接続が可能になったり、接続信頼性を向上させることができる。
チップに接着フィルムを介して球状導電部材の付いた半導体素子では、チップ電極が接着材により保護されているため、チップ電極材のアルミニウム等が加湿腐食されにくい。
【図面の簡単な説明】
【図１】本発明の一実施例を説明する断面図。
【図２】本発明の他の一実施例を説明する断面図。
【図３】本発明の更に他の一実施例を説明する断面図。
【図４】本発明の更に他の一実施例を説明する断面図。
【図５】本発明の更に他の一実施例を説明する断面図。
【図６】本発明の更に他の一実施例を説明する断面図。
【図７】本発明の更に他の一実施例を説明する断面図。
【図８】本発明の更に他の一実施例を説明する断面図。
【図９】本発明の更に他の一実施例を説明する断面図。
【図１０】本発明の更に他の一実施例を説明する断面図。
【図１１】本発明の更に他の一実施例を説明する断面図。
【符号の説明】
１・・・リード
２・・・絶縁性支持基板
３・・・外部接続端子穴
４・・・接着フィルム
５・・・金ボール
６・・・半導体チップ
７・・・チップ電極
８・・・半導体封止用エポキシ樹脂
９・・・はんだボール
１０・・銅箔
１１・・銅箔をエッチングして作製した球状導電部材
【発明の属する技術分野】
本発明は、半導体装置、半導体チップ搭載用部材、半導体チップ及びそれらの製造法に関する。
【０００２】
【従来の技術】
半導体端子と配線基板を接続する方法として、ワイヤーボンディング法、ＴＡＢボンディング法などがあり、最近ではフィリップチップボンディングなども行われている。フィリップチップボンディングとしては、例えばＩＢＭ等でＣ４と呼ばれる接続方法が開発されている。
一方、半導体を半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と称するパッケージが開発されている。
【０００３】
また、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．１４０，ｐ１８−１９）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（Ｓｍａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐａｎ，ｐ４６−５０，１９９４）などがある。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来提案されている半導体装置の多くは、小型で高集積度化に対応できかつ電気特性や信頼性に優れ、しかも生産性に優れるものではない。
本発明は、電気特性や信頼性に優れる小型の半導体装置、半導体チップ搭載用部材、半導体チップ及びそれらの製造法を提供するものである。
【０００５】
【課題を解決するための手段】
本発明の半導体装置は、半導体チップ接続部を有すリ−ドを備え、前記リ−ドの前記半導体チップ接続部に接着材が形成されており、前記接着材上に半導体チップ端子の位置に対応して球状導電部材が載置されており、半導体チップがその端子と前記球状導電部材を対向させて載置されており、前記半導体チップ端子と前記リ−ドとが前記球状導電部材を介して導通されていることを特徴とする。
接着材は、リ−ドの半導体チップ接続部を含む半導体チップ搭載領域部に形成されいることが好ましく、半導体チップ端子部は接着材で充填されていることが好ましい。接着材は、接着材樹脂成分と前記接着材樹脂成分中に分散した導電性粒子よりなるものが使用できる。リードは絶縁性支持基板上に形成するのが好ましく、球状導電部材は表面材質が金であるものが好ましい。
【０００６】
本発明の半導体チップ搭載用部材は、半導体チップ接続部を有すリ−ドを備え、前記半導体チップ接続部上に接着材を介して球状導電部材が載置されているものである。
接着材は、リ−ドの半導体チップ接続部を含む半導体チップ搭載領域部に形成されいることが好ましく、接着材は、接着材樹脂成分と前記接着材樹脂成分中に分散した導電性粒子よりなるものが使用できる。リードは絶縁性支持基板上に形成するのが好ましく、球状導電部材は表面材質が金であるものが好ましい。
【０００７】
本発明の半導体チップ搭載用部材の製造法は、リードの半導体チップ接続部上にフィルム状接着材を載置し、前記フィルム状接着材上に球状導電部材を載置することを特徴とする。
本発明の半導体チップは、半導体チップ端子の面に形成された接着材を備え
、前記端子上に接着材を介して球状導電部材が載置されているものである。
接着材は接着材樹脂成分と前記接着材樹脂成分中に分散した導電粒子よりなるものが好ましい。
本発明の半導体チップの製造法は、半導体素子端子面にフィルム状接着材を載置し、前記フィルム状接着材の上に球状導電部材を載置することを特徴とする。
【０００８】
本発明の半導体装置の製造法は、前記半導体チップ搭載用部材の半導体チップ接続部上に半導体チップを載置させ、加圧することにより、半導体チップ接続部と半導体チップ端子を導通させる工程を含むことを特徴とするものである。
また本発明の半導体装置の製造法は、半導体チップ接続部を有するリード上に、前記の半導体チップの球状導電部材を載置させ、加圧することにより、半導体チップ接続部と半導体チップ端子を導通させる工程を含むことを特徴とする。
【０００９】
【発明の実施の形態】
本発明でリ−ドとは、特定の箇所と箇所を電気的に接続する機能を有すもので、銅、ニッケル、４２アロイ等の金属、ＩＴＯ膜等の誘電率が低いものが用いられる。リ−ドとしては絶縁性支持基板上に形成された所定の配線パタ−ン、銅、４２アロイ等の金属のリ−ドフレ−ム等が使用される。
【００１０】
絶縁性支持基板とは、ポリイミドなどのフィルム基材、ガラスクロスにエポキシ樹脂やポリイミド樹脂等をがん浸させたいわゆるガラスエポキシ材、ガラスポリイミド材、同様に樹脂中にフィラー成分を分散させてなるフィルム基材、アルミナやシリカを主成分とするセラミック基材等がある。また、多層配線板も含んでいる。
【００１１】
リ−ドの半導体チップ接続部とは、リ−ド表面の特定箇所であり、半導体チップの端子が接続される箇所である。
リ−ドの半導体チップ接続部を含む半導体チップ搭載領域部とは、実質上半導体チップの搭載領域のことである。したがって、半導体チップ搭載領域に形成された接着材がチップサイズより多少小さい場合、チップサイズより一部大きい場合などを含んでいる。チップを搭載し、チップとリ−ドを球状導電部材を介して接続した際に、少なくともチップの露出した金属電極面を含む端子部を接着材が充填されるように配置した方がよい。さらに、望ましくはチップの電極面と絶縁基板間に接着材が充填されるように配置したほうがよい。
【００１２】
接着材は、エポキシ成分やポリイミド成分などを含む熱可塑性・熱硬化性の接着材などが利用できる。また、樹脂成分中に導電性粒子を分散させてなる接着材が利用できる。この場合、樹脂中に１μｍから２０μｍの大きさの導電性粒子を樹脂１００重量部に対して０．５〜１０重量部分散してなるものが好ましい。導電性粒子としては、ニッケル粒子、金粒子、樹脂粒子に表面金めっきやニッケルめっきなどを施したものなどがある。
【００１３】
本発明の球状導電部材とは必ずしも球形だけに限定されず、直方体、円柱、円錐など立体的な形状を持つものであればよい。スタッドバンプ状のものでも良い。
導電部材とは、金属バルクに限らず、樹脂材や金属材の表面にめっきを施したものなどでもよい。
球状導電部材は接着フィルム上に載置した際に、接着材からの高さ１０μｍから１００μｍの範囲が好ましい。また、幅は対応するチップ電極より十分小さいことが望ましい。
球状導電部材を載置する際には、導電性部材を接着材上の所定の位置に１個づつ載置してく方法、あらかじめ吸着マスクなどに導電性部材を配列したあとで接着材上に転写して載置する方法などが利用できる。
また、球状導電部材を載置させる方法として他に、接着材の上に銅箔等の金属箔を貼り付け、フォトリソグラフィを利用したプロセスによって露光現像してもよい。
【００１４】
半導体チップの端子と配線パタ−ン等のリ−ドを球状導電部材を介して導通させるためには、例えば、チップの電極と球状導電部材を位置合わせし、熱と荷重をかけながら球状導電部材下の接着材などを流動させる等の方法によって、球状導電部材を介して配線とチップ電極を電気的に導通させる。このとき、超音波など振動を与えることも効果的である。また、接着材として樹脂中に導電性粒子を分散させてなるものを用いて、球状導電部材とチップ電極及び配線間に導電粒子が介在するように導通させてもよい。
【００１５】
【実施例】
図１により、本発明の一参考例について説明する。ポリイミド接着剤（厚み：０．０１μｍ）をポリイミドフィルムの両面に塗布した、厚さ０．０７ｍｍのポリイミドボンディングシート２に、ドリル等で外部接続端子部３を形成する。ここでは、ドリルを用いたが、パンチングを利用してもよい。次に厚さ０．０１８ｍｍの銅箔（日本電解製、商品名：ＳＬＰー１８）を接着後、配線１を通常のエッチング法で形成する。さらに、露出している配線に無電解ニッケルめっき（膜厚：５μｍ）、無電解金めっき（膜厚：０．８μｍ）を順次施す（不図示）。ここでは、無電解めっきを使用したが、電解めっきを用いてもよい。次に打ち抜き金型を用いてフレーム状に打ち抜き、配線を形成した支持基板を準備する（図１（ａ））。配線が形成された絶縁性支持基板の作製方法として市販の２層（銅／ポリイミド）フレキシブル基板のポリイミドを、レーザ加工によりアウター接続部穴等を形成する方法でもよい。次に支持基板の半導体チップ搭載領域部に、接着フィルム４を仮接着した。接着フィルムとしては種々あるが、ここでは、樹脂中に導電粒子が分散されてなる接着フィルム（日立化成工業株式会社製、商品名：アニソルム）を仮接着した（図１（ｂ））。仮接着の条件は接着材の樹脂組成にもよるが、例えば温度１００℃、時間５秒、圧力３ｋｇｆ／ｃｍ2などが用いられる。次に、先ほど仮接着した接着フィルム４上に金ボール５を搭載した（図１（ｃ））。搭載装置の転写基板に設けられた微小穴を通して金ボールを半導体チップの端子に対応した所定の位置に吸着配列し、その後、接着フィルム上に転写載置させた。他にワイヤーボンディング装置のボールボンディングを利用した個別搭載も可能である。転写載置の条件は接着フィルム４の樹脂組成にもよるが、例えばボール当りの荷重１０ｇｆ、温度１０５℃、時間５秒などが用いられる。次に、半導体チップ６のチップ電極７と金ボール５をアライメントした（図１（ｄ））。半導体チップ上部から圧力を加えながら接着樹脂を流動させて、導電部材を介してチップの電極と配線を導通させた（図１（ｅ））。このとき、接着フィルム中の導電粒子の一部が、導電部材とチップ電極、導電部材と配線のそれぞれの間に介在することにより、チップと配線の接続がより確実になった。接着の条件は、用いる樹脂の種類等によって異なるが、例えば、温度１８０℃、圧力１５ｋｇ／ｃｍ2、時間２０秒などが用いられる。接続を確実にするために高温条件、例えば３５０℃、温度１８０℃、圧力２ｋｇ／ｃｍ2、時間２秒などで加圧・加熱してもよい。チップをさらに防湿させるためにトランスファモールド金型に装填し、半導体封止用エポキシ樹脂８（日立化成工業（株）製、商品名：ＣＬ−７７００）などを用いて各々封止した（図１（ｆ））。ここでは、トランスファーモールドを用いたが、液状封止材を用いる方法も可能である。また、この工程は必ずしも行わなくてもよい。その後、アウター接続部に共晶はんだボール９を配置し窒素雰囲気炉（最高温度：２４０℃）にて溶融させた（図１（ｇ））。多数個取りの場合は、この後または中途の工程でパンチにより個々のパッケージに分離させてもよい。
【００１６】
図２に本発明の他の一参考例を示す。リードである所定の配線パタ−ン１は絶縁性支持基板の一表面の半導体チップ搭載領域部に形成されており、さらに半導体チップ搭載領域部に接着フィルム４が形成されている。球状導電部材は、配線パタ−ン１の半導体チップ接続部上に接着フィルムを介して接着されている。この例では、外部接続用穴を設けた。この穴には、半田ボール等を形成して別の配線基板などと接続する。パッケージにするときは、チップのインナー端子７と球状導電部材５を位置合わせして、加圧や加熱等により接続する。図３に更に他の一参考例を示す。図２の例で、球状導電部材が接着材に埋め込まれたものである。図４に本発明の一実施例を示す。図２の例で接着材４の凹部に球状導電部材を配置したものである。図５に更に他の一参考例を示す。図２の例で配線パタ−ンのリードがチップ搭載領域の外に形成されたものである。外部接続用端子穴３を設けた例を示すが、必ずしも必要ではない。図６に更に他の一参考例を示す。絶縁性支持基板の一部に開口部を設けてある。図７に更に他の一参考例を示す。リードの半導体チップ搭載領域に接着フィルムが搭載され、球状導電部材は、リードの半導体チップ接続部上に接着フィルムを介して搭載されている。図８に更に他の一参考例を示す。図７の例で接着フィルムの一部が開口されている。図９に更に他の一参考例を示す。図５の例で半導体チップが複数個搭載された例である。
【００１７】
図１０に、更に他の参考例を示す。半導体チップを用意し（図１０（ａ））、その電極面に接着材を付けた（図１０（ｂ））。ペースト上の接着材を半導体チップ上に塗って半硬化したものでも、予め接着材をフィルム上にしておいたものを熱などによってラミネートプレスしてもよい。接着材は熱硬化性接着材の半硬化状態のものや熱可塑性接着材等が望ましい。次に、半導体電極上部の接着材上に球状導電部材を載置した半導体素子を作った（図１０（ｃ））。次に絶縁基板上にリードが形成されている配線基板を用意し、リードのチップ接続部と半導体素子の球状導電部材を位置合わせし（図１０（ｄ））、熱圧着した（図１０（ｅ））。このとき、チップ電極とリードが導通されるとともにチップの電極面と配線板間に接着材が充填された。ここまでの処理工程は、この例ではチップ単位でおこなったが、ウエハー状態で処理した後に個々のチップに切断してもよい。チップをさらに防湿させるためにトランスファモールド金型に装填し、半導体封止用エポキシ樹脂８（日立化成工業（株）製、商品名：ＣＬ−７７００）などを用いて各々封止した（図１０（ｆ））。ここでは、トランスファーモールドを用いたが、液状封止材を用いる方法も可能である。また、この工程は必ずしも行わなくてもよい。その後、アウター接続部３に共晶はんだボール９を配置し窒素雰囲気炉にて溶融させた（図１０（ｇ））。多数個取りの場合は、この後または中途の工程でパンチにより個々のパッケージに分離させてもよい。
【００１８】
図１１に、更に他の参考例を示す。半導体チップを用意し（図１１（ａ））、その電極面に接着材及び銅箔を付けた（図１１（ｂ））。銅箔上に接着材を塗工した基材をチップ上にラミネートプレスする方法を用いてもよいし、図１０（ｂ）と同様のものを作製しておき、銅箔をラミネートプレスする方法でもよい。接着材は熱硬化性接着材の半硬化状態のものや熱可塑性接着材等が望ましい。次に通常のフォトリソグラフィ工程を利用して銅箔をエッチングし、半導体電極上部の接着材上に球状導電部材を載置した半導体素子を作った（図１１（ｃ））。次に絶縁基板上にリードが形成されている配線基板を用意し、リードのチップ接続部と半導体素子の球状導電部材を位置合わせし（図１１（ｄ））、熱圧着した（図１１（ｅ））。このとき、チップ電極とリードが導通されるとともにチップの電極面と配線板間に接着材が充填された。ここまでの処理工程は、この例ではチップ単位でおこなったが、ウエハー状態で処理した後に個々のチップに切断してもよい。チップをさらに防湿させるためにトランスファモールド金型に装填し、半導体封止用エポキシ樹脂８（日立化成工業（株）製、商品名：ＣＬ−７７００）などを用いて各々封止した（図１１（ｆ））。ここでは、トランスファーモールドを用いたが、液状封止材を用いる方法も可能である。また、この工程は必ずしも行わなくてもよい。その後、アウター接続部３に共晶はんだボール９を配置し窒素雰囲気炉にて溶融させた（図１１（ｇ））。多数個取りの場合は、この後または中途の工程でパンチにより個々のパッケージに分離させてもよい。
【００１９】
【発明の効果】
狭端子ピッチやエリアアレイに配列された端子を持つ半導体チップとリ−ドとなる配線基板との接続が容易になる上、半導体パッケージ化した時に小型化が期待できる。また従来実装技術に比べて配線長が短くなり、電気特性の向上が期待できる。
球状導電性部材の大きさを予め選別しておいて接着材上に搭載することにより、球状導電部材の高さばらつきが少なく、接続の信頼性が向上する。また球状導電部材後に高さを合わせたり、高さを検査する必要もなくなる。
接続用部材となる球状導電部材を接着材上に搭載することができるので、金属接合を利用する方法に比べて低温での搭載が可能となる。
接着材、とくにフィルム状接着材上に球状導電部材を配置することによって、球状導電部材と接着材との反射率の差（すなわち、コントラスト）などにより、画像処理などによる球状導電部材整列の検査が容易になる。また、アライメント作業も容易である
【００２０】
球状導電部材の材質、形状は様々な種類が選択できる。また、球状導電部材の表面を金にすることにより、接続抵抗が小さくなるだけではなく、端子相互間の耐マイグレーション性が向上し、長期にわたる絶縁信頼性を確保できる。また、ニッケル粒子に金被膜した部材など硬い球状導電部材を使用すると、球状導電部材の潰れが小さくなり、高さを確保でき、長期信頼性確保に有利になる。また、アルミニウムの酸化被膜を破るためにも有効である。
球状導電部材の配列に失敗した場合、配置をリペアをすることも可能である。本発明の半導体部材や半導体素子を用いることによって、半導体チップのリペア性と接続信頼性を両立させることも可能である。すなわち、半導体チップの加圧、加熱条件や接着材の材質、厚みなどを選ぶことにより、チップリペア可能な状態でチップの動作確認などの検査を行うこともできる。不具合があればリペア等を行い、なければ再度加圧、加熱を行うことも可能である。
【００２１】
半導体チップ搭載時に接続部周辺に接着材を簡便に充填可能である構造であるため、チップ端子部の保護用樹脂を接続後に充填する必要がない。また、半導体チップ搭載時に半導体チップと配線基板間に樹脂を充填することも可能となり、長期の接続信頼性を向上させることができる。
球状導電部材や接着材の材質を選択することによって、端子部下のチップ配線や素子を破壊することなく、半導体チップ搭載及び接続が可能である。
樹脂中に導電性粒子を分散させてなる接着材を用いることにより、低温での接続が可能になったり、接続信頼性を向上させることができる。
チップに接着フィルムを介して球状導電部材の付いた半導体素子では、チップ電極が接着材により保護されているため、チップ電極材のアルミニウム等が加湿腐食されにくい。
【図面の簡単な説明】
【図１】本発明の一実施例を説明する断面図。
【図２】本発明の他の一実施例を説明する断面図。
【図３】本発明の更に他の一実施例を説明する断面図。
【図４】本発明の更に他の一実施例を説明する断面図。
【図５】本発明の更に他の一実施例を説明する断面図。
【図６】本発明の更に他の一実施例を説明する断面図。
【図７】本発明の更に他の一実施例を説明する断面図。
【図８】本発明の更に他の一実施例を説明する断面図。
【図９】本発明の更に他の一実施例を説明する断面図。
【図１０】本発明の更に他の一実施例を説明する断面図。
【図１１】本発明の更に他の一実施例を説明する断面図。
【符号の説明】
１・・・リード
２・・・絶縁性支持基板
３・・・外部接続端子穴
４・・・接着フィルム
５・・・金ボール
６・・・半導体チップ
７・・・チップ電極
８・・・半導体封止用エポキシ樹脂
９・・・はんだボール
１０・・銅箔
１１・・銅箔をエッチングして作製した球状導電部材
Claims (6)
- 半導体チップ接続部を有するリードの、少なくとも該接続部上にフィルム状接着材を載置する工程、
前記フィルム状接着材の前記接続部上の位置に凹部を設ける工程、および
前記凹部に球状導電部材を載置する工程、
を有する半導体チップ搭載用部材の製造法。 - 前記フィルム状接着材が接着材樹脂成分と該接着材樹脂成分中に分散された導電粒子からなる請求項１に記載の半導体チップ搭載用部材の製造法。
- 前記リードが絶縁性支持基板上に形成されている請求項１または２に記載の半導体チップ搭載用部材の製造法。
- 前記球状導電部材の表面材質が金である請求項１〜３のいずれか１項に記載の半導体チップ搭載用部材の製造法。
- 請求項１〜４のいずれか１項に記載の製造法により製造された半導体チップ搭載用部材上に半導体チップを位置合わせして載置し、加圧あるいは加熱加圧することにより球状導電部材を介してこれらを導通させる工程を有する半導体装置の製造方法。
- 前記加圧あるいは加熱加圧と同時に超音波を与える請求項５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02372298A JP3951407B2 (ja) | 1997-07-10 | 1998-02-05 | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18499897 | 1997-07-10 | ||
| JP9-184998 | 1997-07-10 | ||
| JP02372298A JP3951407B2 (ja) | 1997-07-10 | 1998-02-05 | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187561A JPH1187561A (ja) | 1999-03-30 |
| JP3951407B2 true JP3951407B2 (ja) | 2007-08-01 |
Family
ID=26361131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02372298A Expired - Fee Related JP3951407B2 (ja) | 1997-07-10 | 1998-02-05 | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3951407B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3451373B2 (ja) | 1999-11-24 | 2003-09-29 | オムロン株式会社 | 電磁波読み取り可能なデータキャリアの製造方法 |
| US6806118B2 (en) | 2002-02-07 | 2004-10-19 | Fujitsu Limited | Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure |
-
1998
- 1998-02-05 JP JP02372298A patent/JP3951407B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1187561A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6780669B2 (en) | Method of forming overmolded chip scale package and resulting product | |
| US8952527B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5786271A (en) | Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package | |
| KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6573609B2 (en) | Microelectronic component with rigid interposer | |
| US7615871B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| EP0670594B1 (en) | Semiconductor package | |
| US7344916B2 (en) | Package for a semiconductor device | |
| US20040048418A1 (en) | Low cost and compliant microelectronic packages for high I/O and fine pitch | |
| JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3951407B2 (ja) | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 | |
| JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP3616742B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| WO2004018719A1 (en) | Negative volume expansion lead-free electrical connection | |
| JPH0964080A (ja) | 半導体装置及びその製造方法 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JP3293753B2 (ja) | 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ | |
| JP2001015630A (ja) | Ｂｇａ型半導体パッケージ及びその製造方法 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JP2003264259A (ja) | 半導体装置及びその実装方法 | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 | |
| JPH11102993A (ja) | Ｂｇａ半導体パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |