JPH1187561A - 半導体装置、半導体チップ搭載用部材、半導体チップ及びそれらの製造法 - Google Patents
半導体装置、半導体チップ搭載用部材、半導体チップ及びそれらの製造法Info
- Publication number
- JPH1187561A JPH1187561A JP10023722A JP2372298A JPH1187561A JP H1187561 A JPH1187561 A JP H1187561A JP 10023722 A JP10023722 A JP 10023722A JP 2372298 A JP2372298 A JP 2372298A JP H1187561 A JPH1187561 A JP H1187561A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- adhesive
- semiconductor
- conductive member
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 141
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052737 gold Inorganic materials 0.000 claims abstract description 16
- 239000010931 gold Substances 0.000 claims abstract description 16
- 239000004840 adhesive resin Substances 0.000 claims abstract description 14
- 229920006223 adhesive resin Polymers 0.000 claims abstract description 14
- 239000000853 adhesive Substances 0.000 claims description 73
- 230000001070 adhesive effect Effects 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 24
- 239000002245 particle Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 12
- 238000003825 pressing Methods 0.000 claims description 6
- 239000002313 adhesive film Substances 0.000 abstract description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 11
- 229920001721 polyimide Polymers 0.000 abstract description 11
- 239000004642 Polyimide Substances 0.000 abstract description 8
- 239000011889 copper foil Substances 0.000 abstract description 8
- 239000003822 epoxy resin Substances 0.000 abstract description 7
- 229920000647 polyepoxide Polymers 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 6
- 230000005496 eutectics Effects 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000012546 transfer Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 229920001169 thermoplastic Polymers 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000004416 thermosoftening plastic Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000011342 resin composition Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- UCHOFYCGAZVYGZ-UHFFFAOYSA-N gold lead Chemical compound [Au].[Pb] UCHOFYCGAZVYGZ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電気特性や信頼性に優れる小型の半導体装置
及び半導体装置の使用に使用される半導体チップ搭載用
部材を提供する。 【解決手段】 ポリイミドボンディングシート２に、外
部接続端子部３を形成し、銅箔を接着後配線１を形成し
（図１（ａ））、半導体チップ搭載領域部に接着フィル
ム４を接着し（図１（ｂ））、接着フィルム４上に金ボ
ール５を搭載する（図１（ｃ））。半導体チップ６のチ
ップ電極７と金ボール５を位置合わせし（図１
（ｄ））、半導体チップ上部から圧力を加えながら接着
樹脂を流動させて、金ボ−ルを介してチップの電極と配
線を導通させる（図１（ｅ））。半導体封止用エポキシ
樹脂８を用いて封止し（図１（ｆ））、アウター接続部
に共晶はんだボール９を配置する（図１（ｇ））。
及び半導体装置の使用に使用される半導体チップ搭載用
部材を提供する。 【解決手段】 ポリイミドボンディングシート２に、外
部接続端子部３を形成し、銅箔を接着後配線１を形成し
（図１（ａ））、半導体チップ搭載領域部に接着フィル
ム４を接着し（図１（ｂ））、接着フィルム４上に金ボ
ール５を搭載する（図１（ｃ））。半導体チップ６のチ
ップ電極７と金ボール５を位置合わせし（図１
（ｄ））、半導体チップ上部から圧力を加えながら接着
樹脂を流動させて、金ボ−ルを介してチップの電極と配
線を導通させる（図１（ｅ））。半導体封止用エポキシ
樹脂８を用いて封止し（図１（ｆ））、アウター接続部
に共晶はんだボール９を配置する（図１（ｇ））。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、半導
体チップ搭載用部材、半導体チップ及びそれらの製造法
に関する。
体チップ搭載用部材、半導体チップ及びそれらの製造法
に関する。
【０００２】
【従来の技術】半導体端子と配線基板を接続する方法と
して、ワイヤーボンディング法、ＴＡＢボンディング法
などがあり、最近ではフィリップチップボンディングな
ども行われている。フィリップチップボンディングとし
ては、例えばＩＢＭ等でＣ４と呼ばれる接続方法が開発
されている。一方、半導体を半導体の集積度が向上する
に従い、入出力端子数が増加している。従って、多くの
入出力端子数を有する半導体パッケージが必要になっ
た。一般に、入出力端子はパッケージの周辺に一列配置
するタイプと、周辺だけでなく内部まで多列に配置する
タイプがある。前者は、ＱＦＰ（Ｑｕａｄ ＦｌａｔＰ
ａｃｋａｇｅ）が代表的である。これを多端子化する場
合は、端子ピッチを縮小することが必要であるが、０．
５ｍｍピッチ以下の領域では、配線板との接続に高度な
技術が必要になる。後者のアレイタイプは比較的大きな
ピッチで端子配列が可能なため、多ピン化に適してい
る。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐ
ｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線
板との接続は挿入型となり、表面実装には適していな
い。このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）と称するパッケージが開発されてい
る。
して、ワイヤーボンディング法、ＴＡＢボンディング法
などがあり、最近ではフィリップチップボンディングな
ども行われている。フィリップチップボンディングとし
ては、例えばＩＢＭ等でＣ４と呼ばれる接続方法が開発
されている。一方、半導体を半導体の集積度が向上する
に従い、入出力端子数が増加している。従って、多くの
入出力端子数を有する半導体パッケージが必要になっ
た。一般に、入出力端子はパッケージの周辺に一列配置
するタイプと、周辺だけでなく内部まで多列に配置する
タイプがある。前者は、ＱＦＰ（Ｑｕａｄ ＦｌａｔＰ
ａｃｋａｇｅ）が代表的である。これを多端子化する場
合は、端子ピッチを縮小することが必要であるが、０．
５ｍｍピッチ以下の領域では、配線板との接続に高度な
技術が必要になる。後者のアレイタイプは比較的大きな
ピッチで端子配列が可能なため、多ピン化に適してい
る。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐ
ｉｎ Ｇｒｉｄ Ａｒｒａｙ）が一般的であるが、配線
板との接続は挿入型となり、表面実装には適していな
い。このため、表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）と称するパッケージが開発されてい
る。
【０００３】また、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板との接続部を有するパッケージで
ある。具体例としては、バンプ付きポリイミドフィルム
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩ
ＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．
１４０，ｐ１８−１９）や、仮基板上に半導体チップ及
び外部配線基板との接続部に相当する位置に金属バンプ
を形成し、半導体チップをフェースダウンボンディング
後、仮基板上でトランスファーモールドしたもの（Ｓｍ
ａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃ
ｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ
Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐ
ａｎ，ｐ４６−５０，１９９４）などがある。
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板との接続部を有するパッケージで
ある。具体例としては、バンプ付きポリイミドフィルム
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩ
ＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．
１４０，ｐ１８−１９）や、仮基板上に半導体チップ及
び外部配線基板との接続部に相当する位置に金属バンプ
を形成し、半導体チップをフェースダウンボンディング
後、仮基板上でトランスファーモールドしたもの（Ｓｍ
ａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃ
ｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ
Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐ
ａｎ，ｐ４６−５０，１９９４）などがある。
【０００４】
【発明が解決しようとする課題】しかしながら、従来提
案されている半導体装置の多くは、小型で高集積度化に
対応できかつ電気特性や信頼性に優れ、しかも生産性に
優れるものではない。本発明は、電気特性や信頼性に優
れる小型の半導体装置、半導体チップ搭載用部材、半導
体チップ及びそれらの製造法を提供するものである。
案されている半導体装置の多くは、小型で高集積度化に
対応できかつ電気特性や信頼性に優れ、しかも生産性に
優れるものではない。本発明は、電気特性や信頼性に優
れる小型の半導体装置、半導体チップ搭載用部材、半導
体チップ及びそれらの製造法を提供するものである。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップ接続部を有すリ−ドを備え、前記リ−ドの
前記半導体チップ接続部に接着材が形成されており、前
記接着材上に半導体チップ端子の位置に対応して球状導
電部材が載置されており、半導体チップがその端子と前
記球状導電部材を対向させて載置されており、前記半導
体チップ端子と前記リ−ドとが前記球状導電部材を介し
て導通されていることを特徴とする。接着材は、リ−ド
の半導体チップ接続部を含む半導体チップ搭載領域部に
形成されいることが好ましく、半導体チップ端子部は接
着材で充填されていることが好ましい。接着材は、接着
材樹脂成分と前記接着材樹脂成分中に分散した導電性粒
子よりなるものが使用できる。リードは絶縁性支持基板
上に形成するのが好ましく、球状導電部材は表面材質が
金であるものが好ましい。
半導体チップ接続部を有すリ−ドを備え、前記リ−ドの
前記半導体チップ接続部に接着材が形成されており、前
記接着材上に半導体チップ端子の位置に対応して球状導
電部材が載置されており、半導体チップがその端子と前
記球状導電部材を対向させて載置されており、前記半導
体チップ端子と前記リ−ドとが前記球状導電部材を介し
て導通されていることを特徴とする。接着材は、リ−ド
の半導体チップ接続部を含む半導体チップ搭載領域部に
形成されいることが好ましく、半導体チップ端子部は接
着材で充填されていることが好ましい。接着材は、接着
材樹脂成分と前記接着材樹脂成分中に分散した導電性粒
子よりなるものが使用できる。リードは絶縁性支持基板
上に形成するのが好ましく、球状導電部材は表面材質が
金であるものが好ましい。
【０００６】本発明の半導体チップ搭載用部材は、半導
体チップ接続部を有すリ−ドを備え、前記半導体チップ
接続部上に接着材を介して球状導電部材が載置されてい
るものである。接着材は、リ−ドの半導体チップ接続部
を含む半導体チップ搭載領域部に形成されいることが好
ましく、接着材は、接着材樹脂成分と前記接着材樹脂成
分中に分散した導電性粒子よりなるものが使用できる。
リードは絶縁性支持基板上に形成するのが好ましく、球
状導電部材は表面材質が金であるものが好ましい。
体チップ接続部を有すリ−ドを備え、前記半導体チップ
接続部上に接着材を介して球状導電部材が載置されてい
るものである。接着材は、リ−ドの半導体チップ接続部
を含む半導体チップ搭載領域部に形成されいることが好
ましく、接着材は、接着材樹脂成分と前記接着材樹脂成
分中に分散した導電性粒子よりなるものが使用できる。
リードは絶縁性支持基板上に形成するのが好ましく、球
状導電部材は表面材質が金であるものが好ましい。
【０００７】本発明の半導体チップ搭載用部材の製造法
は、リードの半導体チップ接続部上にフィルム状接着材
を載置し、前記フィルム状接着材上に球状導電部材を載
置することを特徴とする。本発明の半導体チップは、半
導体チップ端子の面に形成された接着材を備え、前記端
子上に接着材を介して球状導電部材が載置されているも
のである。接着材は接着材樹脂成分と前記接着材樹脂成
分中に分散した導電粒子よりなるものが好ましい。本発
明の半導体チップの製造法は、半導体素子端子面にフィ
ルム状接着材を載置し、前記フィルム状接着材の上に球
状導電部材を載置することを特徴とする。
は、リードの半導体チップ接続部上にフィルム状接着材
を載置し、前記フィルム状接着材上に球状導電部材を載
置することを特徴とする。本発明の半導体チップは、半
導体チップ端子の面に形成された接着材を備え、前記端
子上に接着材を介して球状導電部材が載置されているも
のである。接着材は接着材樹脂成分と前記接着材樹脂成
分中に分散した導電粒子よりなるものが好ましい。本発
明の半導体チップの製造法は、半導体素子端子面にフィ
ルム状接着材を載置し、前記フィルム状接着材の上に球
状導電部材を載置することを特徴とする。
【０００８】本発明の半導体装置の製造法は、前記半導
体チップ搭載用部材の半導体チップ接続部上に半導体チ
ップを載置させ、加圧することにより、半導体チップ接
続部と半導体チップ端子を導通させる工程を含むことを
特徴とするものである。また本発明の半導体装置の製造
法は、半導体チップ接続部を有するリード上に、前記の
半導体チップの球状導電部材を載置させ、加圧すること
により、半導体チップ接続部と半導体チップ端子を導通
させる工程を含むことを特徴とする。
体チップ搭載用部材の半導体チップ接続部上に半導体チ
ップを載置させ、加圧することにより、半導体チップ接
続部と半導体チップ端子を導通させる工程を含むことを
特徴とするものである。また本発明の半導体装置の製造
法は、半導体チップ接続部を有するリード上に、前記の
半導体チップの球状導電部材を載置させ、加圧すること
により、半導体チップ接続部と半導体チップ端子を導通
させる工程を含むことを特徴とする。
【０００９】
【発明の実施の形態】本発明でリ−ドとは、特定の箇所
と箇所を電気的に接続する機能を有すもので、銅、ニッ
ケル、４２アロイ等の金属、ＩＴＯ膜等の誘電率が低い
ものが用いられる。リ−ドとしては絶縁性支持基板上に
形成された所定の配線パタ−ン、銅、４２アロイ等の金
属のリ−ドフレ−ム等が使用される。
と箇所を電気的に接続する機能を有すもので、銅、ニッ
ケル、４２アロイ等の金属、ＩＴＯ膜等の誘電率が低い
ものが用いられる。リ−ドとしては絶縁性支持基板上に
形成された所定の配線パタ−ン、銅、４２アロイ等の金
属のリ−ドフレ−ム等が使用される。
【００１０】絶縁性支持基板とは、ポリイミドなどのフ
ィルム基材、ガラスクロスにエポキシ樹脂やポリイミド
樹脂等をがん浸させたいわゆるガラスエポキシ材、ガラ
スポリイミド材、同様に樹脂中にフィラー成分を分散さ
せてなるフィルム基材、アルミナやシリカを主成分とす
るセラミック基材等がある。また、多層配線板も含んで
いる。
ィルム基材、ガラスクロスにエポキシ樹脂やポリイミド
樹脂等をがん浸させたいわゆるガラスエポキシ材、ガラ
スポリイミド材、同様に樹脂中にフィラー成分を分散さ
せてなるフィルム基材、アルミナやシリカを主成分とす
るセラミック基材等がある。また、多層配線板も含んで
いる。
【００１１】リ−ドの半導体チップ接続部とは、リ−ド
表面の特定箇所であり、半導体チップの端子が接続され
る箇所である。リ−ドの半導体チップ接続部を含む半導
体チップ搭載領域部とは、実質上半導体チップの搭載領
域のことである。したがって、半導体チップ搭載領域に
形成された接着材がチップサイズより多少小さい場合、
チップサイズより一部大きい場合などを含んでいる。チ
ップを搭載し、チップとリ−ドを球状導電部材を介して
接続した際に、少なくともチップの露出した金属電極面
を含む端子部を接着材が充填されるように配置した方が
よい。さらに、望ましくはチップの電極面と絶縁基板間
に接着材が充填されるように配置したほうがよい。
表面の特定箇所であり、半導体チップの端子が接続され
る箇所である。リ−ドの半導体チップ接続部を含む半導
体チップ搭載領域部とは、実質上半導体チップの搭載領
域のことである。したがって、半導体チップ搭載領域に
形成された接着材がチップサイズより多少小さい場合、
チップサイズより一部大きい場合などを含んでいる。チ
ップを搭載し、チップとリ−ドを球状導電部材を介して
接続した際に、少なくともチップの露出した金属電極面
を含む端子部を接着材が充填されるように配置した方が
よい。さらに、望ましくはチップの電極面と絶縁基板間
に接着材が充填されるように配置したほうがよい。
【００１２】接着材は、エポキシ成分やポリイミド成分
などを含む熱可塑性・熱硬化性の接着材などが利用でき
る。また、樹脂成分中に導電性粒子を分散させてなる接
着材が利用できる。この場合、樹脂中に１μｍから２０
μｍの大きさの導電性粒子を樹脂１００重量部に対して
０．５〜１０重量部分散してなるものが好ましい。導電
性粒子としては、ニッケル粒子、金粒子、樹脂粒子に表
面金めっきやニッケルめっきなどを施したものなどがあ
る。
などを含む熱可塑性・熱硬化性の接着材などが利用でき
る。また、樹脂成分中に導電性粒子を分散させてなる接
着材が利用できる。この場合、樹脂中に１μｍから２０
μｍの大きさの導電性粒子を樹脂１００重量部に対して
０．５〜１０重量部分散してなるものが好ましい。導電
性粒子としては、ニッケル粒子、金粒子、樹脂粒子に表
面金めっきやニッケルめっきなどを施したものなどがあ
る。
【００１３】本発明の球状導電部材とは必ずしも球形だ
けに限定されず、直方体、円柱、円錐など立体的な形状
を持つものであればよい。スタッドバンプ状のものでも
良い。導電部材とは、金属バルクに限らず、樹脂材や金
属材の表面にめっきを施したものなどでもよい。球状導
電部材は接着フィルム上に載置した際に、接着材からの
高さ１０μｍから１００μｍの範囲が好ましい。また、
幅は対応するチップ電極より十分小さいことが望まし
い。球状導電部材を載置する際には、導電性部材を接着
材上の所定の位置に１個づつ載置してく方法、あらかじ
め吸着マスクなどに導電性部材を配列したあとで接着材
上に転写して載置する方法などが利用できる。また、球
状導電部材を載置させる方法として他に、接着材の上に
銅箔等の金属箔を貼り付け、フォトリソグラフィを利用
したプロセスによって露光現像してもよい。
けに限定されず、直方体、円柱、円錐など立体的な形状
を持つものであればよい。スタッドバンプ状のものでも
良い。導電部材とは、金属バルクに限らず、樹脂材や金
属材の表面にめっきを施したものなどでもよい。球状導
電部材は接着フィルム上に載置した際に、接着材からの
高さ１０μｍから１００μｍの範囲が好ましい。また、
幅は対応するチップ電極より十分小さいことが望まし
い。球状導電部材を載置する際には、導電性部材を接着
材上の所定の位置に１個づつ載置してく方法、あらかじ
め吸着マスクなどに導電性部材を配列したあとで接着材
上に転写して載置する方法などが利用できる。また、球
状導電部材を載置させる方法として他に、接着材の上に
銅箔等の金属箔を貼り付け、フォトリソグラフィを利用
したプロセスによって露光現像してもよい。
【００１４】半導体チップの端子と配線パタ−ン等のリ
−ドを球状導電部材を介して導通させるためには、例え
ば、チップの電極と球状導電部材を位置合わせし、熱と
荷重をかけながら球状導電部材下の接着材などを流動さ
せる等の方法によって、球状導電部材を介して配線とチ
ップ電極を電気的に導通させる。このとき、超音波など
振動を与えることも効果的である。また、接着材として
樹脂中に導電性粒子を分散させてなるものを用いて、球
状導電部材とチップ電極及び配線間に導電粒子が介在す
るように導通させてもよい。
−ドを球状導電部材を介して導通させるためには、例え
ば、チップの電極と球状導電部材を位置合わせし、熱と
荷重をかけながら球状導電部材下の接着材などを流動さ
せる等の方法によって、球状導電部材を介して配線とチ
ップ電極を電気的に導通させる。このとき、超音波など
振動を与えることも効果的である。また、接着材として
樹脂中に導電性粒子を分散させてなるものを用いて、球
状導電部材とチップ電極及び配線間に導電粒子が介在す
るように導通させてもよい。
【００１５】
【実施例】図１により、本発明の一実施例について説明
する。ポリイミド接着剤（厚み：０．０１μｍ）をポリ
イミドフィルムの両面に塗布した、厚さ０．０７ｍｍの
ポリイミドボンディングシート２に、ドリル等で外部接
続端子部３を形成する。ここでは、ドリルを用いたが、
パンチングを利用してもよい。次に厚さ０．０１８ｍｍ
の銅箔（日本電解製、商品名：ＳＬＰー１８）を接着
後、配線１を通常のエッチング法で形成する。さらに、
露出している配線に無電解ニッケルめっき（膜厚：５μ
ｍ）、無電解金めっき（膜厚：０．８μｍ）を順次施す
（不図示）。ここでは、無電解めっきを使用したが、電
解めっきを用いてもよい。次に打ち抜き金型を用いてフ
レーム状に打ち抜き、配線を形成した支持基板を準備す
る（図１（ａ））。配線が形成された絶縁性支持基板の
作製方法として市販の２層（銅／ポリイミド）フレキシ
ブル基板のポリイミドを、レーザ加工によりアウター接
続部穴等を形成する方法でもよい。次に支持基板の半導
体チップ搭載領域部に、接着フィルム４を仮接着した。
接着フィルムとしては種々あるが、ここでは、樹脂中に
導電粒子が分散されてなる接着フィルム（日立化成工業
株式会社製、商品名：アニソルム）を仮接着した（図１
（ｂ））。仮接着の条件は接着材の樹脂組成にもよる
が、例えば温度１００℃、時間５秒、圧力３ｋｇｆ／ｃ
ｍ2などが用いられる。次に、先ほど仮接着した接着フ
ィルム４上に金ボール５を搭載した（図１（ｃ））。搭
載装置の転写基板に設けられた微小穴を通して金ボール
を半導体チップの端子に対応した所定の位置に吸着配列
し、その後、接着フィルム上に転写載置させた。他にワ
イヤーボンディング装置のボールボンディングを利用し
た個別搭載も可能である。転写載置の条件は接着フィル
ム４の樹脂組成にもよるが、例えばボール当りの荷重１
０ｇｆ、温度１０５℃、時間５秒などが用いられる。次
に、半導体チップ６のチップ電極７と金ボール５をアラ
イメントした（図１（ｄ））。半導体チップ上部から圧
力を加えながら接着樹脂を流動させて、導電部材を介し
てチップの電極と配線を導通させた（図１（ｅ））。こ
のとき、接着フィルム中の導電粒子の一部が、導電部材
とチップ電極、導電部材と配線のそれぞれの間に介在す
ることにより、チップと配線の接続がより確実になっ
た。接着の条件は、用いる樹脂の種類等によって異なる
が、例えば、温度１８０℃、圧力１５ｋｇ／ｃｍ2、時
間２０秒などが用いられる。接続を確実にするために高
温条件、例えば３５０℃、温度１８０℃、圧力２ｋｇ／
ｃｍ2、時間２秒などで加圧・加熱してもよい。チップ
をさらに防湿させるためにトランスファモールド金型に
装填し、半導体封止用エポキシ樹脂８（日立化成工業
（株）製、商品名：ＣＬ−７７００）などを用いて各々
封止した（図１（ｆ））。ここでは、トランスファーモ
ールドを用いたが、液状封止材を用いる方法も可能であ
る。また、この工程は必ずしも行わなくてもよい。その
後、アウター接続部に共晶はんだボール９を配置し窒素
雰囲気炉（最高温度：２４０℃）にて溶融させた（図１
（ｇ））。多数個取りの場合は、この後または中途の工
程でパンチにより個々のパッケージに分離させてもよ
い。
する。ポリイミド接着剤（厚み：０．０１μｍ）をポリ
イミドフィルムの両面に塗布した、厚さ０．０７ｍｍの
ポリイミドボンディングシート２に、ドリル等で外部接
続端子部３を形成する。ここでは、ドリルを用いたが、
パンチングを利用してもよい。次に厚さ０．０１８ｍｍ
の銅箔（日本電解製、商品名：ＳＬＰー１８）を接着
後、配線１を通常のエッチング法で形成する。さらに、
露出している配線に無電解ニッケルめっき（膜厚：５μ
ｍ）、無電解金めっき（膜厚：０．８μｍ）を順次施す
（不図示）。ここでは、無電解めっきを使用したが、電
解めっきを用いてもよい。次に打ち抜き金型を用いてフ
レーム状に打ち抜き、配線を形成した支持基板を準備す
る（図１（ａ））。配線が形成された絶縁性支持基板の
作製方法として市販の２層（銅／ポリイミド）フレキシ
ブル基板のポリイミドを、レーザ加工によりアウター接
続部穴等を形成する方法でもよい。次に支持基板の半導
体チップ搭載領域部に、接着フィルム４を仮接着した。
接着フィルムとしては種々あるが、ここでは、樹脂中に
導電粒子が分散されてなる接着フィルム（日立化成工業
株式会社製、商品名：アニソルム）を仮接着した（図１
（ｂ））。仮接着の条件は接着材の樹脂組成にもよる
が、例えば温度１００℃、時間５秒、圧力３ｋｇｆ／ｃ
ｍ2などが用いられる。次に、先ほど仮接着した接着フ
ィルム４上に金ボール５を搭載した（図１（ｃ））。搭
載装置の転写基板に設けられた微小穴を通して金ボール
を半導体チップの端子に対応した所定の位置に吸着配列
し、その後、接着フィルム上に転写載置させた。他にワ
イヤーボンディング装置のボールボンディングを利用し
た個別搭載も可能である。転写載置の条件は接着フィル
ム４の樹脂組成にもよるが、例えばボール当りの荷重１
０ｇｆ、温度１０５℃、時間５秒などが用いられる。次
に、半導体チップ６のチップ電極７と金ボール５をアラ
イメントした（図１（ｄ））。半導体チップ上部から圧
力を加えながら接着樹脂を流動させて、導電部材を介し
てチップの電極と配線を導通させた（図１（ｅ））。こ
のとき、接着フィルム中の導電粒子の一部が、導電部材
とチップ電極、導電部材と配線のそれぞれの間に介在す
ることにより、チップと配線の接続がより確実になっ
た。接着の条件は、用いる樹脂の種類等によって異なる
が、例えば、温度１８０℃、圧力１５ｋｇ／ｃｍ2、時
間２０秒などが用いられる。接続を確実にするために高
温条件、例えば３５０℃、温度１８０℃、圧力２ｋｇ／
ｃｍ2、時間２秒などで加圧・加熱してもよい。チップ
をさらに防湿させるためにトランスファモールド金型に
装填し、半導体封止用エポキシ樹脂８（日立化成工業
（株）製、商品名：ＣＬ−７７００）などを用いて各々
封止した（図１（ｆ））。ここでは、トランスファーモ
ールドを用いたが、液状封止材を用いる方法も可能であ
る。また、この工程は必ずしも行わなくてもよい。その
後、アウター接続部に共晶はんだボール９を配置し窒素
雰囲気炉（最高温度：２４０℃）にて溶融させた（図１
（ｇ））。多数個取りの場合は、この後または中途の工
程でパンチにより個々のパッケージに分離させてもよ
い。
【００１６】図２に本発明の他の一実施例を示す。リー
ドである所定の配線パタ−ン１は絶縁性支持基板の一表
面の半導体チップ搭載領域部に形成されており、さらに
半導体チップ搭載領域部に接着フィルム４が形成されて
いる。球状導電部材は、配線パタ−ン１の半導体チップ
接続部上に接着フィルムを介して接着されている。この
例では、外部接続用穴を設けた。この穴には、半田ボー
ル等を形成して別の配線基板などと接続する。パッケー
ジにするときは、チップのインナー端子７と球状導電部
材５を位置合わせして、加圧や加熱等により接続する。
図３に更に他の一実施例を示す。図２の例で、球状導電
部材が接着材に埋め込まれたものである。図４に更に他
の一実施例を示す。図２の例で接着材４の凹部に球状導
電部材を配置したものである。図５に更に他の一実施例
を示す。図２の例で配線パタ−ンのリードがチップ搭載
領域の外に形成されたものである。外部接続用端子穴３
を設けた例を示すが、必ずしも必要ではない。図６に更
に他の一実施例を示す。絶縁性支持基板の一部に開口部
を設けてある。図７に更に他の一実施例を示す。リード
の半導体チップ搭載領域に接着フィルムが搭載され、球
状導電部材は、リードの半導体チップ接続部上に接着フ
ィルムを介して搭載されている。図８に更に他の一実施
例を示す。図７の例で接着フィルムの一部が開口されて
いる。図９に更に他の一実施例を示す。図５の例で半導
体チップが複数個搭載された例である。
ドである所定の配線パタ−ン１は絶縁性支持基板の一表
面の半導体チップ搭載領域部に形成されており、さらに
半導体チップ搭載領域部に接着フィルム４が形成されて
いる。球状導電部材は、配線パタ−ン１の半導体チップ
接続部上に接着フィルムを介して接着されている。この
例では、外部接続用穴を設けた。この穴には、半田ボー
ル等を形成して別の配線基板などと接続する。パッケー
ジにするときは、チップのインナー端子７と球状導電部
材５を位置合わせして、加圧や加熱等により接続する。
図３に更に他の一実施例を示す。図２の例で、球状導電
部材が接着材に埋め込まれたものである。図４に更に他
の一実施例を示す。図２の例で接着材４の凹部に球状導
電部材を配置したものである。図５に更に他の一実施例
を示す。図２の例で配線パタ−ンのリードがチップ搭載
領域の外に形成されたものである。外部接続用端子穴３
を設けた例を示すが、必ずしも必要ではない。図６に更
に他の一実施例を示す。絶縁性支持基板の一部に開口部
を設けてある。図７に更に他の一実施例を示す。リード
の半導体チップ搭載領域に接着フィルムが搭載され、球
状導電部材は、リードの半導体チップ接続部上に接着フ
ィルムを介して搭載されている。図８に更に他の一実施
例を示す。図７の例で接着フィルムの一部が開口されて
いる。図９に更に他の一実施例を示す。図５の例で半導
体チップが複数個搭載された例である。
【００１７】図１０に、更に他の実施例を示す。半導体
チップを用意し（図１０（ａ））、その電極面に接着材
を付けた（図１０（ｂ））。ペースト上の接着材を半導
体チップ上に塗って半硬化したものでも、予め接着材を
フィルム上にしておいたものを熱などによってラミネー
トプレスしてもよい。接着材は熱硬化性接着材の半硬化
状態のものや熱可塑性接着材等が望ましい。次に、半導
体電極上部の接着材上に球状導電部材を載置した半導体
素子を作った（図１０（ｃ））。次に絶縁基板上にリー
ドが形成されている配線基板を用意し、リードのチップ
接続部と半導体素子の球状導電部材を位置合わせし（図
１０（ｄ））、熱圧着した（図１０（ｅ））。このと
き、チップ電極とリードが導通されるとともにチップの
電極面と配線板間に接着材が充填された。ここまでの処
理工程は、この例ではチップ単位でおこなったが、ウエ
ハー状態で処理した後に個々のチップに切断してもよ
い。チップをさらに防湿させるためにトランスファモー
ルド金型に装填し、半導体封止用エポキシ樹脂８（日立
化成工業（株）製、商品名：ＣＬ−７７００）などを用
いて各々封止した（図１０（ｆ））。ここでは、トラン
スファーモールドを用いたが、液状封止材を用いる方法
も可能である。また、この工程は必ずしも行わなくても
よい。その後、アウター接続部３に共晶はんだボール９
を配置し窒素雰囲気炉にて溶融させた（図１０
（ｇ））。多数個取りの場合は、この後または中途の工
程でパンチにより個々のパッケージに分離させてもよ
い。
チップを用意し（図１０（ａ））、その電極面に接着材
を付けた（図１０（ｂ））。ペースト上の接着材を半導
体チップ上に塗って半硬化したものでも、予め接着材を
フィルム上にしておいたものを熱などによってラミネー
トプレスしてもよい。接着材は熱硬化性接着材の半硬化
状態のものや熱可塑性接着材等が望ましい。次に、半導
体電極上部の接着材上に球状導電部材を載置した半導体
素子を作った（図１０（ｃ））。次に絶縁基板上にリー
ドが形成されている配線基板を用意し、リードのチップ
接続部と半導体素子の球状導電部材を位置合わせし（図
１０（ｄ））、熱圧着した（図１０（ｅ））。このと
き、チップ電極とリードが導通されるとともにチップの
電極面と配線板間に接着材が充填された。ここまでの処
理工程は、この例ではチップ単位でおこなったが、ウエ
ハー状態で処理した後に個々のチップに切断してもよ
い。チップをさらに防湿させるためにトランスファモー
ルド金型に装填し、半導体封止用エポキシ樹脂８（日立
化成工業（株）製、商品名：ＣＬ−７７００）などを用
いて各々封止した（図１０（ｆ））。ここでは、トラン
スファーモールドを用いたが、液状封止材を用いる方法
も可能である。また、この工程は必ずしも行わなくても
よい。その後、アウター接続部３に共晶はんだボール９
を配置し窒素雰囲気炉にて溶融させた（図１０
（ｇ））。多数個取りの場合は、この後または中途の工
程でパンチにより個々のパッケージに分離させてもよ
い。
【００１８】図１１に、更に他の実施例を示す。半導体
チップを用意し（図１１（ａ））、その電極面に接着材
及び銅箔を付けた（図１１（ｂ））。銅箔上に接着材を
塗工した基材をチップ上にラミネートプレスする方法を
用いてもよいし、図１０（ｂ）と同様のものを作製して
おき、銅箔をラミネートプレスする方法でもよい。接着
材は熱硬化性接着材の半硬化状態のものや熱可塑性接着
材等が望ましい。次に通常のフォトリソグラフィ工程を
利用して銅箔をエッチングし、半導体電極上部の接着材
上に球状導電部材を載置した半導体素子を作った（図１
１（ｃ））。次に絶縁基板上にリードが形成されている
配線基板を用意し、リードのチップ接続部と半導体素子
の球状導電部材を位置合わせし（図１１（ｄ））、熱圧
着した（図１１（ｅ））。このとき、チップ電極とリー
ドが導通されるとともにチップの電極面と配線板間に接
着材が充填された。ここまでの処理工程は、この例では
チップ単位でおこなったが、ウエハー状態で処理した後
に個々のチップに切断してもよい。チップをさらに防湿
させるためにトランスファモールド金型に装填し、半導
体封止用エポキシ樹脂８（日立化成工業（株）製、商品
名：ＣＬ−７７００）などを用いて各々封止した（図１
０（ｆ））。ここでは、トランスファーモールドを用い
たが、液状封止材を用いる方法も可能である。また、こ
の工程は必ずしも行わなくてもよい。その後、アウター
接続部３に共晶はんだボール９を配置し窒素雰囲気炉に
て溶融させた（図１０（ｇ））。多数個取りの場合は、
この後または中途の工程でパンチにより個々のパッケー
ジに分離させてもよい。
チップを用意し（図１１（ａ））、その電極面に接着材
及び銅箔を付けた（図１１（ｂ））。銅箔上に接着材を
塗工した基材をチップ上にラミネートプレスする方法を
用いてもよいし、図１０（ｂ）と同様のものを作製して
おき、銅箔をラミネートプレスする方法でもよい。接着
材は熱硬化性接着材の半硬化状態のものや熱可塑性接着
材等が望ましい。次に通常のフォトリソグラフィ工程を
利用して銅箔をエッチングし、半導体電極上部の接着材
上に球状導電部材を載置した半導体素子を作った（図１
１（ｃ））。次に絶縁基板上にリードが形成されている
配線基板を用意し、リードのチップ接続部と半導体素子
の球状導電部材を位置合わせし（図１１（ｄ））、熱圧
着した（図１１（ｅ））。このとき、チップ電極とリー
ドが導通されるとともにチップの電極面と配線板間に接
着材が充填された。ここまでの処理工程は、この例では
チップ単位でおこなったが、ウエハー状態で処理した後
に個々のチップに切断してもよい。チップをさらに防湿
させるためにトランスファモールド金型に装填し、半導
体封止用エポキシ樹脂８（日立化成工業（株）製、商品
名：ＣＬ−７７００）などを用いて各々封止した（図１
０（ｆ））。ここでは、トランスファーモールドを用い
たが、液状封止材を用いる方法も可能である。また、こ
の工程は必ずしも行わなくてもよい。その後、アウター
接続部３に共晶はんだボール９を配置し窒素雰囲気炉に
て溶融させた（図１０（ｇ））。多数個取りの場合は、
この後または中途の工程でパンチにより個々のパッケー
ジに分離させてもよい。
【００１９】
【発明の効果】狭端子ピッチやエリアアレイに配列され
た端子を持つ半導体チップとリ−ドとなる配線基板との
接続が容易になる上、半導体パッケージ化した時に小型
化が期待できる。また従来実装技術に比べて配線長が短
くなり、電気特性の向上が期待できる。球状導電性部材
の大きさを予め選別しておいて接着材上に搭載すること
により、球状導電部材の高さばらつきが少なく、接続の
信頼性が向上する。また球状導電部材後に高さを合わせ
たり、高さを検査する必要もなくなる。接続用部材とな
る球状導電部材を接着材上に搭載することができるの
で、金属接合を利用する方法に比べて低温での搭載が可
能となる。接着材、とくにフィルム状接着材上に球状導
電部材を配置することによって、球状導電部材と接着材
との反射率の差（すなわち、コントラスト）などによ
り、画像処理などによる球状導電部材整列の検査が容易
になる。また、アライメント作業も容易である
た端子を持つ半導体チップとリ−ドとなる配線基板との
接続が容易になる上、半導体パッケージ化した時に小型
化が期待できる。また従来実装技術に比べて配線長が短
くなり、電気特性の向上が期待できる。球状導電性部材
の大きさを予め選別しておいて接着材上に搭載すること
により、球状導電部材の高さばらつきが少なく、接続の
信頼性が向上する。また球状導電部材後に高さを合わせ
たり、高さを検査する必要もなくなる。接続用部材とな
る球状導電部材を接着材上に搭載することができるの
で、金属接合を利用する方法に比べて低温での搭載が可
能となる。接着材、とくにフィルム状接着材上に球状導
電部材を配置することによって、球状導電部材と接着材
との反射率の差（すなわち、コントラスト）などによ
り、画像処理などによる球状導電部材整列の検査が容易
になる。また、アライメント作業も容易である
【００２０】球状導電部材の材質、形状は様々な種類が
選択できる。また、球状導電部材の表面を金にすること
により、接続抵抗が小さくなるだけではなく、端子相互
間の耐マイグレーション性が向上し、長期にわたる絶縁
信頼性を確保できる。また、ニッケル粒子に金被膜した
部材など硬い球状導電部材を使用すると、球状導電部材
の潰れが小さくなり、高さを確保でき、長期信頼性確保
に有利になる。また、アルミニウムの酸化被膜を破るた
めにも有効である。球状導電部材の配列に失敗した場
合、配置をリペアをすることも可能である。本発明の半
導体部材や半導体素子を用いることによって、半導体チ
ップのリペア性と接続信頼性を両立させることも可能で
ある。すなわち、半導体チップの加圧、加熱条件や接着
材の材質、厚みなどを選ぶことにより、チップリペア可
能な状態でチップの動作確認などの検査を行うこともで
きる。不具合があればリペア等を行い、なければ再度加
圧、加熱を行うことも可能である。
選択できる。また、球状導電部材の表面を金にすること
により、接続抵抗が小さくなるだけではなく、端子相互
間の耐マイグレーション性が向上し、長期にわたる絶縁
信頼性を確保できる。また、ニッケル粒子に金被膜した
部材など硬い球状導電部材を使用すると、球状導電部材
の潰れが小さくなり、高さを確保でき、長期信頼性確保
に有利になる。また、アルミニウムの酸化被膜を破るた
めにも有効である。球状導電部材の配列に失敗した場
合、配置をリペアをすることも可能である。本発明の半
導体部材や半導体素子を用いることによって、半導体チ
ップのリペア性と接続信頼性を両立させることも可能で
ある。すなわち、半導体チップの加圧、加熱条件や接着
材の材質、厚みなどを選ぶことにより、チップリペア可
能な状態でチップの動作確認などの検査を行うこともで
きる。不具合があればリペア等を行い、なければ再度加
圧、加熱を行うことも可能である。
【００２１】半導体チップ搭載時に接続部周辺に接着材
を簡便に充填可能である構造であるため、チップ端子部
の保護用樹脂を接続後に充填する必要がない。また、半
導体チップ搭載時に半導体チップと配線基板間に樹脂を
充填することも可能となり、長期の接続信頼性を向上さ
せることができる。球状導電部材や接着材の材質を選択
することによって、端子部下のチップ配線や素子を破壊
することなく、半導体チップ搭載及び接続が可能であ
る。樹脂中に導電性粒子を分散させてなる接着材を用い
ることにより、低温での接続が可能になったり、接続信
頼性を向上させることができる。チップに接着フィルム
を介して球状導電部材の付いた半導体素子では、チップ
電極が接着材により保護されているため、チップ電極材
のアルミニウム等が加湿腐食されにくい。
を簡便に充填可能である構造であるため、チップ端子部
の保護用樹脂を接続後に充填する必要がない。また、半
導体チップ搭載時に半導体チップと配線基板間に樹脂を
充填することも可能となり、長期の接続信頼性を向上さ
せることができる。球状導電部材や接着材の材質を選択
することによって、端子部下のチップ配線や素子を破壊
することなく、半導体チップ搭載及び接続が可能であ
る。樹脂中に導電性粒子を分散させてなる接着材を用い
ることにより、低温での接続が可能になったり、接続信
頼性を向上させることができる。チップに接着フィルム
を介して球状導電部材の付いた半導体素子では、チップ
電極が接着材により保護されているため、チップ電極材
のアルミニウム等が加湿腐食されにくい。
【図１】本発明の一実施例を説明する断面図。
【図２】本発明の他の一実施例を説明する断面図。
【図３】本発明の更に他の一実施例を説明する断面図。
【図４】本発明の更に他の一実施例を説明する断面図。
【図５】本発明の更に他の一実施例を説明する断面図。
【図６】本発明の更に他の一実施例を説明する断面図。
【図７】本発明の更に他の一実施例を説明する断面図。
【図８】本発明の更に他の一実施例を説明する断面図。
【図９】本発明の更に他の一実施例を説明する断面図。
【図１０】本発明の更に他の一実施例を説明する断面
図。
図。
【図１１】本発明の更に他の一実施例を説明する断面
図。
図。
１・・・リード ２・・・絶縁性支持基板 ３・・・外部接続端子穴 ４・・・接着フィルム ５・・・金ボール ６・・・半導体チップ ７・・・チップ電極 ８・・・半導体封止用エポキシ樹脂 ９・・・はんだボール １０・・銅箔 １１・・銅箔をエッチングして作製した球状導電部材
Claims (17)
- 【請求項１】 半導体チップ接続部を有すリ−ドを備
え、前記リ−ドの前記半導体チップ接続部に接着材が形
成されており、前記接着材上に半導体チップ端子の位置
に対応して球状導電部材が載置されており、半導体チッ
プがその端子と前記球状導電部材を対向させて載置され
ており、前記半導体チップ端子と前記リ−ドとが前記球
状導電部材を介して導通されている半導体装置。 - 【請求項２】 接着材が、リ−ドの半導体チップ接続部
を含む半導体チップ搭載領域部に形成されいる請求項１
記載の半導体装置。 - 【請求項３】 半導体チップ端子部が接着材で充填され
ている請求項１又は２記載の半導体装置。 - 【請求項４】 接着材が、接着材樹脂成分と前記接着材
樹脂成分中に分散した導電性粒子よりなる請求項１〜３
各項記載の半導体装置。 - 【請求項５】 リードが絶縁性支持基板上に形成されて
いる１〜４各項記載の半導体装置。 - 【請求項６】 球状導電部材の表面材質が金である請求
項１〜５各項記載の半導体装置。 - 【請求項７】 半導体チップ接続部を有すリ−ドを備
え、前記半導体チップ接続部上に接着材を介して球状導
電部材が載置されている半導体チップ搭載用部材。 - 【請求項８】 接着材がリ−ドの半導体チップ接続部を
含む半導体チップ搭載領域部に形成されている請求項７
記載の半導体チップ搭載用部材。 - 【請求項９】 接着材が、接着材樹脂成分と前記接着材
樹脂成分中に分散した導電性粒子よりなる請求項７又は
８記載の半導体チップ搭載用部材。 - 【請求項１０】 リードが絶縁性支持基板上に形成され
ている請求項７〜９各項記載の半導体チップ搭載用部
材。 - 【請求項１１】 球状導電部材の表面材質が金である請
求項７〜１０各項記載の半導体チップ搭載用部材。 - 【請求項１２】 リードの半導体チップ接続部上にフィ
ルム状接着材を載置し、前記フィルム状接着材上に球状
導電部材を載置する請求項７〜１１記載の半導体チップ
搭載用部材の製造法。 - 【請求項１３】 半導体チップ端子の面に形成された接
着材を備え、前記端子上に接着材を介して球状導電部材
が載置されている半導体チップ。 - 【請求項１４】 接着材が接着材樹脂成分と前記接着材
樹脂成分中に分散した導電粒子よりなる請求項１３記載
の半導体チップ。 - 【請求項１５】 半導体素子端子面にフィルム状接着材
を載置し、前記フィルム状接着材の上に球状導電部材を
載置する請求項１３又は１４記載の半導体チップの製造
法。 - 【請求項１６】 請求項７〜１１各項記載の半導体チッ
プ搭載用部材を用意し、前記半導体チップ搭載用部材の
半導体チップ接続部上に半導体チップを載置させ、加圧
することにより、半導体チップ接続部と半導体チップ端
子を導通させる工程を含む請求項１〜６各項記載の半導
体装置の製造法。 - 【請求項１７】 半導体チップ接続部を有するリード上
に、請求項１３又は１４記載の半導体チップの球状導電
部材を載置させ、加圧することにより、半導体チップ接
続部と半導体チップ端子を導通させる工程を含む請求項
１〜６記載の半導体装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02372298A JP3951407B2 (ja) | 1997-07-10 | 1998-02-05 | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-184998 | 1997-07-10 | ||
| JP18499897 | 1997-07-10 | ||
| JP02372298A JP3951407B2 (ja) | 1997-07-10 | 1998-02-05 | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187561A true JPH1187561A (ja) | 1999-03-30 |
| JP3951407B2 JP3951407B2 (ja) | 2007-08-01 |
Family
ID=26361131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02372298A Expired - Fee Related JP3951407B2 (ja) | 1997-07-10 | 1998-02-05 | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3951407B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664645B2 (en) | 1999-11-24 | 2003-12-16 | Omron Corporation | Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier |
| US6806118B2 (en) | 2002-02-07 | 2004-10-19 | Fujitsu Limited | Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure |
-
1998
- 1998-02-05 JP JP02372298A patent/JP3951407B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664645B2 (en) | 1999-11-24 | 2003-12-16 | Omron Corporation | Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier |
| US6806118B2 (en) | 2002-02-07 | 2004-10-19 | Fujitsu Limited | Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3951407B2 (ja) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6767819B2 (en) | Apparatus with compliant electrical terminals, and methods for forming same | |
| US6573609B2 (en) | Microelectronic component with rigid interposer | |
| US7413926B2 (en) | Methods of making microelectronic packages | |
| US6413862B1 (en) | Use of palladium in IC manufacturing | |
| US6388340B2 (en) | Compliant semiconductor chip package with fan-out leads and method of making same | |
| US7759240B2 (en) | Use of palladium in IC manufacturing with conductive polymer bump | |
| US7615871B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| EP0670594B1 (en) | Semiconductor package | |
| KR20080078742A (ko) | 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지 | |
| WO2004034434A9 (en) | Components, methods and assemblies for multi-chip packages | |
| JP2001203318A (ja) | 複数のフリップチップを備えた半導体アセンブリ | |
| JP2003152002A (ja) | 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3951407B2 (ja) | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 | |
| JP3293753B2 (ja) | 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JPH11224912A (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JPH11186440A (ja) | 半導体装置 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JP3599142B2 (ja) | 半導体パッケ−ジの製造法 | |
| JP3445895B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JPH10214918A (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| TWI292949B (en) | High frequent ic package and method for fabricating the same | |
| JP2000299429A (ja) | テープマルチチップパッケージ方法とテープマルチチップパッケージ構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |