JP3445895B2 - 半導体パッケ−ジ用チップ支持基板 - Google Patents
半導体パッケ−ジ用チップ支持基板Info
- Publication number
- JP3445895B2 JP3445895B2 JP4182796A JP4182796A JP3445895B2 JP 3445895 B2 JP3445895 B2 JP 3445895B2 JP 4182796 A JP4182796 A JP 4182796A JP 4182796 A JP4182796 A JP 4182796A JP 3445895 B2 JP3445895 B2 JP 3445895B2
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- film
- semiconductor chip
- semiconductor package
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケ−ジ
用チップ支持基板に関する。
用チップ支持基板に関する。
【０００２】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）が代表的である。これを多端子化する場合は、端子
ピッチを縮小することが必要であるが、０．５ｍｍピッ
チ以下の領域では、配線板との接続に高度な技術が必要
になる。後者のアレイタイプは比較的大きなピッチで端
子配列が可能なため、多ピン化に適している。従来、ア
レイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉ
ｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は
挿入型となり、表面実装には適していない。このため、
表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）と称するパッケージが開発されている。
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）が代表的である。これを多端子化する場合は、端子
ピッチを縮小することが必要であるが、０．５ｍｍピッ
チ以下の領域では、配線板との接続に高度な技術が必要
になる。後者のアレイタイプは比較的大きなピッチで端
子配列が可能なため、多ピン化に適している。従来、ア
レイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉ
ｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は
挿入型となり、表面実装には適していない。このため、
表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）と称するパッケージが開発されている。
【０００３】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板との接続部を有するパッケージで
ある。具体例としては、バンプ付きポリイミドフィルム
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩ
ＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．
１４０，ｐ１８−１９）や、仮基板上に半導体チップ及
び外部配線基板との接続部に相当する位置に金属バンプ
を形成し、半導体チップをフェースダウンボンディング
後、仮基板上でトランスファーモールドしたもの（Ｓｍ
ａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃ
ｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ
Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐ
ａｎ，ｐ４６−５０，１９９４）などがある。
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板との接続部を有するパッケージで
ある。具体例としては、バンプ付きポリイミドフィルム
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩ
ＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．
１４０，ｐ１８−１９）や、仮基板上に半導体チップ及
び外部配線基板との接続部に相当する位置に金属バンプ
を形成し、半導体チップをフェースダウンボンディング
後、仮基板上でトランスファーモールドしたもの（Ｓｍ
ａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃ
ｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ
Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐ
ａｎ，ｐ４６−５０，１９９４）などがある。
【０００４】
【発明が解決しようとする課題】しかしながら、従来提
案されている半導体パッケージの多くは、小型で高集積
度化に対応できかつパッケージクラックを防止し信頼性
に優れしかも生産性に優れるものではない。本発明は、
パッケージクラックを防止し信頼性に優れる小型の半導
体パッケ−ジの製造を可能とする半導体パッケ−ジ用チ
ップ支持基板を提供するものである。
案されている半導体パッケージの多くは、小型で高集積
度化に対応できかつパッケージクラックを防止し信頼性
に優れしかも生産性に優れるものではない。本発明は、
パッケージクラックを防止し信頼性に優れる小型の半導
体パッケ−ジの製造を可能とする半導体パッケ−ジ用チ
ップ支持基板を提供するものである。
【０００５】
【課題を解決するための手段】本発明の半導体装置用チ
ップ支持基板は、 Ａ．絶縁性支持基板の一表面には複数組の配線が形成さ
れており、前記配線は少なくとも半導体チップ電極と接
続するインナ−接続部及び半導体チップ搭載領域部を備
えるものであり、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
記配線が形成されている箇所であって前記インナ−接続
部と導通するアウタ−接続部が設けられる箇所に、開口
が設けられており、 Ｃ．前記配線の半導体チップ搭載領域部を含めて半導体
チップが搭載される箇所に、絶縁性のフィルム状接着材
が絶縁性のフィルム状接着材の上面が平滑になるように
形成されていることを特徴とする。
ップ支持基板は、 Ａ．絶縁性支持基板の一表面には複数組の配線が形成さ
れており、前記配線は少なくとも半導体チップ電極と接
続するインナ−接続部及び半導体チップ搭載領域部を備
えるものであり、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
記配線が形成されている箇所であって前記インナ−接続
部と導通するアウタ−接続部が設けられる箇所に、開口
が設けられており、 Ｃ．前記配線の半導体チップ搭載領域部を含めて半導体
チップが搭載される箇所に、絶縁性のフィルム状接着材
が絶縁性のフィルム状接着材の上面が平滑になるように
形成されていることを特徴とする。
【０００６】
【発明の実施の形態】絶縁性支持基板としては、ポリイ
ミド、エポキシ樹脂、ポリイミド等のプラスチックフィ
ルム、ポリイミド、エポキシ樹脂、ポリイミド等のプラ
スチックをガラス不織布等基材に含浸・硬化したもの等
が使用できる。絶縁性支持基板の一表面に複数組の配線
を形成すには、銅箔をエッチングする方法、所定の箇所
に銅めっきをする方法、それらを併用する方法等が使用
できる。絶縁性支持基板に開口を設けるには、予めパン
チングしておく、レーザ加工等により行うことができ
る。インナ−接続部と導通するアウタ−接続部は、絶縁
性支持基板開口部にハンダボール、めっき等によりバン
プ等を形成することにより作成することが出来る。
ミド、エポキシ樹脂、ポリイミド等のプラスチックフィ
ルム、ポリイミド、エポキシ樹脂、ポリイミド等のプラ
スチックをガラス不織布等基材に含浸・硬化したもの等
が使用できる。絶縁性支持基板の一表面に複数組の配線
を形成すには、銅箔をエッチングする方法、所定の箇所
に銅めっきをする方法、それらを併用する方法等が使用
できる。絶縁性支持基板に開口を設けるには、予めパン
チングしておく、レーザ加工等により行うことができ
る。インナ−接続部と導通するアウタ−接続部は、絶縁
性支持基板開口部にハンダボール、めっき等によりバン
プ等を形成することにより作成することが出来る。
【０００７】絶縁性のフィルム状接着材は、半導体チッ
プ接続のためのダイボンド材であり、化２
プ接続のためのダイボンド材であり、化２
【化２】
（ただし、ｎ＝２〜２０の整数を示す。）で表されるテ
トラカルボン酸二無水物（１）の含量が全テトラカルボ
ン酸二無水物の７０モル％以上であるテトラカルボン酸
二無水物と、ジアミンを反応させて得られるポリイミド
樹脂、更にエポキシ樹脂等の熱硬化性樹脂、更にシリ
カ、アルミナ、等の無機物質フィラーを含有してなるフ
ィルム状接着材が好ましい。
トラカルボン酸二無水物（１）の含量が全テトラカルボ
ン酸二無水物の７０モル％以上であるテトラカルボン酸
二無水物と、ジアミンを反応させて得られるポリイミド
樹脂、更にエポキシ樹脂等の熱硬化性樹脂、更にシリ
カ、アルミナ、等の無機物質フィラーを含有してなるフ
ィルム状接着材が好ましい。
【０００８】本発明の半導体パッケ−ジ用チップ支持基
板を使用して半導体パッケ−ジを製造するには、本発明
の半導体パッケ−ジ用チップ支持基板のフィルム状接着
材の面に半導体チップを接着し、半導体チップ電極を支
持基板のインナ−接続部とワイヤーボンディング等によ
り接続し、半導体チップの少なくとも半導体チップ電極
面を樹脂封止することにより半導体パッケ−ジを製造す
ることが出来る。
板を使用して半導体パッケ−ジを製造するには、本発明
の半導体パッケ−ジ用チップ支持基板のフィルム状接着
材の面に半導体チップを接着し、半導体チップ電極を支
持基板のインナ−接続部とワイヤーボンディング等によ
り接続し、半導体チップの少なくとも半導体チップ電極
面を樹脂封止することにより半導体パッケ−ジを製造す
ることが出来る。
【０００９】
【実施例】図１により、本発明の一実施例について説明
する。ポリイミド接着剤をポリイミドフィルムの両面に
塗布した、厚さ０．０７ｍｍのポリイミドボンディング
シート１に、アウター接続部３となる部分に穴をドリル
で開口させる。ドリル加工を用いたが、パンチ加工、エ
キシマレーザ、炭酸ガスレーザ等のレーザ加工を用いて
もよい。次に、厚さ０．０１８ｍｍの銅箔（日本電解
製、商品名：ＳＬＰー１８）を接着後、インナー接続部
及びアウター接続部までの展開配線２を通常のエッチン
グ法で形成する。さらに、露出しているインナー接続
部、展開配線、アウター接続部に無電解ニッケルめっき
（膜厚：５μｍ）、無電解金めっき（膜厚：０．８μ
ｍ）を順次施す。ここでは、無電解めっきを使用した
が、電解めっきを用いてもよい。次に打ち抜き金型を用
いてフレーム状に打ち抜き、複数組のインナー接続部、
展開配線、アウター接続部を形成した支持基板を準備す
る（図１ａ）。支持基板の作製方法として市販の２層
（銅／ポリイミド）フレキシブル基板のポリイミドを、
レーザ加工によりアウター接続部穴を形成する方法でも
よい。次に支持基板の半導体チップ搭載領域に、ダイボ
ンドフィルム４（日立化成工業株式会社製、商品名：Ｄ
Ｆ−３３５）を仮接着する（図１ｂ）。仮接着の条件
は、１６０℃、５秒、３ｋｇｆ／ｃｍ2である。さら
に、先ほど仮接着したダイボンドフィルムを用いて、半
導体チップ６を支持基板の所定の位置に接着する。接着
条件は、２２０℃、５秒、３００ｇｆ／ｃｍ2である。
次に半導体チップ電極とインナー接続部を、金ワイヤ５
をボンディングして電気的に接続する（図１ｃ）。この
ようにして形成したものをトランスファモールド金型に
装填し、半導体封止用エポキシ樹脂７（日立化成工業
（株）製、商品名：ＣＬ−７７００）を用いて各々封止
する（図１ｄ）。その後、アウター接続部にはんだボー
ル８を配置し溶融させ（図１ｅ）、最後にパンチにより
個々のパッケージに分離させる（図１ｆ）。
する。ポリイミド接着剤をポリイミドフィルムの両面に
塗布した、厚さ０．０７ｍｍのポリイミドボンディング
シート１に、アウター接続部３となる部分に穴をドリル
で開口させる。ドリル加工を用いたが、パンチ加工、エ
キシマレーザ、炭酸ガスレーザ等のレーザ加工を用いて
もよい。次に、厚さ０．０１８ｍｍの銅箔（日本電解
製、商品名：ＳＬＰー１８）を接着後、インナー接続部
及びアウター接続部までの展開配線２を通常のエッチン
グ法で形成する。さらに、露出しているインナー接続
部、展開配線、アウター接続部に無電解ニッケルめっき
（膜厚：５μｍ）、無電解金めっき（膜厚：０．８μ
ｍ）を順次施す。ここでは、無電解めっきを使用した
が、電解めっきを用いてもよい。次に打ち抜き金型を用
いてフレーム状に打ち抜き、複数組のインナー接続部、
展開配線、アウター接続部を形成した支持基板を準備す
る（図１ａ）。支持基板の作製方法として市販の２層
（銅／ポリイミド）フレキシブル基板のポリイミドを、
レーザ加工によりアウター接続部穴を形成する方法でも
よい。次に支持基板の半導体チップ搭載領域に、ダイボ
ンドフィルム４（日立化成工業株式会社製、商品名：Ｄ
Ｆ−３３５）を仮接着する（図１ｂ）。仮接着の条件
は、１６０℃、５秒、３ｋｇｆ／ｃｍ2である。さら
に、先ほど仮接着したダイボンドフィルムを用いて、半
導体チップ６を支持基板の所定の位置に接着する。接着
条件は、２２０℃、５秒、３００ｇｆ／ｃｍ2である。
次に半導体チップ電極とインナー接続部を、金ワイヤ５
をボンディングして電気的に接続する（図１ｃ）。この
ようにして形成したものをトランスファモールド金型に
装填し、半導体封止用エポキシ樹脂７（日立化成工業
（株）製、商品名：ＣＬ−７７００）を用いて各々封止
する（図１ｄ）。その後、アウター接続部にはんだボー
ル８を配置し溶融させ（図１ｅ）、最後にパンチにより
個々のパッケージに分離させる（図１ｆ）。
【００１０】
【発明の効果】半導体パッケージを、
ａ．絶縁性支持基板の一表面に複数組の配線（少なくと
も半導体チップ電極と接続するインナ−接続部及び半導
体チップ搭載領域部を有す）を形成し、 ｂ．絶縁性支持基板の、絶縁性支持基板の配線が形成さ
れている箇所であってインナ−接続部と導通するアウタ
−接続部が設けらる箇所に開口を設け、 ｃ．配線の半導体チップ搭載領域部を含めて半導体チッ
プが搭載される箇所に接着材を形成し、 ｄ．半導体チップを、支持基板のインナ−接続部が設け
られている面に接着材を用いて接着し、 ｅ．半導体チップ電極を基板のインナ−接続部とワイヤ
ーボンディングにより接続し、 ｆ．半導体チップの少なくとも半導体チップ電極面を樹
脂封止して製造する場合、支持基板の半導体チップ搭載
領域に露出した配線があるので、通常のペースト状接着
材（銀ペースト、無銀ペースト）を使用すると、半導体
チップと配線がショートしてしまう恐れがある。このた
め半導体チップ搭載領域にレジスト等の絶縁材料を塗布
した構造や、絶縁フィルムを貼った構造となるが、構造
では多くの材料界面ができ、また接着材のペーストが半
導体チップ接着時にボイドを混入しやすいため、パッケ
ージクラックが発生しやすく、信頼性を悪くする原因に
なる。本発明により、パッケージクラックを防止し信頼
性の高い小型半導体パッケ−ジの製造が可能となる。
も半導体チップ電極と接続するインナ−接続部及び半導
体チップ搭載領域部を有す）を形成し、 ｂ．絶縁性支持基板の、絶縁性支持基板の配線が形成さ
れている箇所であってインナ−接続部と導通するアウタ
−接続部が設けらる箇所に開口を設け、 ｃ．配線の半導体チップ搭載領域部を含めて半導体チッ
プが搭載される箇所に接着材を形成し、 ｄ．半導体チップを、支持基板のインナ−接続部が設け
られている面に接着材を用いて接着し、 ｅ．半導体チップ電極を基板のインナ−接続部とワイヤ
ーボンディングにより接続し、 ｆ．半導体チップの少なくとも半導体チップ電極面を樹
脂封止して製造する場合、支持基板の半導体チップ搭載
領域に露出した配線があるので、通常のペースト状接着
材（銀ペースト、無銀ペースト）を使用すると、半導体
チップと配線がショートしてしまう恐れがある。このた
め半導体チップ搭載領域にレジスト等の絶縁材料を塗布
した構造や、絶縁フィルムを貼った構造となるが、構造
では多くの材料界面ができ、また接着材のペーストが半
導体チップ接着時にボイドを混入しやすいため、パッケ
ージクラックが発生しやすく、信頼性を悪くする原因に
なる。本発明により、パッケージクラックを防止し信頼
性の高い小型半導体パッケ−ジの製造が可能となる。
【図１】本発明の一実施例を説明するための、半導体パ
ッケージ製造工程を示す断面図である。
ッケージ製造工程を示す断面図である。
１ ポリイミドボンディングシート
２ インナー接続部及び展開配線
３ アウター接続部
４ ダイボンドフィルム
５ 金ワイヤ
６ 半導体チップ
７ 半導体封止用エポキシ樹脂
８ はんだボール
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大畑 洋人
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(72)発明者 武田 信司
茨城県つくば市和台48 日立化成工業株
式会社 筑波開発研究所内
(72)発明者 岩崎 順雄
茨城県下舘市大字小川1500番地 日立化
成工業株式会社 下舘研究所内
(56)参考文献 特開 平７−235555（ＪＰ，Ａ)
特開 平６−145639（ＪＰ，Ａ)
特開 平６−112354（ＪＰ，Ａ)
特開 平５−291487（ＪＰ，Ａ)
特開 平４−277636（ＪＰ，Ａ)
国際公開95／026047（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
Claims (4)
- 【請求項１】Ａ．絶縁性支持基板の一表面には複数組の
配線が形成されており、前記配線は少なくとも半導体チ
ップ電極と接続するインナ−接続部及び半導体チップ搭
載領域部を備えるものであり、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
記配線が形成されている箇所であって前記インナ−接続
部と導通するアウタ−接続部が設けられる箇所に、開口
が設けられており、 Ｃ．前記配線の半導体チップ搭載領域部を含めて半導体
チップが搭載される箇所に、絶縁性のフィルム状接着材
が絶縁性のフィルム状接着材の上面が平滑になるように
形成されていることを特徴とする半導体パッケ−ジ用チ
ップ支持基板。 - 【請求項２】 フィルム状接着材が、化１ 【化１】 （ただし、ｎ＝２〜２０の整数を示す。）で表されるテ
トラカルボン酸二無水物（１）の含量が全テトラカルボ
ン酸二無水物の７０モル％以上であるテトラカルボン酸
二無水物と、ジアミンを反応させて得られるポリイミド
樹脂を含有してなるフィルム状接着材である請求項１記
載の半導体パッケ−ジ用チップ支持基板。 - 【請求項３】 フィルム状接着材が、（Ａ）テトラカル
ボン酸二無水物（１）の含量が全テトラカルボン酸二無
水物の７０モル％以上であるテトラカルボン酸二無水物
と、ジアミンを反応させて得られるポリイミド樹脂、
（Ｂ）熱硬化性樹脂を含有してなるフィルム状接着材で
ある請求項１記載の半導体パッケ−ジ用チップ支持基
板。 - 【請求項４】 フィルム状接着材が、更に無機物質フィ
ラーを含有してなるフィルム状接着材である請求項２又
は３記載の半導体パッケ−ジ用チップ支持基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182796A JP3445895B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体パッケ−ジ用チップ支持基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182796A JP3445895B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体パッケ−ジ用チップ支持基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237852A JPH09237852A (ja) | 1997-09-09 |
| JP3445895B2 true JP3445895B2 (ja) | 2003-09-08 |
Family
ID=12619117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4182796A Expired - Fee Related JP3445895B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体パッケ−ジ用チップ支持基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3445895B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422346B1 (ko) | 2001-06-12 | 2004-03-12 | 주식회사 하이닉스반도체 | 칩크기 패키지 구조 및 그 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2962586B2 (ja) * | 1991-03-05 | 1999-10-12 | 新光電気工業株式会社 | 半導体装置とその製造方法及びこれに用いる接合体 |
| KR950003907B1 (ko) * | 1992-03-28 | 1995-04-20 | 삼성전자 주식회사 | 반도체 리이드 프레임 |
| EP0582052A1 (en) * | 1992-08-06 | 1994-02-09 | Motorola, Inc. | Low profile overmolded semiconductor device and method for making the same |
| JP3288146B2 (ja) * | 1992-09-16 | 2002-06-04 | 日立化成工業株式会社 | 導電性接着フィルム、接着法、導電性接着フィルム付き支持部材及び半導体装置 |
| JP3239007B2 (ja) * | 1994-02-23 | 2001-12-17 | 日立化成工業株式会社 | 接着フィルム付きリードフレーム |
| WO1995026047A1 (en) * | 1994-03-18 | 1995-09-28 | Hitachi Chemical Company, Ltd. | Semiconductor package manufacturing method and semiconductor package |
-
1996
- 1996-02-28 JP JP4182796A patent/JP3445895B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09237852A (ja) | 1997-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236108B1 (en) | Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package | |
| US6770981B2 (en) | Composite interposer for BGA packages | |
| US6362532B1 (en) | Semiconductor device having ball-bonded pads | |
| JP2008153708A (ja) | 半導体パッケージの製造方法 | |
| KR980012324A (ko) | 칩 스케일 패키지의 제조 방법 | |
| US6140708A (en) | Chip scale package and method for manufacture thereof | |
| US6284566B1 (en) | Chip scale package and method for manufacture thereof | |
| JP3445895B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP3616742B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JP3143081B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JP3293753B2 (ja) | 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ | |
| JP3393026B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP3247638B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| JP3661822B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JP3448010B2 (ja) | 半導体パッケージ用チップ支持基板 | |
| JP3394875B2 (ja) | 半導体装置用チップ支持基板 | |
| JP3599142B2 (ja) | 半導体パッケ−ジの製造法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP3363065B2 (ja) | 半導体パッケージ用チップ支持基板の製造法及び半導体装置 | |
| JP3386967B2 (ja) | 基板の検査法 | |
| JPH1079401A (ja) | 半導体装置およびその製造方法 | |
| JP3685203B2 (ja) | 半導体素子搭載用基板 | |
| KR100498175B1 (ko) | 반도체패키지용칩지지기판,반도체패키지및반도체패키지의제조법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130627 |
|
| LAPS | Cancellation because of no payment of annual fees |