JP3247638B2 - 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 - Google Patents

半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法

Info

Publication number
JP3247638B2
JP3247638B2 JP20454797A JP20454797A JP3247638B2 JP 3247638 B2 JP3247638 B2 JP 3247638B2 JP 20454797 A JP20454797 A JP 20454797A JP 20454797 A JP20454797 A JP 20454797A JP 3247638 B2 JP3247638 B2 JP 3247638B2
Authority
JP
Japan
Prior art keywords
support substrate
semiconductor chip
semiconductor
insulating film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20454797A
Other languages
English (en)
Other versions
JPH10189820A (ja
Inventor
義樹 曽田
浩司 宮田
文男 井上
聡夫 山崎
良明 坪松
英博 中村
康彦 阿波野
茂樹 市村
正己 湯佐
順雄 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Sharp Corp
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Sharp Corp, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP20454797A priority Critical patent/JP3247638B2/ja
Publication of JPH10189820A publication Critical patent/JPH10189820A/ja
Application granted granted Critical
Publication of JP3247638B2 publication Critical patent/JP3247638B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケ−ジ
用チップ支持基板、半導体装置及び半導体装置の製造法
に関する。
【０００２】
【従来の技術】半導体の集積度が向上するに従い、入出
力端子数が増加している。従って、多くの入出力端子数
を有する半導体パッケージが必要になった。一般に、入
出力端子はパッケージの周辺に一列配置するタイプと、
周辺だけでなく内部まで多列に配置するタイプがある。
前者は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）が代表的である。これを多端子化する場合は、端子
ピッチを縮小することが必要であるが、０．５ｍｍピッ
チ以下の領域では、配線板との接続に高度な技術が必要
になる。後者のアレイタイプは比較的大きなピッチで端
子配列が可能なため、多ピン化に適している。従来、ア
レイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ Ｇｒｉ
ｄ Ａｒｒａｙ）が一般的であるが、配線板との接続は
挿入型となり、表面実装には適していない。このため、
表面実装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）と称するパッケージが開発されている。
【０００３】一方、電子機器の小型化に伴って、パッケ
ージサイズの更なる小型化の要求が強くなってきた。こ
の小型化に対応するものとして、半導体チップとほぼ同
等サイズの、いわゆるチップサイズパッケージ（ＣＳ
Ｐ； Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が提案さ
れている。これは、半導体チップの周辺部でなく、実装
領域内に外部配線基板との接続部を有するパッケージで
ある。具体例としては、バンプ付きポリイミドフィルム
を半導体チップの表面に接着し、チップと金リード線に
より電気的接続を図った後、エポキシ樹脂などをポッテ
ィングして封止したもの（ＮＩＫＫＥＩ ＭＡＴＥＲＩ
ＡＬＳ ＆ ＴＥＣＨＮＯＬＯＧＹ ９４．４，Ｎｏ．
１４０，ｐ１８−１９）や、仮基板上に半導体チップ及
び外部配線基板との接続部に相当する位置に金属バンプ
を形成し、半導体チップをフェースダウンボンディング
後、仮基板上でトランスファーモールドしたもの（Ｓｍ
ａｌｌｅｓｔ Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ Ｐａｃ
ｋａｇｅ ＣＳＰ； ＴｈｅＳｅｃｏｎｄ ＶＬＳＩ
Ｐａｃｋａｇｉｎｇ Ｗｏｒｋｓｈｏｐ ｏｆ Ｊａｐ
ａｎ，ｐ４６−５０，１９９４）などがある。
【０００４】
【発明が解決しようとする課題】しかしながら、従来提
案されている半導体パッケージの多くは、小型で高集積
度化に対応できかつパッケージクラックを防止し信頼性
に優れしかも生産性に優れるものではない。本発明は、
パッケージクラックを防止し信頼性に優れる小型の半導
体パッケ−ジの製造を可能とする半導体パッケ−ジ用チ
ップ支持基板、半導体装置及び半導体装置の製造法を提
供するものである。
【０００５】
【課題を解決するための手段】本発明の半導体パッケ−
ジ用チップ支持基板は Ａ．絶縁性支持基板の一表面には複数の配線が形成され
ており、前記配線は少なくとも半導体チップ電極と接続
するインナ−接続部及び半導体チップ搭載領域部を有す
ものであり、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
記配線が形成されている箇所であって前記インナ−接続
部と導通するアウタ−接続部が設けらる箇所に、開口が
設けられており、 Ｃ．前記絶縁性支持基板の前記半導体チップ搭載領域内
における前記配線相互間に、少なくとも１個の貫通穴が
設けられており、 Ｄ．前記配線の半導体チップ搭載領域部を含めて前記半
導体チップが搭載される箇所に、絶縁性フィルムが載置
形成されており、 Ｅ．前記絶縁性フィルムは、前記貫通穴周辺部で前記絶
縁性支持基板との間に中空箇所を形成するように構成さ
れていることを特徴とするものである。絶縁性フィルム
としては絶縁性のフィルム状接着材が好ましく使用され
る。又絶縁性支持基板に設けられる開口は、半導体チッ
プ搭載領域部の配線が形成されている箇所の絶縁性支持
基板に設けるのが好ましい。このように開口を、配線の
半導体チップ搭載領域部の絶縁性支持基板に設けること
により、小型の半導体パッケ−ジを製造することが容易
となる。本発明の半導体装置は、上記本発明の半導体パ
ッケージ用チップ支持基板と、前記支持基板の絶縁性フ
ィルムの面に搭載された半導体チップと、前記半導体チ
ップを封止する樹脂封止を備えるものである。本発明の
半導体装置の製造法は、上記本発明の半導体パッケージ
用チップ支持基板の絶縁性フィルムの面に半導体チップ
を接着する工程、半導体チップ電極を配線のインナ−接
続部とワイヤーボンディングにより接続する工程、半導
体チップを樹脂封止する工程、前記支持基板の開口にイ
ンナ−接続部と導通するアウタ−接続部を設ける工程を
備えるものである。
【０００６】
【発明の実施の形態】絶縁性支持基板としては、ポリイ
ミド、エポキシ樹脂、ポリイミド等のプラスチックフィ
ルム、ポリイミド、エポキシ樹脂、ポリイミド等のプラ
スチックをガラス不織布等基材に含浸・硬化したもの等
が使用できる。絶縁性支持基板の一表面に複数の配線を
形成すには、銅箔をエッチングする方法、所定の箇所に
銅めっきをする方法、それらを併用する方法等が使用で
きる。絶縁性支持基板に外部接続部、貫通穴などの開口
を設けるには、ドリル加工やパンチングなどの機械加
工、エキシマレーザや炭酸ガスレーザなどのレーザ加工
等により行うことができる。また、接着性のある絶縁基
材等に開口部をあらかじめ設け、それを銅箔等の配線形
成用金属箔と張り合わせる方法、銅箔付きまたはあらか
じめ配線が形成された絶縁基材に開口部を設ける方法、
それらを併用する等が可能である。インナ−接続部と導
通するアウタ−接続部は、絶縁性支持基板開口部にはん
だボール、めっき等によりバンプ等を形成することによ
り作成することができる。これは外部の基板等に接続さ
れる。半導体チップ搭載領域は、できるだけ均一に配線
パターンが配置されていることが好ましい。具体的に
は、半導体チップ搭載領域の絶縁性支持基板には、任意
の点からその任意の点を含む半径１ミリメートルの範囲
に少なくとも１つ以上の配線が形成されているように配
線が配置されていることが好ましい。しかし、配線だけ
でこのような条件が満足できな場合は、別に独立のダミ
ーパターン、位置合わせ用マーク、文字・符号等などの
金属パターンを設けても良い。これによって、絶縁性フ
ィルムを接着するときに、貫通穴周辺部で絶縁性フィル
ムが絶縁性支持基板に接着しにくくなる。
【０００７】絶縁性フィルムには、ポリイミド、エポキ
シ樹脂、ポリイミド等のプラスチックフィルムに接着材
を片面もしくは両面に塗布したもの、または絶縁性のフ
ィルム状接着材が使用できる。絶縁性のフィルム状接着
材としては、例えば化１
【化１】 （ただし、ｎ＝２〜２０の整数を示す。）で表されるテ
トラカルボン酸二無水物（１）の含量が全テトラカルボ
ン酸二無水物の７０モル％以上であるテトラカルボン酸
二無水物と、ジアミンを反応させて得られるポリイミド
樹脂、更にエポキシ樹脂等の熱硬化性樹脂からなるフィ
ルム状接着材がある。更にこれにシリカ、アルミナ、等
の無機物質フィラーを含有させることもできる。絶縁性
のフィルム状接着材を使用する場合の厚みについては、
半導体チップと配線間の絶縁性を確保できる限り、薄く
したほうが接着剤の垂れが少なくなり絶縁性支持基板の
貫通穴周辺部に接着しにくくなる。接着前の接着フィル
ムの厚みとしては、具体的には０．００５ｍｍ以上かつ
０．０３０ｍｍ以下が好ましく、あらゆる基材、配線パ
ターン等に対して安定した耐リフロー性及び絶縁性を示
す厚みとして０．０１ｍｍ以上かつ０．０２０ｍｍ以下
の範囲がより好ましい。貫通穴は、絶縁性フィルム搭載
領域に少なくとも１個以上形成される。穴径は特に問わ
ないが、例えば、０．０５ｍｍ以上かつ１．０ｍｍ以下
が好ましい。配置も特に問わないが、なるべく均等に複
数個配置されていることが好ましく、これらの穴径およ
び配置は、配線パターンに応じて選択される。
【０００８】本発明の半導体パッケ−ジ用チップ支持基
板を使用して半導体パッケ−ジを製造するには、まず、
本発明の半導体パッケ−ジ用チップ支持基板の絶縁性フ
ィルム面に半導体チップを搭載する。このとき、絶縁性
フィルムに接着機能がある場合は、そのまま搭載する事
も可能であるが、ペースト状のダイボンド接着材を併用
することもできる。次に半導体チップ電極を支持基板の
インナ−接続部とワイヤーボンディング等により接続す
る。さらに半導体チップの少なくとも半導体チップ電極
面を樹脂封止し、アウター接続部にはんだボールを搭載
することにより半導体パッケ−ジを製造することが出来
る。
【０００９】
【実施例】図１により、本発明の一実施例について説明
する。ポリイミド接着材をポリイミドフィルムの両面に
塗布した、厚さ０．０７ｍｍのポリイミドボンディング
シート１に、アウター接続部となる開口３及び貫通穴
（ベントホール）９をドリル加工で形成する。次に厚さ
０．０１８ｍｍの銅箔（日本電解製、商品名：ＳＬＰー
１８）を接着後、インナー接続部及び展開配線２を通常
のエッチング法で形成する。さらに、露出している配線
に無電解ニッケルめっき（膜厚：５μｍ）、無電解金め
っき（膜厚：０．８μｍ）を順次施す（不図示）。ここ
では、無電解めっきを使用したが、電解めっきを用いて
もよい。次に打ち抜き金型を用いてフレーム状に打ち抜
き、複数組のインナー接続部、展開配線、アウター接続
部を形成した支持基板を準備する（図１ａ）。支持基板
の作製方法として市販の２層（銅／ポリイミド）フレキ
シブル基板のポリイミドを、レーザ加工によりアウター
接続部穴等を形成する方法でもよい。次に支持基板の半
導体チップ搭載領域に、ダイボンドフィルム４（日立化
成工業株式会社製、商品名：ＤＦ−３３５、厚み０．０
１５ｍｍ）を接着する（図１ｂ）。接着の条件は、例え
ば温度１６０℃、時間５秒、圧力３ｋｇｆ／ｃｍ2であ
る。このような条件によれば、ダイボンドフィルム４は
平板状フィルムの状態を維持でき、また、接着材が垂れ
ることもないので、ダイボンドフィルム４は配線等の金
属パターン部の上部表面付近のみで接着でき、ボンディ
ングシート１とは接着せず、ダイボンドフィルム４とボ
ンディングシート１との間に貫通穴とつながった空隙で
ある中空領域（中空箇所）１１を形成する。次に、接着
したダイボンドフィルム上に無銀ペースト（日立化成工
業株式会社製、商品名：ＥＮ−４３２２）を用いて、半
導体チップ６を支持基板の所定の位置に接着し、１８０
℃、１時間のアフターキュアを行いダイボンドフィルム
と無銀ペーストを硬化させる。さらに、半導体チップ電
極とインナー接続部を、金ワイヤ５をボンディングして
電気的に接続する（図１ｃ）。このようにして形成した
ものをトランスファモールド金型に装填し、半導体封止
用エポキシ樹脂７（日立化成工業（株）製、商品名：Ｃ
Ｌ−７７００）を用いて各々封止する（図１ｄ）。その
後、アウター接続部となる開口部にはんだボール８を配
置し溶融させ（図１ｅ）、パンチにより個々のパッケー
ジに分離し半導体パッケージが得られる（図１ｆ）。本
実施例では０．０１５ｍｍ厚のダイボンドフィルムを用
いたが、比較のためダイボンド厚を変えたサンプルを作
製し、吸湿リフロー試験（試験条件、温度：３０℃、湿
度：７５％、９６時間放置後、温度：２３０℃、ＩＲリ
フローを２サイクル）を実施した。その結果、厚み０．
０３０ｍｍ以下であれば、良好な耐リフロー性（リフロ
ーによる剥離、膨れ、内部クラックがない）を示すこと
がわかった。また、同様に厚みを変えたサンプルを恒温
恒湿槽（条件、温度：８５℃、湿度：８５％）に放置し
配線間（ライン／スペース：０．０４０／０．０４０ｍ
ｍ）の絶縁抵抗を調べた結果、ダイボンドフィルムの厚
みが０．００５ｍｍ未満になると１０００時間後の絶縁
抵抗が急激に低下し、初期１０12オームに対して試験後
１０2オーム以下になり、ダイボンドフィルムの厚み
０．００５ｍｍ以上では初期１０１２オーム以上、試験
後１０12オーム以上で絶縁抵抗の低下が見られなかっ
た。したがって、ダイボンドフィルムの厚みとしては
０．００５ｍｍ以上かつ０．０３０ｍｍ以下であること
が望ましい。
【０００７】
【発明の効果】ａ．絶縁性支持基板の一表面に複数組の
配線（少なくとも半導体チップ電極と接続するインナ−
接続部及び半導体チップ搭載領域部を有す）を形成し、 ｂ．絶縁性支持基板の、絶縁性支持基板の配線が形成さ
れている箇所であってインナ−接続部と導通するアウタ
−接続部が設けらる箇所に開口を設け、 ｃ．絶縁性支持基板の配線のない半導体チップ搭載領域
に、１個以上の貫通穴を設け、 ｄ．配線の半導体チップ搭載領域部を含めて半導体チッ
プが搭載される箇所に絶縁性フィルムを形成し、 ｅ．半導体チップを、支持基板のインナ−接続部が設け
られている面に接着し、 ｆ．半導体チップ電極を基板のインナ−接続部とワイヤ
ーボンディングにより接続し、 ｇ．半導体チップの少なくとも半導体チップ電極面を樹
脂封止して製造する半導体パッケージでは、従来絶縁性
フィルムを貼る場合、配線の凹凸を接着材またはフィル
ム状接着材で埋め込んで絶縁性支持基板と接着させてい
たことから、信頼性を向上させるための貫通穴（ベント
ホール）を埋め込んでしまうことになり、貫通穴の排気
機能を充分に活用できなかった。このためＩＲリフロー
等で外部基板に実装する際に、剥離やパッケージクラッ
クが発生しやすく、信頼性を落とす原因になっていた。
本発明では、絶縁性フィルムを配線・金属パターン上に
テント状に貼ることにより、ベントホール部の中空状態
を維持することができることから、ベントホールの機能
を十分に発揮でき、リフロー時にダイボンド材から発生
するガスや水蒸気を確実にパッケージ外に放出できる。
したがって、パッケージクラックを防止し信頼性の高い
小型半導体パッケ−ジの製造が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための、半導体パ
ッケージ製造工程を示す断面図である。
【符号の説明】
１ ポリイミドボンディングシート ２ インナー接続部及び展開配線 ３ 開口 ４ ダイボンドフィルム ５ 金ワイヤ ６ 半導体チップ ７ 半導体封止用エポキシ樹脂 ８ はんだボール ９ 貫通穴 １０ 無銀ペースト １１ 中空領域（中空箇所）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 文男 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 山崎 聡夫 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 坪松 良明 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 中村 英博 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 阿波野 康彦 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 市村 茂樹 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 湯佐 正己 茨城県つくば市和台48 日立化成工業株 式会社 筑波開発研究所内 (72)発明者 岩崎 順雄 茨城県下館市大字小川1500番地 日立化 成工業株式会社 下館研究所内 (56)参考文献 特開 平９−148481（ＪＰ，Ａ) 特開 昭64−67924（ＪＰ，Ａ) 特開 昭63−115356（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60 301 H01L 21/60 311

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】Ａ．絶縁性支持基板の一表面には複数の配
    線が形成されており、前記配線は少なくとも半導体チッ
    プ電極と接続するインナ−接続部及び半導体チップ搭載
    領域部を有すものであり、 Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前
    記配線が形成されている箇所であって前記インナ−接続
    部と導通するアウタ−接続部が設けらる箇所に、開口が
    設けられており、 Ｃ．前記絶縁性支持基板の前記半導体チップ搭載領域内
    における前記配線相互間に、少なくとも１個の貫通穴が
    設けられており、 Ｄ．前記配線の半導体チップ搭載領域部を含めて前記半
    導体チップが搭載される箇所に、絶縁性フィルムが載置
    形成されており、 Ｅ．前記絶縁性フィルムは、前記貫通穴周辺部で前記絶
    縁性支持基板との間に中空箇所を形成するように構成さ
    れていることを特徴とする半導体パッケ−ジ用チップ支
    持基板。
  2. 【請求項２】 絶縁性フィルムが絶縁性のフィルム状接
    着材である請求項１記載の半導体パッケ−ジ用チップ支
    持基板。
  3. 【請求項３】 開口が、半導体チップ搭載領域部の配線
    が形成されている箇所の絶縁性支持基板に設けられてい
    る請求項１又は２記載の半導体パッケ−ジ用チップ支持
    基板。
  4. 【請求項４】 請求項１〜３各項記載の半導体パッケー
    ジ用チップ支持基板と、前記支持基板の絶縁性フィルム
    の面に搭載された半導体チップと、前記半導体チップを
    封止する樹脂封止を備える半導体装置。
  5. 【請求項５】 請求項１〜３各項記載の半導体パッケー
    ジ用チップ支持基板の絶縁性フィルムの面に半導体チッ
    プを接着する工程、半導体チップ電極を配線のインナ−
    接続部とワイヤーボンディングにより接続する工程、半
    導体チップを樹脂封止する工程、前記支持基板の開口に
    インナ−接続部と導通するアウタ−接続部を設ける工程
    を備える半導体装置の製造法。
JP20454797A 1996-07-31 1997-07-30 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 Expired - Fee Related JP3247638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20454797A JP3247638B2 (ja) 1996-07-31 1997-07-30 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-201908 1996-07-31
JP20190896 1996-07-31
JP20454797A JP3247638B2 (ja) 1996-07-31 1997-07-30 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000115858A Division JP3448010B2 (ja) 1996-07-31 2000-04-12 半導体パッケージ用チップ支持基板

Publications (2)

Publication Number Publication Date
JPH10189820A JPH10189820A (ja) 1998-07-21
JP3247638B2 true JP3247638B2 (ja) 2002-01-21

Family

ID=26513073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20454797A Expired - Fee Related JP3247638B2 (ja) 1996-07-31 1997-07-30 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法

Country Status (1)

Country Link
JP (1) JP3247638B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005681A (ja) * 2003-05-20 2005-01-06 Sharp Corp 半導体発光装置およびその製造方法
JP5181215B2 (ja) * 2006-09-19 2013-04-10 日立化成株式会社 フィルム積層体の製造方法及び視野角拡大フィルムの製造方法
JP5590814B2 (ja) * 2009-03-30 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH10189820A (ja) 1998-07-21

Similar Documents

Publication Publication Date Title
US6236108B1 (en) Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package
JP2000216281A (ja) 樹脂封止型半導体装置
US6448110B1 (en) Method for fabricating a dual-chip package and package formed
JP2003007916A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
JPH08264581A (ja) パッケージ及びその製造方法
JP3247638B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
US6331729B1 (en) Chip supporting substrate for semiconductor package, semiconductor device, and method for manufacturing them
JP3143081B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
JP3616742B2 (ja) 半導体パッケージ用チップ支持基板
JP3448010B2 (ja) 半導体パッケージ用チップ支持基板
JP3915226B2 (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP3314142B2 (ja) 半導体パッケージの製造方法
JP3394875B2 (ja) 半導体装置用チップ支持基板
JP3661822B2 (ja) 半導体パッケ−ジ用チップ支持基板
JP3293753B2 (ja) 半導体パッケージ用チップ支持基板及びこれを用いた半導体パッケージ
JP3599142B2 (ja) 半導体パッケ−ジの製造法
JP3393026B2 (ja) 半導体パッケ−ジ用チップ支持基板
JP3445895B2 (ja) 半導体パッケ−ジ用チップ支持基板
JP3386967B2 (ja) 基板の検査法
JP3826458B2 (ja) ダイボンディング材を接着する方法
JP2000114414A (ja) 半導体パッケージおよびその製造方法
KR100498175B1 (ko) 반도체패키지용칩지지기판,반도체패키지및반도체패키지의제조법
JP2002270727A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees