JPH1079401A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1079401A JPH1079401A JP8235344A JP23534496A JPH1079401A JP H1079401 A JPH1079401 A JP H1079401A JP 8235344 A JP8235344 A JP 8235344A JP 23534496 A JP23534496 A JP 23534496A JP H1079401 A JPH1079401 A JP H1079401A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- support plate
- chip
- semiconductor device
- film carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
(57)【要約】
【課題】 半導体装置のフィルムキャリアを平坦化す
る。 【解決手段】 集積回路の形成された半導体チップ1
と、屈撓性を有する絶縁フィルム3aおよびこの絶縁フ
ィルム3a上に形成されて半導体チップ1のチップ電極
と電気的に接続された複数本のリード3cにより構成さ
れたフィルムキャリア3と、一方面に半導体チップ1が
他方面にフィルムキャリア3がそれぞれ接合されるとと
もにチップ電極とリード3cとの接続を図る貫通孔が形
成され、フィルムキャリア3を平坦な状態に支持する支
持プレート2と、半導体チップ1を封止する封止樹脂8
とで構成する。
る。 【解決手段】 集積回路の形成された半導体チップ1
と、屈撓性を有する絶縁フィルム3aおよびこの絶縁フ
ィルム3a上に形成されて半導体チップ1のチップ電極
と電気的に接続された複数本のリード3cにより構成さ
れたフィルムキャリア3と、一方面に半導体チップ1が
他方面にフィルムキャリア3がそれぞれ接合されるとと
もにチップ電極とリード3cとの接続を図る貫通孔が形
成され、フィルムキャリア3を平坦な状態に支持する支
持プレート2と、半導体チップ1を封止する封止樹脂8
とで構成する。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置に関し、
特にTAB(Tape Automated Bonding)技術により構成
された半導体装置に適用して有効な技術に関する。
特にTAB(Tape Automated Bonding)技術により構成
された半導体装置に適用して有効な技術に関する。
【0002】
【従来の技術】今日の半導体装置では微細化、高集積化
の傾向が一層顕著となっている。したがって半導体チッ
プの電極数は増加の一途を辿り、半導体チップと外部と
を結ぶリードの多ピン化傾向に拍車がかかっている。
の傾向が一層顕著となっている。したがって半導体チッ
プの電極数は増加の一途を辿り、半導体チップと外部と
を結ぶリードの多ピン化傾向に拍車がかかっている。
【0003】このような流れの中、たとえば、株式会社
工業調査会発行、「TAB技術入門」(1990年 1月16日
発行)、 P23〜 P42に記載されているように、半導体チ
ップの電極にバンプを形成し、該バンプに対応したリー
ドが形成されたフィルムキャリアを用いてTAB技術に
よりリードと半導体チップとを一括してボンディング
し、樹脂封止した半導体装置が知られている。この半導
体実装技術によれば、一括ボンディングによる量産効果
とリードをテープキャリア上に形成することによる多ピ
ン化効果の2つの効果を同時に訴求することが可能であ
る。
工業調査会発行、「TAB技術入門」(1990年 1月16日
発行)、 P23〜 P42に記載されているように、半導体チ
ップの電極にバンプを形成し、該バンプに対応したリー
ドが形成されたフィルムキャリアを用いてTAB技術に
よりリードと半導体チップとを一括してボンディング
し、樹脂封止した半導体装置が知られている。この半導
体実装技術によれば、一括ボンディングによる量産効果
とリードをテープキャリア上に形成することによる多ピ
ン化効果の2つの効果を同時に訴求することが可能であ
る。
【0004】
【発明が解決しようとする課題】しかし、前記した技術
によれば、半導体チップを封止している樹脂の硬化収縮
という材料特性により、フィルムキャリアに反りが生じ
て平坦性が悪化するおそれがある。また、フィルムキャ
リアと半導体チップとが両者を電気的に接続しているリ
ードのみで支えられているため、やはりフィルムキャリ
アの平坦性が悪化するおそれがある。
によれば、半導体チップを封止している樹脂の硬化収縮
という材料特性により、フィルムキャリアに反りが生じ
て平坦性が悪化するおそれがある。また、フィルムキャ
リアと半導体チップとが両者を電気的に接続しているリ
ードのみで支えられているため、やはりフィルムキャリ
アの平坦性が悪化するおそれがある。
【0005】フィルムキャリアが平坦でなくなると、リ
ード先端から半導体チップ外出面までの高さが一様にな
りにくい。これではリード高さが不揃いになってバンプ
を介しての接続信頼性が著しく損なわれる。のみなら
ず、搬送やテスティング時にこのバンプを傷付けるおそ
れも生じる。
ード先端から半導体チップ外出面までの高さが一様にな
りにくい。これではリード高さが不揃いになってバンプ
を介しての接続信頼性が著しく損なわれる。のみなら
ず、搬送やテスティング時にこのバンプを傷付けるおそ
れも生じる。
【0006】そこで、本発明の目的は、フィルムキャリ
アが平坦となった半導体装置に関する技術を提供するこ
とにある。
アが平坦となった半導体装置に関する技術を提供するこ
とにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0009】すなわち、集積回路の形成された半導体チ
ップと、屈撓性を有する絶縁フィルムおよびこの絶縁フ
ィルム上に形成されて半導体チップのチップ電極と電気
的に接続された複数本のリードにより構成されたフィル
ムキャリアと、一方面に半導体チップが他方面にフィル
ムキャリアがそれぞれ接合されるとともにチップ電極と
リードとの接続を図る貫通孔が形成され、フィルムキャ
リアを平坦な状態に支持する支持プレートと、半導体チ
ップを封止する封止体とを有することを特徴とするもの
である。
ップと、屈撓性を有する絶縁フィルムおよびこの絶縁フ
ィルム上に形成されて半導体チップのチップ電極と電気
的に接続された複数本のリードにより構成されたフィル
ムキャリアと、一方面に半導体チップが他方面にフィル
ムキャリアがそれぞれ接合されるとともにチップ電極と
リードとの接続を図る貫通孔が形成され、フィルムキャ
リアを平坦な状態に支持する支持プレートと、半導体チ
ップを封止する封止体とを有することを特徴とするもの
である。
【0010】この半導体装置において、半導体チップは
その回路形成面を支持プレートに向けて接合することが
できる。また、支持プレートにおける半導体チップが接
合されている部位はフィルムキャリア側に突出して形成
することが望ましい。貫通孔は、その孔径を半導体チッ
プの外径より小さくし、貫通孔を閉塞するようにして半
導体チップを支持プレートに搭載することができる。
その回路形成面を支持プレートに向けて接合することが
できる。また、支持プレートにおける半導体チップが接
合されている部位はフィルムキャリア側に突出して形成
することが望ましい。貫通孔は、その孔径を半導体チッ
プの外径より小さくし、貫通孔を閉塞するようにして半
導体チップを支持プレートに搭載することができる。
【0011】また、前述した半導体装置の製造方法は、
連続形成された支持プレートの一方面に対して半導体チ
ップを接合する工程と、支持プレートの他方面に半導体
チップに対応して個別形成されたフィルムキャリアを接
合する工程と、チップ電極とリードとを電気的に接続す
る工程と、半導体チップを封止体で封止する工程とを有
することを特徴とするものである。
連続形成された支持プレートの一方面に対して半導体チ
ップを接合する工程と、支持プレートの他方面に半導体
チップに対応して個別形成されたフィルムキャリアを接
合する工程と、チップ電極とリードとを電気的に接続す
る工程と、半導体チップを封止体で封止する工程とを有
することを特徴とするものである。
【0012】さらに、前述した半導体装置の製造方法
は、連続形成されたフィルムキャリアに対し、半導体チ
ップに対応して個別形成された支持プレートの一方面を
接合する工程と、支持プレートの他方面に半導体チップ
を接合する工程と、チップ電極とリードとを電気的に接
続する工程と、半導体チップを封止体で封止する工程と
を有することを特徴とするものである。
は、連続形成されたフィルムキャリアに対し、半導体チ
ップに対応して個別形成された支持プレートの一方面を
接合する工程と、支持プレートの他方面に半導体チップ
を接合する工程と、チップ電極とリードとを電気的に接
続する工程と、半導体チップを封止体で封止する工程と
を有することを特徴とするものである。
【0013】そして、前述した半導体装置の製造方法
は、連続形成された支持プレートの一方面に対して前記
半導体チップを接合する工程と、支持プレートの他方面
に同様に連続形成された前記フィルムキャリアを接合す
る工程と、チップ電極と前記リードとを電気的に接続す
る工程と、半導体チップを封止体で封止する工程とを有
することを特徴とするものである。
は、連続形成された支持プレートの一方面に対して前記
半導体チップを接合する工程と、支持プレートの他方面
に同様に連続形成された前記フィルムキャリアを接合す
る工程と、チップ電極と前記リードとを電気的に接続す
る工程と、半導体チップを封止体で封止する工程とを有
することを特徴とするものである。
【0014】上記した手段によれば、支持プレートを介
して半導体チップとフィルムキャリアとが接続されてい
るので、フィルムキャリアは常に平坦に保持される。
して半導体チップとフィルムキャリアとが接続されてい
るので、フィルムキャリアは常に平坦に保持される。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
【0016】(実施の形態1)図1は本発明の一実施の
形態である半導体装置を示す断面図、図2は図1の半導
体装置を構成する各部材を分解して示す説明図、図3は
図1の半導体装置の製造方法を示すフローチャートであ
る。
形態である半導体装置を示す断面図、図2は図1の半導
体装置を構成する各部材を分解して示す説明図、図3は
図1の半導体装置の製造方法を示すフローチャートであ
る。
【0017】図示するように、本実施の形態の半導体装
置は、集積回路の形成された半導体チップ1が支持プレ
ートを介してフィルムキャリア3に接続されている。
置は、集積回路の形成された半導体チップ1が支持プレ
ートを介してフィルムキャリア3に接続されている。
【0018】フィルムキャリア3はたとえばポリイミド
テープからなる屈撓性を有した絶縁フィルム3aをベー
スにしており、この絶縁フィルム3aの中央部には半導
体チップ1に対応して四角形のデバイスホール3bが開
口されている。
テープからなる屈撓性を有した絶縁フィルム3aをベー
スにしており、この絶縁フィルム3aの中央部には半導
体チップ1に対応して四角形のデバイスホール3bが開
口されている。
【0019】半導体チップ1よりもやや大きく形成され
たデバイスホール3bの4辺からホール内に突出して複
数本のリード3cが形成されており、たとえばAu
(金)よりなるバンプ1aを介して半導体チップ1のチ
ップ電極とギャングボンディングにより一括して、ある
いはシングルポイントボンディングにより順を追って電
気的に接続されている。このバンプ1aはチップ電極の
配置やチップ電極との接続信頼性などの観点から、形状
および厚さが決定される。但し、このようなバンプ接続
ではなく、ボンディングワイヤによるワイヤ接続であっ
てもよい。
たデバイスホール3bの4辺からホール内に突出して複
数本のリード3cが形成されており、たとえばAu
(金)よりなるバンプ1aを介して半導体チップ1のチ
ップ電極とギャングボンディングにより一括して、ある
いはシングルポイントボンディングにより順を追って電
気的に接続されている。このバンプ1aはチップ電極の
配置やチップ電極との接続信頼性などの観点から、形状
および厚さが決定される。但し、このようなバンプ接続
ではなく、ボンディングワイヤによるワイヤ接続であっ
てもよい。
【0020】なお、リード3cは絶縁フィルム3aの表
面に塗布された接着剤を介して張り付けられた銅箔をフ
ォトリソグラフィ技術により所定形状に成形して形成さ
れている。但し、その表面に金メッキを施してもよく、
あるいはAu無垢で構成してもよい。
面に塗布された接着剤を介して張り付けられた銅箔をフ
ォトリソグラフィ技術により所定形状に成形して形成さ
れている。但し、その表面に金メッキを施してもよく、
あるいはAu無垢で構成してもよい。
【0021】リード3cはこれを外的雰囲気から遮断す
るとともに電気的信頼性を確保するために絶縁性の被膜
4に覆われている。そして、この被膜4の一部を切り開
くように形成された露出部分には、外部接続用信号ピン
であるはんだボール5が形成されている。但し、信号ピ
ンははんだボール5に限定されるものではなく、種々の
エリアアレイの表面実装手段を採用することができる。
なお、動作時の熱膨張による応力によっては、はんだボ
ール5のリード3cに対する接合信頼性が損なわれる事
態が想定される。したがって、接着樹脂6,7および支
持プレート2は相互に同程度の熱膨張係数を有する部材
により構成し、その応力を緩和させるようにすることが
望ましい。
るとともに電気的信頼性を確保するために絶縁性の被膜
4に覆われている。そして、この被膜4の一部を切り開
くように形成された露出部分には、外部接続用信号ピン
であるはんだボール5が形成されている。但し、信号ピ
ンははんだボール5に限定されるものではなく、種々の
エリアアレイの表面実装手段を採用することができる。
なお、動作時の熱膨張による応力によっては、はんだボ
ール5のリード3cに対する接合信頼性が損なわれる事
態が想定される。したがって、接着樹脂6,7および支
持プレート2は相互に同程度の熱膨張係数を有する部材
により構成し、その応力を緩和させるようにすることが
望ましい。
【0022】平坦な支持プレート2ははんだボール形成
面と反対側で、接着樹脂6によってフィルムキャリア3
と接合されている。したがって、フィルムキャリア3は
支持プレート2によって強制的に平坦な状態に保持され
る。なお、支持プレート2は、加工の容易性を考慮し
て、たとえば鉄系合金、銅系合金、有機材などで構成さ
れている。但し、たとえば硬質プラスチックなど絶縁性
を有する部材で形成してもよい。また、接着樹脂6は、
半導体チップ1への電気的な影響を考慮して、たとえば
エポキシ系樹脂、フェノール系樹脂、ポリイミド樹脂、
シリコーン系樹脂などで構成されている。
面と反対側で、接着樹脂6によってフィルムキャリア3
と接合されている。したがって、フィルムキャリア3は
支持プレート2によって強制的に平坦な状態に保持され
る。なお、支持プレート2は、加工の容易性を考慮し
て、たとえば鉄系合金、銅系合金、有機材などで構成さ
れている。但し、たとえば硬質プラスチックなど絶縁性
を有する部材で形成してもよい。また、接着樹脂6は、
半導体チップ1への電気的な影響を考慮して、たとえば
エポキシ系樹脂、フェノール系樹脂、ポリイミド樹脂、
シリコーン系樹脂などで構成されている。
【0023】支持プレート2にはフィルムキャリア3の
デバイスホール3bに対応して貫通孔2aが形成されて
いる。前述のように半導体チップ1とフィルムキャリア
3は支持プレート2を介して接合されているので、チッ
プ電極とリード3cとの電気的接続はこの貫通孔2aを
通して行われる。
デバイスホール3bに対応して貫通孔2aが形成されて
いる。前述のように半導体チップ1とフィルムキャリア
3は支持プレート2を介して接合されているので、チッ
プ電極とリード3cとの電気的接続はこの貫通孔2aを
通して行われる。
【0024】貫通孔2aに掛け渡されるようにして、た
とえば“×”印と“+”印とが合成された形状のチップ
搭載部2bが形成されている。そして、半導体チップ1
は前記した接着樹脂6と同じ接着樹脂7によりチップ搭
載部2bに取り付けられている。なお、支持プレート2
の形状は図示するものに限定されるものではなく、フィ
ルムキャリア3の形状に応じて決定される。また、支持
プレート2の厚さははんだボール5の配置や総重量を考
慮して決定される。
とえば“×”印と“+”印とが合成された形状のチップ
搭載部2bが形成されている。そして、半導体チップ1
は前記した接着樹脂6と同じ接着樹脂7によりチップ搭
載部2bに取り付けられている。なお、支持プレート2
の形状は図示するものに限定されるものではなく、フィ
ルムキャリア3の形状に応じて決定される。また、支持
プレート2の厚さははんだボール5の配置や総重量を考
慮して決定される。
【0025】図示するように、半導体チップ1はその回
路形成面を支持プレート2に向けて接合されている。こ
れによりバンプ1aとリード3cとが対向位置となり、
両者の接続が容易になっている。
路形成面を支持プレート2に向けて接合されている。こ
れによりバンプ1aとリード3cとが対向位置となり、
両者の接続が容易になっている。
【0026】ここで、実施の形態2の場合を含め、支持
プレート2に段差を形成し、半導体チップ1が接合され
ている部位がフィルムキャリア3の側に突出するように
してもよい。このようにすれば、半導体チップ1の一部
が埋没した形状になり、高さ方向の寸法が抑制されてよ
り小型の半導体装置を得ることが可能になる。
プレート2に段差を形成し、半導体チップ1が接合され
ている部位がフィルムキャリア3の側に突出するように
してもよい。このようにすれば、半導体チップ1の一部
が埋没した形状になり、高さ方向の寸法が抑制されてよ
り小型の半導体装置を得ることが可能になる。
【0027】半導体チップ1およびリード3cを塵埃や
湿気などから保護するとともに両者の接合強度を確保す
るため、これらはたとえばエポキシ系樹脂、フェノール
系樹脂、ポリイミド樹脂、シリコーン系樹脂などからな
る封止樹脂(封止体)8により封止されている。但し、
たとえばセラミックなどにより気密封止することもでき
る。
湿気などから保護するとともに両者の接合強度を確保す
るため、これらはたとえばエポキシ系樹脂、フェノール
系樹脂、ポリイミド樹脂、シリコーン系樹脂などからな
る封止樹脂(封止体)8により封止されている。但し、
たとえばセラミックなどにより気密封止することもでき
る。
【0028】このような構造の半導体装置の製造プロセ
スと、図2および図3を用いて説明する。
スと、図2および図3を用いて説明する。
【0029】まず、フィルムキャリア3と支持プレート
2とを接着樹脂6を用いて接合する(ステップ11)。
次に半導体チップ1と支持プレート2とを接着樹脂7を
用いて接合する(ステップ12)。これらの接合プロセ
スは、たとえば公知の熱圧着技術により行われる。な
お、半導体チップ1と支持プレート2との接合を先に行
ってもよい。あるいは、両者を同時に行ってもよい。
2とを接着樹脂6を用いて接合する(ステップ11)。
次に半導体チップ1と支持プレート2とを接着樹脂7を
用いて接合する(ステップ12)。これらの接合プロセ
スは、たとえば公知の熱圧着技術により行われる。な
お、半導体チップ1と支持プレート2との接合を先に行
ってもよい。あるいは、両者を同時に行ってもよい。
【0030】ここで、図4に示すように、支持プレート
2を連続形成し、半導体チップに対応して個別形成され
たフィルムキャリア3をこの支持プレート2に接合する
ようにできる。あるいは、図5に示すように、フィルム
キャリア3を連続形成し、半導体チップに対応して個別
形成された支持プレート2をフィルムキャリア3に接合
するようにできる。さらには、支持プレート2およびフ
ィルムキャリア3をともに連続形成して両者を接合する
ようにできる。このように、支持プレート2やフィルム
キャリア3を連続すれば、接合作業を効率よく行うこと
ができて製造時間の短縮化が可能になるからである。な
お、図5においてフィルムキャリア3はリール9に巻か
れているが、支持プレート2も同様にリール巻きしても
よい。
2を連続形成し、半導体チップに対応して個別形成され
たフィルムキャリア3をこの支持プレート2に接合する
ようにできる。あるいは、図5に示すように、フィルム
キャリア3を連続形成し、半導体チップに対応して個別
形成された支持プレート2をフィルムキャリア3に接合
するようにできる。さらには、支持プレート2およびフ
ィルムキャリア3をともに連続形成して両者を接合する
ようにできる。このように、支持プレート2やフィルム
キャリア3を連続すれば、接合作業を効率よく行うこと
ができて製造時間の短縮化が可能になるからである。な
お、図5においてフィルムキャリア3はリール9に巻か
れているが、支持プレート2も同様にリール巻きしても
よい。
【0031】ステップ12において半導体チップ1、支
持プレート2、フィルムキャリア3を接合したならば、
半導体チップ1とフィルムキャリア3とを電気的に接続
する(ステップ13)。ここでは、支持プレート2に形
成された貫通孔2aを通すようにしてリード3cとバン
プ1aとを接続する。
持プレート2、フィルムキャリア3を接合したならば、
半導体チップ1とフィルムキャリア3とを電気的に接続
する(ステップ13)。ここでは、支持プレート2に形
成された貫通孔2aを通すようにしてリード3cとバン
プ1aとを接続する。
【0032】接続後、半導体チップ1の回路形成面およ
びその周辺を封止樹脂8で保護する(ステップ14)。
最後にリード3cの露出部分にはんだボール5を形成し
て(ステップ15)、図1に示す半導体装置が得られ
る。
びその周辺を封止樹脂8で保護する(ステップ14)。
最後にリード3cの露出部分にはんだボール5を形成し
て(ステップ15)、図1に示す半導体装置が得られ
る。
【0033】このように、本実施の形態に示す半導体装
置によれば、支持プレート2を介して半導体チップ1と
フィルムキャリア3とが接続されているので、フィルム
キャリア自体が有する屈撓性や封止樹脂8の硬化収縮な
どに拘わらず、フィルムキャリア3は平坦に保持され
る。
置によれば、支持プレート2を介して半導体チップ1と
フィルムキャリア3とが接続されているので、フィルム
キャリア自体が有する屈撓性や封止樹脂8の硬化収縮な
どに拘わらず、フィルムキャリア3は平坦に保持され
る。
【0034】これにより、リード3cの高さは一定にな
り、接続信頼性および製品品質の向上を図ることができ
る。
り、接続信頼性および製品品質の向上を図ることができ
る。
【0035】(実施の形態2)図6は本発明の他の実施
の形態である半導体装置を構成する各部材を分解して示
す説明図である。
の形態である半導体装置を構成する各部材を分解して示
す説明図である。
【0036】本実施の形態では、支持プレート2の貫通
孔2aの孔径が半導体チップ1の外径より小さくなって
いるものである。したがって、半導体チップ1は内部の
くり抜かれた四角形の接着樹脂10を介し、貫通孔2a
を閉塞するようにして支持プレート2に搭載される。
孔2aの孔径が半導体チップ1の外径より小さくなって
いるものである。したがって、半導体チップ1は内部の
くり抜かれた四角形の接着樹脂10を介し、貫通孔2a
を閉塞するようにして支持プレート2に搭載される。
【0037】このように、貫通孔2aの孔径を半導体チ
ップ1の外径より小さく形成することにより、実施の形
態1に示すような貫通孔2aに掛け渡されたチップ搭載
部2b(図2)は不要になる。これにより、半導体チッ
プ1のチップ電極をチップ搭載部2bを避けるようにし
て配置する必要がなくなり、レイアウトの自由度が向上
する。
ップ1の外径より小さく形成することにより、実施の形
態1に示すような貫通孔2aに掛け渡されたチップ搭載
部2b(図2)は不要になる。これにより、半導体チッ
プ1のチップ電極をチップ搭載部2bを避けるようにし
て配置する必要がなくなり、レイアウトの自由度が向上
する。
【0038】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【0039】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【0040】(1).すなわち、本発明の半導体装置によれ
ば、支持プレートを介して半導体チップとフィルムキャ
リアとが接続されているので、フィルムキャリアは常に
平坦に保持される。これにより、リード高さは一定にな
って厚さ方向の寸法精度が良好となり、接続信頼性およ
び製品品質の向上を図ることができる。
ば、支持プレートを介して半導体チップとフィルムキャ
リアとが接続されているので、フィルムキャリアは常に
平坦に保持される。これにより、リード高さは一定にな
って厚さ方向の寸法精度が良好となり、接続信頼性およ
び製品品質の向上を図ることができる。
【0041】(2).これにより、特に 500ピン以上といっ
た多ピン、あるいは10Wを越える高消費電力型において
良好な品質を有する半導体装置を得ることができる。
た多ピン、あるいは10Wを越える高消費電力型において
良好な品質を有する半導体装置を得ることができる。
【0042】(3).半導体チップの回路形成面を支持プレ
ートに向けて接合することで、両者の電気的接続が容易
になる。
ートに向けて接合することで、両者の電気的接続が容易
になる。
【0043】(4).支持プレートの半導体チップ接合部位
をフィルムキャリア側に突出されることで高さ方向の寸
法が抑制され、コンパクトな半導体装置を得ることがで
きる。
をフィルムキャリア側に突出されることで高さ方向の寸
法が抑制され、コンパクトな半導体装置を得ることがで
きる。
【0044】(5).貫通孔の孔径を半導体チップの外径よ
り小さく形成してこの貫通孔を閉塞するようにして半導
体チップを搭載することで、チップ電極のレイアウトの
自由度の向上を図ることができる。
り小さく形成してこの貫通孔を閉塞するようにして半導
体チップを搭載することで、チップ電極のレイアウトの
自由度の向上を図ることができる。
【図1】本発明の実施の形態1による半導体装置を示す
断面図である。
断面図である。
【図2】図1の半導体装置を構成する部材を分解して示
す説明図である。
す説明図である。
【図3】図1の半導体装置の製造方法を示すフローチャ
ートである。
ートである。
【図4】連続形成された支持プレートを示す説明図であ
る。
る。
【図5】連続形成されたフィルムキャリアを示す説明図
である。
である。
【図6】本発明の実施の形態2による半導体装置を構成
する部材を分解して示す説明図である。
する部材を分解して示す説明図である。
1 半導体チップ 1a バンプ 2 支持プレート 2a 貫通孔 2b チップ搭載部 3 フィルムキャリア 3a 絶縁フィルム 3b デバイスホール 3c リード 4 被膜 5 はんだボール 6,7 接着樹脂 8 封止樹脂(封止体) 9 リール 10 接着樹脂
Claims (7)
- 【請求項1】 集積回路の形成された半導体チップと、 屈撓性を有する絶縁フィルムおよびこの絶縁フィルム上
に形成されて前記半導体チップのチップ電極と電気的に
接続された複数本のリードにより構成されたフィルムキ
ャリアと、 一方面に前記半導体チップが他方面に前記フィルムキャ
リアがそれぞれ接合されるとともに前記チップ電極と前
記リードとの接続を図る貫通孔が形成され、前記フィル
ムキャリアを平坦な状態に支持する支持プレートと、 前記半導体チップを封止する封止体とを有することを特
徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、前
記半導体チップはその回路形成面を前記支持プレートに
向けて接合されていることを特徴とする半導体装置。 - 【請求項3】 請求項1または2記載の半導体装置にお
いて、前記支持プレートにおける前記半導体チップが接
合されている部位は前記フィルムキャリア側に突出して
いることを特徴とする半導体装置。 - 【請求項4】 請求項1、2または3記載の半導体装置
において、前記貫通孔の孔径は前記半導体チップの外径
より小さく形成され、前記半導体チップは前記貫通孔を
閉塞するようにして前記支持プレートに搭載されること
を特徴とする半導体装置。 - 【請求項5】 請求項1〜4の何れか一項に記載の半導
体装置の製造方法であって、 連続形成された前記支持プレートの一方面に対して前記
半導体チップを接合する工程と、 前記支持プレートの他方面に前記半導体チップに対応し
て個別形成された前記フィルムキャリアを接合する工程
と、 前記チップ電極と前記リードとを電気的に接続する工程
と、 前記半導体チップを封止体で封止する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項6】 請求項1〜4の何れか一項に記載の半導
体装置の製造方法であって、 連続形成された前記フィルムキャリアに対し、前記半導
体チップに対応して個別形成された前記支持プレートの
一方面を接合する工程と、 前記支持プレートの他方面に前記半導体チップを接合す
る工程と、 前記チップ電極と前記リードとを電気的に接続する工程
と、 前記半導体チップを封止体で封止する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項7】 請求項1〜4の何れか一項に記載の半導
体装置の製造方法であって、 連続形成された前記支持プレートの一方面に対して前記
半導体チップを接合する工程と、 前記支持プレートの他方面に、同様に連続形成された前
記フィルムキャリアを接合する工程と、 前記チップ電極と前記リードとを電気的に接続する工程
と、 前記半導体チップを封止体で封止する工程とを有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8235344A JPH1079401A (ja) | 1996-09-05 | 1996-09-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8235344A JPH1079401A (ja) | 1996-09-05 | 1996-09-05 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1079401A true JPH1079401A (ja) | 1998-03-24 |
Family
ID=16984709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8235344A Pending JPH1079401A (ja) | 1996-09-05 | 1996-09-05 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1079401A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999056313A1 (fr) * | 1998-04-24 | 1999-11-04 | Hitachi, Ltd. | Dispositif semi-conducteur et son procede de production |
US6645794B2 (en) | 2000-10-18 | 2003-11-11 | Hitachi, Ltd. | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding |
KR100483459B1 (ko) * | 1998-08-14 | 2005-07-07 | 삼성전자주식회사 | Fbga소자 |
JP2010206083A (ja) * | 2009-03-05 | 2010-09-16 | Elpida Memory Inc | 半導体装置および積層型半導体装置 |
-
1996
- 1996-09-05 JP JP8235344A patent/JPH1079401A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999056313A1 (fr) * | 1998-04-24 | 1999-11-04 | Hitachi, Ltd. | Dispositif semi-conducteur et son procede de production |
KR100483459B1 (ko) * | 1998-08-14 | 2005-07-07 | 삼성전자주식회사 | Fbga소자 |
US6645794B2 (en) | 2000-10-18 | 2003-11-11 | Hitachi, Ltd. | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding |
JP2010206083A (ja) * | 2009-03-05 | 2010-09-16 | Elpida Memory Inc | 半導体装置および積層型半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
US6303981B1 (en) | Semiconductor package having stacked dice and leadframes and method of fabrication | |
US6218728B1 (en) | Mold-BGA-type semiconductor device and method for making the same | |
US6972214B2 (en) | Method for fabricating a semiconductor package with multi layered leadframe | |
US5620928A (en) | Ultra thin ball grid array using a flex tape or printed wiring board substrate and method | |
US6469897B2 (en) | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same | |
JPH1140694A (ja) | 半導体パッケージおよび半導体装置とその製造方法 | |
US6407333B1 (en) | Wafer level packaging | |
JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
JP2011040573A (ja) | 半導体装置の製造方法 | |
JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JPH1079401A (ja) | 半導体装置およびその製造方法 | |
JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
JP3466354B2 (ja) | 半導体装置 | |
KR20030054066A (ko) | 적층 패키지 및 그 제조 방법 | |
JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
KR100612761B1 (ko) | 칩 스케일 적층 칩 패키지 | |
JP3445895B2 (ja) | 半導体パッケ−ジ用チップ支持基板 | |
JP4109995B2 (ja) | 半導体装置 | |
JP2000269376A (ja) | 半導体装置 | |
KR20010066269A (ko) | 반도체 패키지 및 그 제조방법 | |
JP3358697B2 (ja) | 半導体パッケージ | |
JPH0883870A (ja) | 樹脂封止型半導体装置 | |
JPH098171A (ja) | 半導体パッケージ | |
JPH11354713A (ja) | 半導体装置及び実装方法 |