JPH11102993A - Ｂｇａ半導体パッケージの製造方法 - Google Patents
Ｂｇａ半導体パッケージの製造方法Info
- Publication number
- JPH11102993A JPH11102993A JP10212467A JP21246798A JPH11102993A JP H11102993 A JPH11102993 A JP H11102993A JP 10212467 A JP10212467 A JP 10212467A JP 21246798 A JP21246798 A JP 21246798A JP H11102993 A JPH11102993 A JP H11102993A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- lead
- frame
- semiconductor package
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 リードの端部に形成されるバンプを製造す
る方法が改善されたＢＧＡ半導体パッケージの製造方法
を提供する。 【解決手段】 リードフレームのリード１１に形成さ
れるバンプ１１ａの位置に対応するように複数個のホー
ルが形成され、バンプ２０の材料より高い溶融点を持っ
た材料からなるバンプ成形枠を準備する段階と、バンプ
成形枠のホール２０ａにバンプ材料を充填する段階と、
リードの所定部がバンプ材料の上面に置かれるようにバ
ンプ成形枠上にリードを整列させる段階と、バンプ成形
枠を加熱しバンプ材料を溶融させる段階と、溶融された
バンプ材料をリードの所定部と接触させ接合されるよう
にすることでバンプを形成させる段階とを含む。これに
より、材料の浪費を防止でき、微細ピッチを持ったリー
ドに対してもバンプを形成させることができる。
る方法が改善されたＢＧＡ半導体パッケージの製造方法
を提供する。 【解決手段】 リードフレームのリード１１に形成さ
れるバンプ１１ａの位置に対応するように複数個のホー
ルが形成され、バンプ２０の材料より高い溶融点を持っ
た材料からなるバンプ成形枠を準備する段階と、バンプ
成形枠のホール２０ａにバンプ材料を充填する段階と、
リードの所定部がバンプ材料の上面に置かれるようにバ
ンプ成形枠上にリードを整列させる段階と、バンプ成形
枠を加熱しバンプ材料を溶融させる段階と、溶融された
バンプ材料をリードの所定部と接触させ接合されるよう
にすることでバンプを形成させる段階とを含む。これに
より、材料の浪費を防止でき、微細ピッチを持ったリー
ドに対してもバンプを形成させることができる。
Description
【０００１】
【発明の属する技術分野】本発明はＢＧＡ（ｂａｌｌ
ｇｒｉｄ ａｒｒａｙ）半導体パッケージの製造方法に
係り、より詳細にはリードの端部に形成されるバンプ
（ｂｕｍｐ）を製造する方法が改善されたＢＧＡ半導体
パッケージの製造方法に関する。
ｇｒｉｄ ａｒｒａｙ）半導体パッケージの製造方法に
係り、より詳細にはリードの端部に形成されるバンプ
（ｂｕｍｐ）を製造する方法が改善されたＢＧＡ半導体
パッケージの製造方法に関する。
【０００２】
【従来の技術】通常的に半導体パッケージはその構造や
機能によってＣＯＢ（ｃｈｉｐ ｏｎｂｏａｒｄ）パッ
ケージ、ＬＯＣ（ｌｅａｄ ｏｎ ｃｈｉｐ）パッケー
ジ、ＢＧＡパッケージなど多様に区分される。特に、Ｂ
ＧＡ半導体パッケージは半導体リードフレームのリード
と外部基板の端子間にソルダボールを介在させ、半導体
チップと外部回路を相互電気的に接続させる。
機能によってＣＯＢ（ｃｈｉｐ ｏｎｂｏａｒｄ）パッ
ケージ、ＬＯＣ（ｌｅａｄ ｏｎ ｃｈｉｐ）パッケー
ジ、ＢＧＡパッケージなど多様に区分される。特に、Ｂ
ＧＡ半導体パッケージは半導体リードフレームのリード
と外部基板の端子間にソルダボールを介在させ、半導体
チップと外部回路を相互電気的に接続させる。
【０００３】このようなＢＧＡ半導体パッケージのリー
ドフレームは、普通三菱ガスケミカル社のＢＴ樹脂を使
用して作られる。この場合、リードフレームはエッチン
グ方法により製造され、前記リードフレームに形成され
た貫通孔を通じ電気的接続がなされる。しかし、前記Ｂ
Ｔ樹脂は高分子樹脂であるから電気的、熱的安定性が低
くて半導体チップ及び周辺回路から発生された熱によっ
てたわみ、剥離、クラックなどの変形が発生する。
ドフレームは、普通三菱ガスケミカル社のＢＴ樹脂を使
用して作られる。この場合、リードフレームはエッチン
グ方法により製造され、前記リードフレームに形成され
た貫通孔を通じ電気的接続がなされる。しかし、前記Ｂ
Ｔ樹脂は高分子樹脂であるから電気的、熱的安定性が低
くて半導体チップ及び周辺回路から発生された熱によっ
てたわみ、剥離、クラックなどの変形が発生する。
【０００４】最近、富士通社で開発した微細ピッチ半導
体パッケージに採用されたリードフレームはその上面及
び下面が半エッチングされることで製造される。すなわ
ち、リードの端部を除いた残り部分のリードフレームを
半エッチングすることでソルダボールが接合されるバン
プをリードと一体で形成させる。ここで、前記リードフ
レームは金属性素材であるから良好な導電性と熱伝導性
をもち熱を効果的に放出できるが、半エッチング後に余
る残留応力により変形が発生しやすい。また、エッチン
グにより製作されるので微細ピッチを持ったリードフレ
ームの製作が難しく、オーバーエッチングされる危険も
ある。
体パッケージに採用されたリードフレームはその上面及
び下面が半エッチングされることで製造される。すなわ
ち、リードの端部を除いた残り部分のリードフレームを
半エッチングすることでソルダボールが接合されるバン
プをリードと一体で形成させる。ここで、前記リードフ
レームは金属性素材であるから良好な導電性と熱伝導性
をもち熱を効果的に放出できるが、半エッチング後に余
る残留応力により変形が発生しやすい。また、エッチン
グにより製作されるので微細ピッチを持ったリードフレ
ームの製作が難しく、オーバーエッチングされる危険も
ある。
【０００５】
【発明が解決しようとする課題】本発明は前記のような
問題点を解決するために、リードの端部に形成されるバ
ンプをエッチングによらず溶融接合により簡単に製造で
きるＢＧＡ半導体パッケージの製造方法を提供する。
問題点を解決するために、リードの端部に形成されるバ
ンプをエッチングによらず溶融接合により簡単に製造で
きるＢＧＡ半導体パッケージの製造方法を提供する。
【０００６】
【課題を解決するための手段】前記のような目的を達成
するため本発明のＢＧＡ半導体パッケージの製造方法
は、（ａ）リードフレームのリードに形成されるバンプ
の位置に対応するように複数個のホールが形成され、前
記バンプの材料より高い溶融点を持った材料でなされた
バンプ成形枠を準備する段階と、（ｂ）前記バンプ成形
枠のホールに前記バンプ材料を埋込む段階と、（ｃ）前
記リードの所定部が前記バンプ材料の上面に置かれるよ
う前記バンプ成形枠上に前記リードを整列させる段階
と、（ｄ）前記バンプ成形枠を加熱し前記バンプ材料を
溶融させる段階と、（ｅ）前記溶融されたバンプ材料を
前記リードの所定部と接触して接合させることによりバ
ンプを形成させる段階とを含む。
するため本発明のＢＧＡ半導体パッケージの製造方法
は、（ａ）リードフレームのリードに形成されるバンプ
の位置に対応するように複数個のホールが形成され、前
記バンプの材料より高い溶融点を持った材料でなされた
バンプ成形枠を準備する段階と、（ｂ）前記バンプ成形
枠のホールに前記バンプ材料を埋込む段階と、（ｃ）前
記リードの所定部が前記バンプ材料の上面に置かれるよ
う前記バンプ成形枠上に前記リードを整列させる段階
と、（ｄ）前記バンプ成形枠を加熱し前記バンプ材料を
溶融させる段階と、（ｅ）前記溶融されたバンプ材料を
前記リードの所定部と接触して接合させることによりバ
ンプを形成させる段階とを含む。
【０００７】また、前記バンプ成形枠の加熱温度は前記
バンプ材料の溶融点より高く、前記バンプ成形枠の溶融
点よりは低い。
バンプ材料の溶融点より高く、前記バンプ成形枠の溶融
点よりは低い。
【０００８】
【発明の実施の形態】本発明の望ましい実施例にともな
う方法により製造されたＢＧＡ半導体パッケージが図１
に示されている。
う方法により製造されたＢＧＡ半導体パッケージが図１
に示されている。
【０００９】図面を参照し本発明にともなうＢＧＡ半導
体パッケージの製造方法を説明する。リードフレームの
リード１１は薄板型であり所定のパターンでエッチング
される。ここで、前記リード１１は銅合金または鉄−ニ
ッケル合金などのような金属性素材でなる。
体パッケージの製造方法を説明する。リードフレームの
リード１１は薄板型であり所定のパターンでエッチング
される。ここで、前記リード１１は銅合金または鉄−ニ
ッケル合金などのような金属性素材でなる。
【００１０】本発明によれば、前記リードフレーム製作
時エッチングによりバンプ１１ａがリード１１と一体で
形成されない。前記バンプ１１ａは別途に用意され溶融
接合により前記リード１１の端部に接合される。
時エッチングによりバンプ１１ａがリード１１と一体で
形成されない。前記バンプ１１ａは別途に用意され溶融
接合により前記リード１１の端部に接合される。
【００１１】すなわち、前記バンプ１１ａは図２に示さ
れたバンプ成形枠２０により別途に製作される。前記バ
ンプ成形枠２０には多数のホール２０ａが形成されてい
るので、このホール２０ａの深さ及び直径は形成される
バンプ１１ａの深さ及び直径に対応するようなってい
る。
れたバンプ成形枠２０により別途に製作される。前記バ
ンプ成形枠２０には多数のホール２０ａが形成されてい
るので、このホール２０ａの深さ及び直径は形成される
バンプ１１ａの深さ及び直径に対応するようなってい
る。
【００１２】次に、バンプ成形枠２０のホール２０ａに
は図３Ａに示されたようにバンプ材料が充填される。こ
の時、ホール２０ａに充填されたバンプ材料の上面は大
体前記バンプ成形枠２０の上面より突き出た形態であ
る。
は図３Ａに示されたようにバンプ材料が充填される。こ
の時、ホール２０ａに充填されたバンプ材料の上面は大
体前記バンプ成形枠２０の上面より突き出た形態であ
る。
【００１３】続いて、前記バンプ成形枠２０を加熱し前
記バンプ材料を溶融させる。この時、前記バンプ成形枠
２０の溶融点は前記バンプ材料の溶融点よりはるかに高
い。即ち、前記バンプ成形枠２０は溶融点が８００℃以
上の合金、例えば鋼よりなり、前記バンプ材料はこれよ
り低い溶融点を有する合金、例えば鉛−錫合金よりなる
ことが望ましい。
記バンプ材料を溶融させる。この時、前記バンプ成形枠
２０の溶融点は前記バンプ材料の溶融点よりはるかに高
い。即ち、前記バンプ成形枠２０は溶融点が８００℃以
上の合金、例えば鋼よりなり、前記バンプ材料はこれよ
り低い溶融点を有する合金、例えば鉛−錫合金よりなる
ことが望ましい。
【００１４】より詳細には、バンプ材料は前記バンプ１
１ａの下部に付着されるソルダボール１６、例えば３
７：６３の重さの組成比を有する鉛−錫合金よりさらに
高い溶融点を有するように重さの組成比を別にする鉛−
錫合金よりなる。また、バンプ材料の溶融点は前記リー
ド１１に用いられる銅の溶融点よりは低くするべきであ
り、ワイヤーボンディング温度よりは高くするべきであ
る。これに従うバンプ材料の温度範囲は概略２４０℃乃
至３００℃程度であり、鉛と錫の重さの組成比は９４：
６乃至８６：１４程度である。上記の温度範囲より溶融
点が低ければワイヤーボンディング時の通常的なボンデ
ィング温度が２３０℃であるので、バンプ１１ａが形成
されにくく、溶融点が３００℃以上になると不必要に加
熱しなければならない。
１ａの下部に付着されるソルダボール１６、例えば３
７：６３の重さの組成比を有する鉛−錫合金よりさらに
高い溶融点を有するように重さの組成比を別にする鉛−
錫合金よりなる。また、バンプ材料の溶融点は前記リー
ド１１に用いられる銅の溶融点よりは低くするべきであ
り、ワイヤーボンディング温度よりは高くするべきであ
る。これに従うバンプ材料の温度範囲は概略２４０℃乃
至３００℃程度であり、鉛と錫の重さの組成比は９４：
６乃至８６：１４程度である。上記の温度範囲より溶融
点が低ければワイヤーボンディング時の通常的なボンデ
ィング温度が２３０℃であるので、バンプ１１ａが形成
されにくく、溶融点が３００℃以上になると不必要に加
熱しなければならない。
【００１５】このように前記バンプ成形枠２０の加熱温
度がバンプ成形枠２０の溶融点より低いため、前記バン
プ材料の溶融点以上になるように加熱すると、溶融点の
低いバンプ材料のみ溶融される。バンプ材料が液体状態
になると表面張力により前記バンプ成形枠２０の上面で
球状に変化する。
度がバンプ成形枠２０の溶融点より低いため、前記バン
プ材料の溶融点以上になるように加熱すると、溶融点の
低いバンプ材料のみ溶融される。バンプ材料が液体状態
になると表面張力により前記バンプ成形枠２０の上面で
球状に変化する。
【００１６】この状態で、図３Ｂに示されたように、前
記バンプ成形枠２０上にリードフレームのリード１１が
整列される。この時、前記リード１１に形成された基準
ホール１１ｂに前記バンプ成形枠２０に形成された基準
ピン２１が挿入されるようにリード１１を整列させるこ
とによって、リード１１の端部が溶融されたバンプ１１
ａ上に置かれるようにする。前記バンプ成形枠２０を加
熱する前に前記リード１１を整列させることが望まし
い。また、前記バンプ成形枠２０のホール２０ａは整列
されるリード１１に対するバンプ１１ａの形成位置に対
応するように形成される。
記バンプ成形枠２０上にリードフレームのリード１１が
整列される。この時、前記リード１１に形成された基準
ホール１１ｂに前記バンプ成形枠２０に形成された基準
ピン２１が挿入されるようにリード１１を整列させるこ
とによって、リード１１の端部が溶融されたバンプ１１
ａ上に置かれるようにする。前記バンプ成形枠２０を加
熱する前に前記リード１１を整列させることが望まし
い。また、前記バンプ成形枠２０のホール２０ａは整列
されるリード１１に対するバンプ１１ａの形成位置に対
応するように形成される。
【００１７】従って、溶融されたバンプ材料が前記リー
ド１１の端部に接触され接着されることによってバンプ
１１ａ（図１参照）が形成される。この時、常温状態の
リード１１に溶融状態のバンプ材料が接触されれば、バ
ンプ材料の熱は前記リード１１側に急速に伝達されるこ
とによって前記バンプ１１ａは冷却され収縮する。従っ
て、前記バンプ成形枠２０は継続的に高温状態に維持さ
れるので、前記バンプ１１ａは前記バンプ成形枠２０の
ホール２０ａから容易に分離できる。
ド１１の端部に接触され接着されることによってバンプ
１１ａ（図１参照）が形成される。この時、常温状態の
リード１１に溶融状態のバンプ材料が接触されれば、バ
ンプ材料の熱は前記リード１１側に急速に伝達されるこ
とによって前記バンプ１１ａは冷却され収縮する。従っ
て、前記バンプ成形枠２０は継続的に高温状態に維持さ
れるので、前記バンプ１１ａは前記バンプ成形枠２０の
ホール２０ａから容易に分離できる。
【００１８】再び図１を参照すれば、前記過程によりそ
の端部にバンプ１１ａが形成されたリード１１上部には
接着部材１２によって半導体チップ１３が付着される。
また、前記半導体チップ１３はワイヤー１４によってリ
ード１１とボンディングされる。続いて、前記リード１
１及び半導体チップ１３などは前記バンプ１１ａの下段
部が露出されるように樹脂１５により密封されることで
半導体パッケージが完成される。
の端部にバンプ１１ａが形成されたリード１１上部には
接着部材１２によって半導体チップ１３が付着される。
また、前記半導体チップ１３はワイヤー１４によってリ
ード１１とボンディングされる。続いて、前記リード１
１及び半導体チップ１３などは前記バンプ１１ａの下段
部が露出されるように樹脂１５により密封されることで
半導体パッケージが完成される。
【００１９】完成された半導体パッケージのバンプ１１
ａと印刷回路基板１０の端子間にソルダボール１６を介
在させ相互接続させることによって前記半導体パッケー
ジは印刷回路基板１０に組立ることができる。
ａと印刷回路基板１０の端子間にソルダボール１６を介
在させ相互接続させることによって前記半導体パッケー
ジは印刷回路基板１０に組立ることができる。
【００２０】
【発明の効果】本発明のＢＧＡ半導体パッケージの製造
方法によれば、半エッチングでなく別途製作されたバン
プをリードに溶融接合させるので製造工程が簡単でエッ
チングにより消耗される材料の浪費を防止することがで
きる。また、前記バンプ成形枠に形成されたホールの深
さ及び直径を任意に調節することによって微細ピッチを
持ったリードに対してもバンプを形成させることができ
る。
方法によれば、半エッチングでなく別途製作されたバン
プをリードに溶融接合させるので製造工程が簡単でエッ
チングにより消耗される材料の浪費を防止することがで
きる。また、前記バンプ成形枠に形成されたホールの深
さ及び直径を任意に調節することによって微細ピッチを
持ったリードに対してもバンプを形成させることができ
る。
【００２１】本発明は図面に示された一実施例に基づき
説明したが、これは例示的なことにすぎなく、本技術分
野の通常の知識を持った者ならばこれより多様な変形及
び均等な他の実施例が可能である点を理解されたい。従
って、本発明の真の権利範囲は特許請求の範囲により定
められるべきである。
説明したが、これは例示的なことにすぎなく、本技術分
野の通常の知識を持った者ならばこれより多様な変形及
び均等な他の実施例が可能である点を理解されたい。従
って、本発明の真の権利範囲は特許請求の範囲により定
められるべきである。
【図１】本発明にともなうＢＧＡ半導体パッケージを概
略に示した断面図である。
略に示した断面図である。
【図２】本発明の方法にともなうバンプ成形枠を示した
斜視図である。
斜視図である。
【図３】Ａ並びにＢよりなり、それぞれＡは図２のバン
プ成形枠にバンプ材料が充填された状態を示した概略断
面図であり、ＢはＡのバンプ材料が溶融された状態を示
した概略断面図である。
プ成形枠にバンプ材料が充填された状態を示した概略断
面図であり、ＢはＡのバンプ材料が溶融された状態を示
した概略断面図である。
１１ リード １１ａ バンプ １１ｂ 基準ホール ２０ バンプ成形枠 ２０ａ ホール ２１ 基準ピン
Claims (7)
- 【請求項１】 （ａ）リードフレームのリードに形成
されるバンプの位置に対応するように複数個のホールが
形成され、前記バンプの材料より高い溶融点を持った材
料からなるバンプ成形枠を準備する段階と、 （ｂ）前記バンプ成形枠のホールに前記バンプ材料を埋
込む段階と、 （ｃ）前記リードの所定部が前記バンプ材料の上面に置
かれるように前記バンプ成形枠上に前記リードを整列さ
せる段階と、 （ｄ）前記バンプ成形枠を加熱し前記バンプ材料を溶融
させる段階と、 （ｅ）前記溶融されたバンプ材料を前記リードの所定部
と接触して接合させることによりバンプを形成させる段
階とを含むＢＧＡ半導体パッケージの製造方法。 - 【請求項２】 前記段階（ｃ）で、前記リードに形成
された基準ホールに前記バンプ成形枠のピンが挿入され
るように前記リードが整列されることを特徴とする請求
項１に記載のＢＧＡ半導体パッケージの製造方法。 - 【請求項３】 前記段階（ｄ）で、前記バンプ成形枠の
加熱温度は前記バンプ材料の溶融点より高く、前記バン
プ成形枠の溶融点よりは低いことをことを特徴とする請
求項１に記載のＢＧＡ半導体パッケージの製造方法。 - 【請求項４】 前記バンプ成形枠は溶融点が８００℃
以上の材料であることを特徴とする請求項３に記載のＢ
ＧＡ半導体パッケージの製造方法。 - 【請求項５】 前記バンプ材料は溶融点が３００℃以
下の材料で形成されることを特徴とする請求項３に記載
のＢＧＡ半導体パッケージの製造方法。 - 【請求項６】 前記バンプ材料は鉛−錫合金であるこ
とを特徴とする請求項５に記載のＢＧＡ半導体パッケー
ジの製造方法。 - 【請求項７】 前記鉛−錫合金は溶融される温度の範
囲が２４０℃乃至３００℃になるように重さの組成比が
９４：６乃至８６：１４であることを特徴とする請求項
６に記載のＢＧＡ半導体パッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997-39209 | 1997-08-18 | ||
| KR1019970039209A KR100250145B1 (ko) | 1997-08-18 | 1997-08-18 | 비지에이반도체패키지와그제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102993A true JPH11102993A (ja) | 1999-04-13 |
Family
ID=19517705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10212467A Pending JPH11102993A (ja) | 1997-08-18 | 1998-07-28 | Ｂｇａ半導体パッケージの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH11102993A (ja) |
| KR (1) | KR100250145B1 (ja) |
| TW (1) | TW383438B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010141175A (ja) * | 2008-12-12 | 2010-06-24 | Toyota Motor Corp | 半導体装置 |
-
1997
- 1997-08-18 KR KR1019970039209A patent/KR100250145B1/ko not_active IP Right Cessation
-
1998
- 1998-07-15 TW TW087111545A patent/TW383438B/zh not_active IP Right Cessation
- 1998-07-28 JP JP10212467A patent/JPH11102993A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010141175A (ja) * | 2008-12-12 | 2010-06-24 | Toyota Motor Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW383438B (en) | 2000-03-01 |
| KR100250145B1 (ko) | 2000-03-15 |
| KR19990016614A (ko) | 1999-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| US20030051909A1 (en) | Ball grid array attaching means having improved reliability and method of manufacturing same | |
| JPH0888245A (ja) | 半導体装置 | |
| JPH0737942A (ja) | 検査用コネクタおよびその製造方法 | |
| KR980012316A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| US6400034B1 (en) | Semiconductor device | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| US20010023985A1 (en) | Assemblies for temporarily connecting microelectronic elements for testing and methods therefor | |
| KR20020026854A (ko) | 반도체 장치 제조 방법 | |
| KR100343150B1 (ko) | 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법 | |
| KR100198682B1 (ko) | 반도체 디바이스 제조방법 | |
| JP4042539B2 (ja) | Ｃｓｐ接続方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| WO1997001865A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH11102993A (ja) | Ｂｇａ半導体パッケージの製造方法 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JPH10116927A (ja) | 接続端子及びその形成方法 | |
| JPH06268141A (ja) | 電子回路装置の実装方法 | |
| US20070273010A1 (en) | Design and Method for Attaching a Die to a Leadframe in a Semiconductor Device |